KR100500935B1 - 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 - Google Patents
물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100500935B1 KR100500935B1 KR10-1998-0041368A KR19980041368A KR100500935B1 KR 100500935 B1 KR100500935 B1 KR 100500935B1 KR 19980041368 A KR19980041368 A KR 19980041368A KR 100500935 B1 KR100500935 B1 KR 100500935B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten film
- vapor deposition
- film
- semiconductor device
- physical vapor
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 42
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 42
- 239000010937 tungsten Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000009792 diffusion process Methods 0.000 title claims abstract description 18
- 238000005240 physical vapour deposition Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000004888 barrier function Effects 0.000 title abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 17
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 16
- 239000011737 fluorine Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000001017 electron-beam sputter deposition Methods 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 텅스텐막 내에 함유된 불소가 후속 열처리 공정에서 확산되어 소자의 특성이 저하되는 것을 방지할 수 있는, 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로 이용하는 반도체 소자 제조 방법에 관한 것으로, 반도체 기판 상에 형성된 절연막 또는 폴리실리콘막 상에 화학기상증착법으로 텅스텐막을 형성하기 전에 물리기상증착법으로 텅스텐막을 형성하여, 화학기상증착법을 형성된 텅스텐 막 내의 불소가 후속 열처리 공정에서 확산되는 것을 방지하는데 그 특징이 있다.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 화학기상증착법으로 형성된 텅스텐막 내의 불소가 확산되는 것을 방지할 수 있는 반도체 소자 제조 방법에 관한 것이다.
텅스텐막을 형성하기 위한 증착 원료로는 WF6를 사용하는데, 이러한 증착 원료로 형성된 텅스텐막은 불소(F)를 함유하게 된다. 따라서, WF6를 사용하여 화학기상증착법으로 텅스텐막을 증착해서, 게이트 전극을 형성할 경우에는 후속 열공정에서 불소가 게이트 산화막으로 확산되어 게이트 산화막의 특성을 저하시키는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 텅스텐막 내에 함유된 불소가 이후의 후속 공정에서 게이트 산화막으로 확산되는 것을 방지할 수 있는, 텅스텐막을 이용한 게이트 전극 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 화학기상증착법으로 제1 텅스텐막을 형성하기 전, 물리기상증착법으로 제2 텅스텐막을 형성하여, 이후의 열처리 공정에서 상기 제1 텅스텐막 내의 불소가 확산되는 것을 방지하는 반도체 소자 제조 방법을 제공한다.
먼저, 통상의 확산방지막으로 사용되는 TiN막과 열 이베포레이션(evaporation), 전자-빔 이베포레이션 또는 스퍼터링(sputtering) 방법 등의 물리기상증착법(physical vapor deposition)으로 형성된 텅스텐막(이하, PVD-W이라 함)의 확산방지 효과를 비교 설명한다.
제1 실리콘 기판 상에 100 Å 두께의 열산화막을 성장시키고, 열산화막 상에 500 Å 두께의 TiN막을 형성한 후, TiN막 상에 화학기상증착법(chemical vapor deposition)으로 텅스텐막을 형성하였을 때, 면저항은 1.136 Ω/㎠이고, 반사도(reflectivity)는 0.414이다.
상기 제1 실리콘 기판과 동일한 종류의 제2 실리콘 기판 상에 100 Å 두께의 열산화막을 성장시키고, 열산화막 상에 300 Å 두께의 PVD-W을 형성한 후, PVD-W 상에 화학기상증착법으로 텅스텐막을 형성하였을 때, 면저항은 0.611 Ω/㎠이고, 반사도는 0.470이다.
상기 측정 결과로부터 TiN막 보다 PVD-W의 면저항 및 반사 특성이 양호함을 알 수 있다. 더욱이 상기 측정 조건은 TiN막의 두께가 더욱 큰 경우이므로, 동일한 두께의 TiN막 보다 PVD-W은 면저항 및 반사특성이 보다 더 양호하다.
다음은, PVD-W과 TiN의 불소 확산 방지 효과를 비교 설명한다.
도1은 실리콘 기판 상에 형성된 산화막 상에 300 Å 두께의 PVD-W를 형성하고, PVD-W 상에 화학기상증착법으로 텅스텐막을 형성한 후, 800 ℃ 온도에서 30분간 열처리한 후의 불소 확산을 결과를 보이는, SIMS 프로파일(profile)이고, 도2는 실리콘 기판 상에 형성된 산화막 상에 500 Å 두께의 TiN막을 형성하고, TiN막 상에 화학기상증착법으로 텅스텐막을 형성한 후, 800 ℃ 온도에서 30분간 열처리한 후의 불소 확산을 결과를 보이는, SIMS 프로파일이다. 도1 및 도2에서 A는 열처리 전이고, B는 열처리 후의 결과를 나타내며, 측정시료 깊이에 따른 오차를 판단하기 위한 기준점으로 실리콘(Si)의 분포를 함께 나타내었다.
도1 및 도2의 결과로부터 TiN막은 PVD-W 보다 두꺼움에도 불구하고 불소의 확산을 효과적으로 방지하지 못함을 알 수 있다. 한편, PVD-W의 경우에는 열처리 후에도 Si의 분포를 기준으로 보정하여 불소의 분포를 재구성한다 할 때 거의 완벽한 확산방지 역할을 함을 보여주고 있다.
따라서, 금속 게이트 전극이나, 산화막 같은 절연막 상에 화학기상증착법으로 텅스텐막을 형성할 경우, PVD-W는 이상적인 접착막 및 확산방지막으로서 역할 할 수 있다.
첨부된 도면 도3 및 도4는 본 발명의 실시예에 따른 게이트 전극 형성 공정 단면도이다.
도3은 텅스텐 게이트 전극 형성 공정 단면도로서, 실리콘 기판(10) 상에 형성된 게이트 산화막(11) 상에 물리기상증착법으로 제1 텅스텐막(12)을 형성하고, 제1 텅스텐막(12) 상에 화학기상증착법으로 제2 텅스텐막(13)을 형성한 경우의 단면을 보이고 있다.
도4는 폴리-금속(poly-metal) 게이트 전극 형성 공정 단면도로서, 실리콘 기판(20) 상에 게이트 산화막(21) 및 도핑된 폴리실리콘막(22)을 형성하고, 실리콘 확산방지막으로서 TiN 또는 WN 등의 질화막(23)을 형성하고, 질화막(23) 상에 물리기상증착법으로 제1 텅스텐막(24)을 형성한 후, 제1 텅스텐막(24) 상에 화학기상증착법으로 제2 텅스텐막(25)을 형성한 경우의 단면을 보이고 있다.
전술한 본 발명의 실시예에서는 게이트 전극 형성을 예로 들어 물리기상증착법으로 형성된 텅스텐막 확산방지막을 형성하는 것을 설명하였지만, 본 발명은 게이트 전극뿐만 아니라 비트라인 등, 화학기상증착법으로 텅스텐막을 형성하는 여러 공정에 적용될 수 있다.
상기와 같이 이루어지는 본 발명은 화학기상증착법으로 형성되는 텅스텐막 내의 불소의 확산을 효과적으로 억제하여 소자의 특성 저하를 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도1은 산화막, 물리기상증착법으로 형성된 텅스텐막 및 화학기상증착법으로 텅스텐막 구조에서 불소 확산을 보이는 그래프,
도2는 산화막, TiN막 및 화학기상증착법으로 텅스텐막 구조에서 불소 확산을 보이는 그래프,
도3은 본 발명의 일실시예에 따른 게이트 전극 형성 공정 단면도,
도4는 본 발명의 다른 실시예에 따른 게이트 전극 형성 공정 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
10, 20: 실리콘 기판 11, 21: 게이트 산화막
12, 24: 제1 텅스텐막 13, 25: 제2 텅스텐막
22: 도핑된 폴리실리콘막 23: 질화막
Claims (4)
- 반도체 소자 제조 방법에 있어서,화학기상증착법으로 제1 텅스텐막을 형성하기 전,물리기상증착법으로 제2 텅스텐막을 형성하여, 이후의 열처리 공정에서 상기 제1 텅스텐막 내의 불소가 확산되는 것을 방지하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제2 텅스텐막을열 이베포레이션(evaporation), 전자-빔 이베포레이션 또는 스퍼터링(sputtering) 방법 중 어느 하나의 방법으로 형성하는 반도체 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제2 텅스텐막을,절연막 또는 폴리실리콘막 상에 형성하는 반도체 소자 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 텅스텐막을 WF6를 사용하여 형성하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0041368A KR100500935B1 (ko) | 1998-10-01 | 1998-10-01 | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0041368A KR100500935B1 (ko) | 1998-10-01 | 1998-10-01 | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000024716A KR20000024716A (ko) | 2000-05-06 |
| KR100500935B1 true KR100500935B1 (ko) | 2005-10-14 |
Family
ID=19552945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0041368A KR100500935B1 (ko) | 1998-10-01 | 1998-10-01 | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100500935B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684801A (ja) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR970003719A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자의 제조방법 |
| KR19980035476A (ko) * | 1996-11-13 | 1998-08-05 | 김광호 | 반도체장치의 배선형성방법 |
| KR19980054450A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
-
1998
- 1998-10-01 KR KR10-1998-0041368A patent/KR100500935B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684801A (ja) * | 1992-08-31 | 1994-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR970003719A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자의 제조방법 |
| KR19980035476A (ko) * | 1996-11-13 | 1998-08-05 | 김광호 | 반도체장치의 배선형성방법 |
| KR19980054450A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000024716A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5364803A (en) | Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure | |
| JPS616822A (ja) | ドーパントの外拡散を禁止する方法及び半導体装置 | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100530431B1 (ko) | 반도체장치형성프로세스 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100434495B1 (ko) | 반도체 소자의 제조방법 | |
| KR100500935B1 (ko) | 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| US6054771A (en) | Interconnection system in a semiconductor device | |
| KR0156219B1 (ko) | 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/박막의 티타늄 실리사이드 형성 방법 및 이를 이용한 반도체소자의 제조방법 | |
| KR19980060526A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR20020001381A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100274748B1 (ko) | 반도체소자의 장벽 금속막 형성방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR100585011B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100231595B1 (ko) | 반도체 소자의 비트라인 및 그 제조방법 | |
| KR100315036B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100512059B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100331275B1 (ko) | 티타늄 폴리사이드 게이트전극의 형성방법 | |
| KR100477833B1 (ko) | 반도체소자의장벽금속막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |