JPH0684801A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0684801A
JPH0684801A JP23097392A JP23097392A JPH0684801A JP H0684801 A JPH0684801 A JP H0684801A JP 23097392 A JP23097392 A JP 23097392A JP 23097392 A JP23097392 A JP 23097392A JP H0684801 A JPH0684801 A JP H0684801A
Authority
JP
Japan
Prior art keywords
gas
film
compound gas
containing compound
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23097392A
Other languages
English (en)
Inventor
Keizaburo Yoshie
敬三郎 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23097392A priority Critical patent/JPH0684801A/ja
Publication of JPH0684801A publication Critical patent/JPH0684801A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置の製造方法に関し、ゲ
ート酸化膜上にゲートとなるポリシリコン及びタングス
テンシリサイドを形成し、この後、ポリサイドゲート形
成のための高温熱処理をしてもゲート酸化膜の膜厚を厚
くなり難くして所望の膜厚で形成することができ、安定
した所望の素子特性を得ることができる半導体装置の製
造方法を提供することを目的とする。 【構成】 反応室内にタングステン及びフッ素含有化合
物ガスと、シリコン及び水素含有化合物ガスとの反応ガ
スを導入するとともに、タングステンシリサイド膜中に
フッ素が拡散し取り込まれるのを防止するフッ素以外の
不純物含有ガスを導入し、化学気相成長法により該タン
グステン及びフッ素含有化合物ガスと、該シリコン及び
水素含有化合物ガスとを化学反応させて被処理基板上に
タングステンシリサイド膜を形成する工程を含むように
構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、ポリシリコンとタングステンシリサ
イドが高温熱処理により形成されるポリサイドゲートを
有するMOSトランジスタ等の半導体装置の製造方法に
適用することができ、特に、ポリサイドゲート形成のた
めの高温熱処理をしてもゲート酸化膜の膜厚を厚くなり
難くして所望の膜厚で形成して、安定した所望の素子特
性を得ることができる半導体装置の製造方法に関する。
【0002】近年、MOSトランジスタ等の半導体装置
は微細化されてきており、この半導体装置のゲートに
は、熱的安定性や、しきい値電圧Vthのコントロール性
の良さからポリシリコンが用いられている。そして、素
子微細化の要求とともに、高速化の要求もあるため、配
線抵抗を下げなければならない。このため、ゲートに
は、ポリシリコンよりも配線抵抗を低減でき、しかもポ
リシリコンと同等の良好なトランジスタ特性にできるポ
リシリコンとタングステンシリサイドからなるポリサイ
ドが用いられている。
【0003】
【従来の技術】従来、半導体装置のゲートには、ポリシ
リコン単独よりも配線抵抗を低減でき、しかもポリシリ
コンと同様メタル単独よりも熱的に安定で,Vthコント
ロールが良好にできるポリシリコンとタングステンシリ
サイドからなるポリサイド膜が用いられている。このポ
リサイド膜を構成するタングステンシリサイド膜は、通
常、WF6 ガスとSiH4 ガスを反応ガスとしてCVD
法により形成されている。
【0004】
【発明が解決しようとする課題】上記したように、WF
6 ガスとSiH4 ガスを反応ガスとしてCVD法により
タングステンシリサイド膜を形成すると、タングステン
シリサイド膜中に成長時にWF6 ガスが分解された多量
のフッ素が拡散して取り込まれる。通常、フッ素はタン
グステンシリサイド膜中に1×1021atom/cm3 取り込
まれる。そして、タングステンシリサイド膜形成後にポ
リサイドゲート形成のための850〜900℃の高温熱
処理を行うと、タングステンシリサイド膜中に取り込ま
れたフッ素がこの膜下に形成されたポリシリコン膜を通
ってゲート酸化膜中まで拡散して取り込まれる。そし
て、このゲート酸化膜に取り込まれたフッ素がゲート酸
化膜を構成するSi−O結合を切り、分離されたSiと
結合してSi−F結合を形成してしまうとともに、Si
−O結合が切れて分離されたOがシリコン基板やポリシ
リコン膜のSiと反応して新たにSiO2 膜を形成して
しまう。このため、折角所望の膜厚で形成したゲート酸
化膜が所望の膜厚よりも10〜30Å程度も厚くなって
しまい、所望のVthが得られ難くなる等、安定した所望
の素子特性が得られなくなることがあるという問題があ
った。これは、ゲート酸化膜膜厚が200〜250Åの
1Mクラスのメモリ素子では問題とはなり難いが、ゲー
ト酸化膜100Å以下の64〜256Mクラスのメモリ
ー素子では特に顕著になる問題である。
【0005】そこで本発明は、ゲート酸化膜上にゲート
となるポリシリコン及びタングステンシリサイドを形成
し、この後、ポリサイドゲート形成のための高温熱処理
してもゲート酸化膜の膜厚を厚くなり難くして所望の膜
厚で形成することができ、安定した所望の素子特性を得
ることができる半導体装置の製造方法を提供することを
目的としている。
【0006】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、反応室内にタングス
テン及びフッ素含有化合物ガスと、シリコン及び水素含
有化合物ガスを導入するとともに、タングステンシリサ
イド膜中にフッ素が拡散し取り込まれるのを防止するフ
ッ素以外の不純物含有ガスを導入し、化学気相成長法に
より該タングステン及びフッ素含有化合物ガスと、該シ
リコン及び水素含有化合物ガスとを化学反応させて被処
理基板上にタングステンシリサイド膜を形成する工程を
含むものである。
【0007】本発明においては、前記タングステンシリ
サイド膜形成後、ポリシリコン膜とタングステンシリサ
イド膜を850〜900℃程度の高温熱処理してポリサ
イドゲートを形成する場合に好ましく適用させることが
できる。本発明においては、前記不純物含有ガスは、リ
ン含有化合物ガス、ボロン含有化合物ガス、ヒ素含有化
合物ガス、塩素含有化合物ガスのうち、少なくとも1種
である場合が挙げられる。ここで、リン含有化合物ガス
には、PH3 ガス、PCl3ガス等が挙げられ、塩素含
有化合物ガスには、SiH2 Cl2 ガス、Cl2ガス、
SiCl4ガス等が挙げられ、ボロン含有化合物ガスに
は、B2 6 ガス、BCl3ガス等が挙げられ、ヒ素含
有化合物ガスには、AsH3等が挙げられる。また、タ
ングステン及びフッ素含有化合物ガスには、WF6 ガス
等が挙げられ、シリコン及び水素含有ガスには、SiH
4 、SiH2 Cl2 ガス、SiHCl 3ガス、Si26
ガス等が挙げられる。
【0008】
【作用】図1は、本発明の原理説明図である。図1にお
いて1はSi等の基板であり、2はSi基板1上に形成
されたSiO2 等のゲート酸化膜であり、3はゲート酸
化膜2上に形成されたポリシリコン膜(アモルファスシ
リコン膜でもよい)であり、4はポリシリコン膜3上に
形成されたタングステンシリサイド膜である。なお、ポ
リサイドゲートは、ポリシリコン膜3及びタングステン
シリサイド膜4が850〜900℃で高温熱処理されて
形成される。
【0009】まず、Si基板1を熱酸化等により酸化し
てゲート酸化膜2を形成した後、CVD法等によりゲー
ト酸化膜2上にポリシリコン膜3を形成する。この後、
従来では、WF6 ガスとSiH4 ガスを反応ガスとして
導入するCVD法等によりポリシリコン膜3上にタング
ステンシリサイド膜4を形成していたため、図1
(a)、(b)に示す如く、成長を行っている段階に反
応ガスのWF6 ガスが分解された多量のFがタングステ
ンシリサイド膜4中に拡散して取り込まれてしまう。こ
のように多量Fがタングステンシリサイド膜4中に取り
込まれた状態でポリサイド形成のための高温熱処理を行
うと、前述した如く、ゲート酸化膜中にまでFが拡散し
取り込まれ、ゲート酸化膜を構成するSi−O結合を切
ってSi−F結合を形成するとともに、Si−O結合か
ら分離されたOがSi基板1のSiやポリシリコン膜3
のSiと結合してSiO2 となって、ゲート酸化膜2膜
厚を厚くしてしまうという問題が生じてしまう。
【0010】そこで本発明者は、上記問題点を解決する
ために、思考錯誤を繰り返しながら各種実験を重ねた結
果、WF6 ガスとSiH4 ガスではなくSiH2 Cl2
ガスを導入して、タングステンシリサイド膜を形成した
ところ、WF6 ガスとSiH 4 ガスを導入する場合より
もタングステンシリサイド膜中のフッ素を1×1021at
om/cm3 から1×1016atom/cm3 と減少させることが
できることが判った。しかも、これは成長温度を高温に
することで、減少しているのではなく、塩素がフッ素と
同時にタングステンシリサイド膜中に取り込まれること
で減少しているという知見を得た。このため、本発明者
は、フッ素がタングステンシリサイド膜中に取り込まれ
るのを防止するには、フッ素以外の不純物をフッ素と同
時に膜中に取り込ませて、膜中の不純物拡散を飽和させ
てやればよいと考えた。
【0011】そこで本発明では、後述する実施例と同様
図1(c)、(d)に示す如く、タングステンシリサイ
ド膜4の成長時にWF6 ガスとSiH4 ガスの反応ガス
以外に例えばPH3 ガスやCl2 ガスを導入するように
した。そして、このPH3 ガスやCl2 ガスは、タング
ステンシリサイド膜4の成長時にタングステンシリサイ
ド膜4中に拡散し取り込まれ易いP、Clを含有してい
る。このため、タングステンシリサイド膜4の成長時
に、タングステンシリサイド膜4中にFと同時にP、C
lが拡散し取り込まれていき、不純物拡散を飽和させて
しまう。このように、P、Clもタングステンシリサイ
ド膜4中に取り込まれ不純物拡散を飽和させてしまうた
め、従来のF単独の場合よりもタングステンシリサイド
膜4中のFの混入量を著しく減少させることができる。
しかも、この取り込まれたP、Clは高温熱処理してゲ
ート酸化膜2中に拡散してもSi−O結合を切ることは
ないし、Siとも反応しない。従って、従来よりもタン
グステンシリサイド膜4中へのFの混入量を減らすこと
ができるため、前述したF混入に伴う問題を従来よりも
軽減することができる。
【0012】
【実施例】以下、本発明を図面に基づいて説明する。図
2は本発明の一実施例に則した半導体装置の製造方法を
説明する図である。図示例はMOSトランジスタの製造
方法に適用する場合である。図2において、11はSi等
の基板であり、12はSi基板11上に形成されたSiO2
等のゲート酸化膜であり、13はゲート酸化膜12上に形成
されたポリシリコン膜(アモルファスシリコン膜でもよ
い)であり、14はポリシリコン膜13上に形成されたタン
グステンシリサイド膜である。なお、ポリサイドゲート
はポリシリコン膜13及びタングステンシリサイド膜14が
850〜900℃で高温熱処理されて形成される。
【0013】次に、その半導体装置の製造方法について
説明する。ここでは、本発明の特徴であるポリサイドゲ
ートを構成するタングステンシリサイド膜14の形成方法
を具体的に説明する。まず、図2(a)に示すように、
Si基板11を熱酸化して膜厚80Åのゲート酸化膜12を
形成した後、図2(b)に示すように、CVD法により
ゲート酸化膜12上にアモルファスSiを堆積して膜厚5
00ÅのアモルファスSi膜13を形成する。
【0014】次に、図2(c)に示すように、圧力が5
00mTorrの反応室内にWF6ガスを1.2sccm
及びSiH4 ガスを300sccm導入するとともに、
PH3 ガスを2〜5sccm導入し、成長温度を360
℃とし、CVD法によりWF6 ガスとSiH4 ガスを化
学反応させることによりポリシリコン膜13上にWSiを
堆積して膜厚500〜1000Åのタングステンシリサ
イド膜14を形成する。なお、キャリアガスとしてはAr
を150〜500sccm導入する。
【0015】そして、タングステンシリサイド膜14およ
びポリシリコン膜13を850〜900℃で高温熱処理し
てポリサイドを形成し、このポリサイドをパターニング
してポリサイドゲートを形成し、ソース/ドレイン拡散
層、層間絶縁膜、配線層、カバー膜等を形成することに
より、半導体装置を得ることができる。このように、本
実施例では、図2(c)に示す如く、タングステンシリ
サイド膜14成長時にWF6 ガスとSiH4 ガスの反応ガ
ス以外にPH3 ガスを導入するようにしている。そし
て、このPH3 ガスは、タングステンシリサイド膜14の
成長時にWF6 ガスが分解されたFと同様タングステン
シリサイド膜14中に拡散し取り込まれ易いPを含有して
いる。このため、タングステンシリサイド膜14の成長時
に、タングステンシリサイド膜14中にFと同時にPが拡
散し取り込まれていき、不純物拡散を飽和させてしま
う。このように、Pもタングステンシリサイド膜中に取
り込まれた不純物拡散を飽和させてしまうため、従来の
F単独の場合よりもタングステンシリサイド膜4中のF
の混入量を著しく減少させることができる。しかも、こ
の取り込まれたPは高温熱処理してゲート酸化膜12中に
拡散してもSi−O結合を切ることはないし、Siとも
反応しない。従って、従来よりもタングステンシリサイ
ド膜14中へのFの混入量を減らすことができるため、従
来顕著に生じていたF混入に伴うゲート酸化膜12の膜厚
増を生じ難くして所望の膜厚で形成することができる。
従って、所望のVthを得ることができる等、安定した所
望の素子特性を得ることができる。
【0016】また、本実施例では、タングステンシリサ
イド膜14に形成した後、ポリサイドゲート形成のための
高温熱処理にてタングステンシリサイド膜4中に取り込
まれたPをポリシリコン膜13中にドープすることができ
る。このため、ポリシリコン膜13中にイオン注入して不
純物をドープする工程を設けないで済ませることができ
る。
【0017】なお、上記実施例では、タングステンシリ
サイド膜4成長時にWF6 ガスが分解されたFと同様タ
ングステンシリサイド膜4中に拡散し取り込まれ易いP
を含有するPH3 ガスを導入する場合について説明した
が、本発明はこれに限定されるものではなく、その他の
リン含有化合物ガスであってもよいし、例えばSiH 2
2 Cl2 ガス等の塩素含有化合物ガスであってもよい
し、B2 6 ガス等のボロン含有化合物ガスであっても
よいし、AsH3等のヒ素含有化合物ガスであってもよ
い。
【0018】
【発明の効果】本発明によれば、ゲート酸化膜上にゲー
トとなるポリシリコン及びタングステンシリサイドを形
成し、この後、ポリサイドゲート形成のための高温熱処
理をしてもゲート酸化膜の膜厚を厚くなり難くして所望
の膜厚で形成することができ、安定した所望の素子特性
を得ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
【符号の説明】
1、11 基板 2、12 ゲート酸化膜 3、13 ポリシリコン膜 4、14 タングステンシリサイド膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 反応室内にタングステン及びフッ素含有
    化合物ガスと、シリコン及び水素含有化合物ガスを導入
    するとともに、タングステンシリサイド膜中にフッ素が
    拡散し取り込まれるのを防止するフッ素以外の不純物含
    有ガスを導入し、化学気相成長法により該タングステン
    及びフッ素含有化合物ガスと、該シリコン及び水素含有
    化合物ガスとを化学反応させて被処理基板上にタングス
    テンシリサイド膜を形成する工程を含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 前記タングステンシリサイド膜形成後、
    高温熱処理を行うことを特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 前記不純物含有ガスは、リン含有化合物
    ガス、ボロン含有化合物ガス、ヒ素含有化合物ガス、塩
    素含有化合物ガスのうち、少なくとも1種であることを
    特徴とする請求項1乃至2記載の半導体装置の製造方
    法。
JP23097392A 1992-08-31 1992-08-31 半導体装置の製造方法 Withdrawn JPH0684801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23097392A JPH0684801A (ja) 1992-08-31 1992-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23097392A JPH0684801A (ja) 1992-08-31 1992-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0684801A true JPH0684801A (ja) 1994-03-25

Family

ID=16916229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23097392A Withdrawn JPH0684801A (ja) 1992-08-31 1992-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0684801A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500935B1 (ko) * 1998-10-01 2005-10-14 주식회사 하이닉스반도체 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500935B1 (ko) * 1998-10-01 2005-10-14 주식회사 하이닉스반도체 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
US5464783A (en) Oxynitride-dioxide composite gate dielectric process for MOS manufacture
US5998289A (en) Process for obtaining a transistor having a silicon-germanium gate
US7148158B2 (en) Semiconductor device and method for manufacturing the same
US6566281B1 (en) Nitrogen-rich barrier layer and structures formed
JP3373785B2 (ja) ホット・エレクトロン効果に耐性の半導体構造体の製造方法
EP1193769A2 (en) Method to reduce variation in LDD series resistance
JP2669333B2 (ja) 半導体装置の製造方法
JP3156590B2 (ja) 半導体装置及びその製造方法
JP2740722B2 (ja) 半導体装置及びその製造方法
JPH0684801A (ja) 半導体装置の製造方法
JP3228253B2 (ja) 半導体装置の製造方法
JPH098150A (ja) 自己整合型二重ウェルプロセス
KR970005943B1 (ko) 반도체 장치의 텅스텐 실리사이드 제조방법
KR0135223B1 (ko) 반도체소자의 게이트 전극 형성방법
JP2003264285A (ja) 半導体装置およびその製造方法
JP2000082803A (ja) 半導体装置の製造方法
JP4876375B2 (ja) 半導体装置およびその製造方法
KR100379333B1 (ko) 티타늄 실리사이드막 제조방법
JPH03209834A (ja) Mis型半導体装置の製造方法
JPH06267973A (ja) 半導体装置の製造方法
JPH10125617A (ja) 半導体装置の製造方法
JPH0653491A (ja) 半導体装置の製造方法
JP3437111B2 (ja) 半導体装置の製造方法
KR19980040125A (ko) 반도체소자의 폴리사이드전극 형성방법
JPH02181918A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102