JP3373785B2 - ホット・エレクトロン効果に耐性の半導体構造体の製造方法 - Google Patents

ホット・エレクトロン効果に耐性の半導体構造体の製造方法

Info

Publication number
JP3373785B2
JP3373785B2 JP19272598A JP19272598A JP3373785B2 JP 3373785 B2 JP3373785 B2 JP 3373785B2 JP 19272598 A JP19272598 A JP 19272598A JP 19272598 A JP19272598 A JP 19272598A JP 3373785 B2 JP3373785 B2 JP 3373785B2
Authority
JP
Japan
Prior art keywords
deuterium
hydrogen
silicon
film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19272598A
Other languages
English (en)
Other versions
JPH1187712A (ja
Inventor
ウィリアム・エフ・クラーク
トーマス・ジィ・フェレンス
テレンス・ビィ・フック
デール・ダブリュ・マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1187712A publication Critical patent/JPH1187712A/ja
Application granted granted Critical
Publication of JP3373785B2 publication Critical patent/JP3373785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、半導体素子
形成の分野に関し、特に、半導体素子処理における重水
素物質の使用に関する。
【０００２】
【従来の技術】ＶＬＳＩ集積回路内で使用される金属酸
化膜半導体（ＭＯＳ）トランジスタなどの電子素子は、
それらが小型化（縮尺）され得る度合いを制限する多数
の摩耗機構に遭遇する。これらの機構の１つは、いわゆ
るホット（エネルギ的）・エレクトロン効果である。
【０００３】例えば、シリコン基板上に形成されたゲー
ト酸化物などの熱的に酸化されたシリコンでは、素子作
用によりシリコン基板内に生成される電子（または正
孔）がシリコンから逃れ、隣接するシリコン酸化物内に
注入されて、トラップ（捕獲）されることが可能であ
る。ＭＯＳＦＥＴ素子のソース及びドレイン拡散の構造
の使用条件及び詳細に依存して、より高いまたは低いエ
ネルギの、より多くのまたはより少ない電子がシリコン
基板内に生成され、ゲート酸化物内に注入される。
【０００４】ＶＬＳＩ素子設計は、（垂直及び水平の両
方向の）電界が増加する傾向にあり、このことはホット
・エレクトロン効果を悪化させる。とりわけホット・エ
レクトロン効果は、ＭＯＳＦＥＴ素子の相互コンダクタ
ンスの低下の他に、しきい値電圧のゆっくりとした長期
間の変化を生じる。ホット・エレクトロン効果は更に、
バイポーラ・トランジスタの低レベル電流利得の公知の
劣化現象を生じ得、バイポーラ・トランジスタのエミッ
タ−ベース間接合が、なだれ降伏に晒される。
【０００５】ホット・エレクトロンが、如何にシリコン
／シリコン酸化物間界面に損傷を来すかを説明する一般
に容認された理論は、ホット・エレクトロンがシリコン
表面上に存在するＳｉ−Ｈ結合の一部を破壊することに
より、シリコン／シリコン酸化物間界面からの水素の脱
離を刺激し、その結果、界面トラップ密度の増加及び素
子性能の劣化が生じると説明する。水素は、水素環境内
で低温度で実施されるウエハの金属被覆後アニールなど
の半導体プロセスの結果として、素子内に導入された
後、界面に存在することになり、このことはシリコン／
シリコン酸化物間界面の結晶欠陥の不動態化により素子
機能を改善する。用語"不動態化（passivation）"は、
水素がシリコン／シリコン酸化物間界面において、ダン
グリング・ボンド（dangling bond）を満足することを
意味する。しかしながら、アニーリング・プロセスなど
の間に、シリコン／シリコン酸化物間界面に形成される
Ｓｉ−Ｈ不動態化結合は、ホット・エレクトロン励起に
よる解離を受け易い。
【０００６】最近、ホット・エレクトロン効果は、シリ
コン／二酸化ケイ素間界面における界面トラップの不動
態化に使用される水素をジュウテリウム（Ｄ）により置
換することにより、軽減されることが判明した（J．W．
Lydingらによる"Appl．Phys．Lett．68（18）"、29 Apr
il 1996、pp．2526-2528及びI．C．Kizilyalliらによ
る"IEEE Electron Device Letters"、vol．18、No．3、
March 1997、pp．81-83を参照）。水素元素は３つの公
知の同位体、すなわち普通の水素またはプロチウム
1Ｈ、重水素またはジュウテリウム2Ｈ、及びトリチウム
3Ｈを含む。Lydingら及びKizilyalliらは、ジュウテリ
ウム同位体が例えば温度４００℃の重水素フォーミング
・ガス（Ｄ2／Ｎ2）内で実施される金属被覆後アニール
・プロセスの間に、シリコン／二酸化ケイ素間界面に蓄
積することを教示する。シリコン／二酸化ケイ素間界面
に形成される結果のシリコン−ジュウテリウム（Ｓｉ−
Ｄ）結合は、Ｓｉ−Ｈ結合よりもホット・エレクトロン
励起による解離に強いことが判明した。
【０００７】しかしながら、本研究者は不動態化のため
にアニール・プロセスにより、シリコン／二酸化ケイ素
間界面に取り込まれるジュウテリウムが、半導体素子の
別の処理において受ける続く熱サイクルの結果、界面か
らドリフトして立ち去る傾向があることを確認した。こ
のことは、例えば約４００℃の比較的適度な温度におい
てさえ当てはまる。特に本研究者は、２次イオン質量分
析（ＳＩＭＳ）データから、シリコン／二酸化ケイ素間
界面に取り込まれたジュウテリウムが、ウエハを意図的
な目的として、または膜付着などの異なるプロセスの付
随的効果として、効果的に"アニール"する類の続く処理
の間に界面から移動して立ち去ることを確認した。従っ
て、従来のジュウテリウム・アニールにより授けられる
あらゆる潜在的な性能の向上は、事実上、本研究者が確
認したことにもとづけば、極めて僅かなものであった。
本願の目的上、用語"アニール"及びその変形は、半導体
ウエハを少なくとも１度の熱サイクルに晒すことを意味
し、その間にウエハは加熱され、その後冷却される。
【０００８】従って、従来技術においては、水素を含有
する反応物質及び環境に関わる半導体処理に関して、シ
リコン／二酸化ケイ素間界面の分裂を生じる傾向がある
という未解決の問題が残されている。
【０００９】
【発明が解決しようとする課題】本発明の目的は、重水
素（Ｄ）を半導体素子のシリコン／二酸化ケイ素間界面
に導入する固有のアプローチを提供することである。
【００１０】本発明の別の目的は、半導体素子内に１度
形成された重水素物質の重水素状態を保護及び保存する
技術を提供することにより、重水素物質が素子の任意の
続く熱サイクルを許容し、その後も存在し続けることを
可能にすることである。
【００１１】本発明の特定の目的の１つは、金属被覆後
アニール処理により授けられた、前の重水素シリコン／
二酸化ケイ素間界面の重水素状態を保護及び保存する技
術を提供することにより、重水素物質が素子の続く熱サ
イクルに耐え得るようにすることである。
【００１２】更に本発明の別の目的は、ＦＥＴ素子内の
ゲート酸化物の近くに配置される様々な半導体フィーチ
ャ内に導入され得る水素内容を置換することにより、水
素がこうした他の素子要素からシリコン／二酸化ケイ素
間界面に移動し、そこでホット・エレクトロン効果によ
る損傷を悪化させる機会を回避することである。
【００１３】
【課題を解決するための手段】本発明の前述の及び他の
目的が、本発明により達成される。
【００１４】本発明の１実施例では、半導体製造におい
て使用される膜形成反応物質の水素内容が、ジュウテリ
ウム（Ｄ）により置換され、膜の形成の間に、重水素膜
物質が原位置に生成される。１態様では、ゲート酸化物
が、ジュウテリウム・ベースの化学種を用いる発熱性湿
式酸化の固有技術により形成される。更にゲート酸化物
に加え、通常、水素ベースの反応物質により形成される
ゲート、ゲート側壁スペーサ、及び窒化物障壁膜などの
半導体素子の他の膜要素についても、水素に代わりジュ
ウテリウムが使用される。結果的に、シリコン／二酸化
ケイ素間界面を不動態化するジュウテリウムを置換する
ために使用可能な水素源が存在せず、続く処理の間に、
不動態化ジュウテリウムが熱的にトラップ解除されるな
らば、ジュウテリウムを必要に際してシリコン／二酸化
ケイ素間界面に供給するために使用可能なジュウテリウ
ムの大量の貯蔵が、素子自身内で使用可能になる。
【００１５】本発明の別の実施例では、半導体素子のた
めの改善された金属被覆後アニール・プロセスが提供さ
れ、そこではシリコン／二酸化ケイ素間界面上でのジュ
ウテリウム・アニールの有益な効果が、効果的に"封じ
込められ（sealed in）"、別の処理から保護される。こ
の実施例では、ジュウテリウム・アニールが最初に実行
されて、ジュウテリウムが、その時点までに従来処理に
より形成されたトランジスタ素子のシリコン／二酸化ケ
イ素間界面に取り込まれ、次に素子上に高濃度ジュウテ
リウム貯蔵層を形成することにより素子が封じ込められ
る。更に任意的な工程において、ジェット蒸着（jet va
por）法で付着される窒化物、または窒素及びシランか
ら成る低水素窒化物などの拡散障壁膜が高濃度ジュウテ
リウム貯蔵層上に形成される。低水素密度を有する窒化
ジュウテリウム障壁層は、ジュウテリウムの有益な効果
を封じ込める支援をし、水素内での別の熱アニール及び
処理が、ジュウテリウムを水素と交換することなしに、
半導体素子の最終工程（ＢＥＯＬ：back-end-of-line）
処理において行われることを可能にする。
【００１６】本発明の別の改善では、ジュウテリウム処
理の後、低温処理すなわち４００℃以下の処理が採用さ
れ、ジュウテリウムをシリコン／二酸化ケイ素間界面に
保持する支援をする。このような熱的擾乱の回避は、水
素によるジュウテリウムの置換の発生を低減する。
【００１７】本発明は、ウエハの"アニーリング"・プロ
セスにおいて使用される物質のための、重水素源を提供
することにより、アニールされた素子からのジュウテリ
ウムの損失を低減することを保証し、また膜内の水素貯
蔵が代わりにジュウテリウムにより占められるように保
証することにより、半導体素子のための総合処理環境を
より確固たるものにする。
【００１８】水素を含有する反応物質及び環境に関わる
従来の半導体処理は、シリコン／二酸化ケイ素間界面の
分裂を生じる傾向があるのに対して、本発明は、代わり
にこうした界面を安定化する。すなわち、本発明に従い
形成される重水素素子膜は、ホット・エレクトロン効果
によるシリコン／二酸化ケイ素間界面における劣化に対
してより強い耐性を提供する。このことは半導体素子の
寿命に渡り、高い素子性能の改善された保存を提供し、
半導体素子がホット・エレクトロン効果による損傷問題
を経験すること無しに、高電流により高速に動作するこ
とを可能にする。すなわち、より大きな電流を本発明に
従う重水素膜を含む素子を通じて流すことが可能、また
は同一の電流において、シリコン／二酸化ケイ素間界面
の損傷が小さく維持される。またホット・エレクトロン
効果により要求される保護周波数帯または余裕を低減す
ることにより、製造コストが高速ソーティングにより、
大幅に低減され得る。
【００１９】
【発明の実施の形態】本発明の第１の実施例では、半導
体素子の形成において、大量のジュウテリウムを有する
膜が最初に形成される。それにより次の２つの効果、す
なわち、１）界面を既に不動態化しているジュウテリウ
ムを置換する反応水素源が存在しない、及び２）ジュウ
テリウムの不動態化が、続く処理の間に熱的にトラップ
解除される場合、ジュウテリウムの大量の貯蔵がジュウ
テリウムをシリコン／二酸化ケイ素間界面に供給するた
めに使用可能であるが得られる。また、半導体素子内に
多くの膜を形成する処理温度は、十分に高いので（すな
わち４００℃以上）、シリコン／二酸化ケイ素間界面を
不動態化解除し、ジュウテリウム／水素交換機構を生成
する。従って、物質付着の初期部分の間に処理環境内で
Ｄ2を使用することは、処理温度まで加熱する間に、ジ
ュウテリウムを失う状態を不動態化する。
【００２０】より詳細には、本発明の第１の実施例は、
半導体製造方法において通常の膜形成反応物質及び種と
して使用され水素量及び処理反応に影響を与える水素含
有物質の代わりに、それらの重水素類似体を使用するよ
うにプロセス反応雰囲気を変更することである。このク
ラスの物質には、例えば湿式酸化系で使用される酸化ジ
ュウテリウム（Ｄ２O）、または化学蒸着（ＣＶＤ）プ
ロセスにより膜を提供するために使用される重水素シラ
ン（ＳｉＤ４)、ジクロロシラン（ＳｉＣｌ２D２)、及
びアンモニア（ＮＤ３)が含まれる。これらの重水素物
質はゲート酸化物、ポリシリコン・ゲート、ゲート側壁
スペーサ、窒化物障壁及び酸化物不動態化膜などの要素
の１回以上の付着において使用される。この実施例の支
配的な原理は、膜付着に付随するウエハの"アニール処
理"を行なうための水素含有雰囲気を生成する膜形成プ
ロセスであるのか、または後続プロセス処理の間にゲー
ト酸化物内に補給される水素の貯蔵源膜を生成する膜形
成プロセスであるのかの識別である。適用可能なプロセ
スは、後のプロセスで形成される膜からゲート酸化物へ
の水素拡散を阻止するための重水素不動態化窒化物が形
成される前に発生するプロセスとして定義される。尤
も、窒化物障壁層が重水素化されない場合には、酸化物
不動態化膜も本発明に含まれる。経済的または供給面の
問題が本発明に従い重水素化され得るこれらの素子層の
数を制限する。すなわち、ジュウテリウム及びジュウテ
リウム化合物は現在高価であったり、可用性が制限され
得る。理想的には、水素によりまたは水素の存在の下で
形成される多くの層が重水素化されて全体の効果を向上
させるのである。この点で、ゲート酸化物及び窒化ケイ
素障壁層を重水素化することが、ホット・エレクトロン
効果の問題を解決し、ジュウテリウム及び水素が素子内
のそれらの元の取り込み位置から移動することを阻止す
るために最も重要と思われる。
【００２１】図１に示されるＭＯＳＦＥＴ素子１００を
参照すると、シリコン基板１１及びソース／ドレイン領
域１２及び１３を有し、この実施例により解決され得る
膜は、ゲート酸化物１４、ゲート・ポリシリコン１５、
ゲート側壁スペーサ１６、窒化ケイ素障壁層１８、及び
付着される酸化物不動態層１９（例えばＳｉＯ2、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧ）を含む。窒化ケイ素障壁層１８
を形成する以前に、自己整合型ケイ化物層１７がゲート
１５及びソース／ドレイン領域１２／１３上に、従来の
方法により形成される。シリコン基板は好適には、ｐタ
イプまたはｎタイプの単結晶シリコン物質であり、究極
の所望のタイプのＦＥＴ動作に適切に井戸打込みが提供
される。従来の様々な分離処理及び井戸打込みが、素子
のために使用され得るが、これらの面については特に本
発明の一部を形成しないので、図１乃至図３には簡略化
のために示されていない。
【００２２】本発明の重要な目的は、シリコン／二酸化
ケイ素間界面２０において、仮にホット・エレクトロン
効果による損傷を阻止できなくても、それを多大に抑制
することである。
【００２３】水素化合反応物質を使用する従来のシリコ
ン酸化系が、本発明において、例えば半導体基板上にゲ
ート酸化物１４を生成するために、ジュウテリウムを取
り込む二酸化ケイ素（シリカ）膜を形成するために有用
である。水を使用する湿式酸化プロセス、及びシランを
使用するＣＶＤ系が、本発明に従い、シリコン上に重水
素二酸化ケイ素膜を提供するために適応され得る。
【００２４】本発明のこの第１の実施例の１つの特定の
アプリケーションとして、"湿式酸化"プロセスが、半導
体基板上にゲート酸化物１４を生成するために使用され
る。熱酸化物を形成するために、従来の湿式酸化プロセ
スにおいて使用される気体には、水、ＨＣｌ、及びＴＣ
Ａなどが含まれる。本発明では、Ｄ2Ｏ、ＤＣｌ及び重
水素ＴＣＡが、湿式酸化処理の間に使用されるそれぞれ
の水素類似体として代用される。
【００２５】１つの好適な実施例では、ゲート酸化物を
形成するために、発熱性の水系が湿式酸化プロセスにお
いて使用される。この点に関して、酸素及びジュウテリ
ウムが他の従来の同時反応物質すなわち水素の代わり
に、例えば石英または純シリコンなどの拡散チューブに
直接供給される。ウエハは７００℃乃至１０００℃の温
度に維持され、気体が反応して酸化ジュウテリウム（Ｄ
2Ｏ）の蒸気、すなわち重水の蒸気を形成し、これが酸
化プロセスの水の源となる。例えば、流量約６ｓＬｍ
（毎分当たりの標準リットル）のＯ2、及び流量約３．
６ｓＬｍのＤ2が、０％乃至９％のＤＣｌ当量と共に、
約３０Å乃至２００Åの厚さの酸化膜を形成するために
十分な期間、使用され得る。
【００２６】湿式酸化プロセスの間のシリコン上でのゲ
ート酸化膜の成長の間、膜がシリコン基板上に形成され
ているとき、ジュウテリウムがゲート酸化物内に蓄積す
る。ゲート酸化物形成の間のジュウテリウムのこの原位
置取り込みは、確固たる二酸化ケイ素、及びホット・エ
レクトロン効果に対する強い耐性を示すシリコン／二酸
化ケイ素間界面を提供する。
【００２７】ゲート酸化物または他の半導体層内での、
ホット・エレクトロン効果による早計な素子故障を阻止
するために必要とされるジュウテリウム取り込みのレベ
ルは、当業者により経験的に決定され得る。すなわち、
理想的には、半導体素子形成の間に使用されるあらゆる
水素化合反応種及び（または）系大気ガスとして、重水
素類似体を使用することが最も好ましいが、経済的制限
及び供給面での可用性の制限がこうした状況を容易にし
ない。従って、ここで述べられる独創的な目的を達成す
るために、十分な重水素反応物質を使用するように注意
が払われる限り、ジュウテリウム及び水素反応物質及び
気体の混合も考慮される。また、ゲート酸化物だけでは
なく、ＭＯＳＦＥＴ素子内で見い出されるゲート側壁ス
ペーサ膜、ポリシリコン・ゲート、窒化ケイ素障壁（存
在する場合）、及び酸化物不動態化膜についても同様で
あり、これらも接触アニール、または５５０℃乃至６０
０℃で実施されるライナ・アニールなどの最終工程アニ
ールの間に、下側の酸化物内に放出され得る多大な水素
部分を含み得る。従って、以下では、膜形成において使
用される従来の水素含有反応物質及び（または）希釈剤
の代わりに、ジュウテリウム類似体を使用することによ
り、有利に形成され得る他の膜について説明する。
【００２８】例えば、ゲート・ポリシリコン１５は、Ｃ
ＶＤ法により重水素状態において形成され、その際、従
来の水素反応物質が重水素類似体により置換される。時
に安全性の理由から、任意的にＨ2により薄められるＳ
ｉＨ4の分解による、ＬＰＣＶＤによるポリシリコン膜
の成長は公知である。しかしながら、本発明では、ゲー
ト・ポリシリコン１５がＬＰＣＶＤにより、シラン（Ｓ
ｉＨ4）の代わりにＳｉＤ4を使用することにより形成さ
れ、またＤ2が多結晶シリコン（ポリシリコン）を形成
するために使用されるＨ2希釈剤キャリア・ガスの代わ
りに使用される。こうしたＣＶＤ処理を使用するポリシ
リコン・ゲートの成長は、約５５０℃乃至６５０℃の系
温度、１５０ｍＴｏｒｒの系圧力において、３５０ｓｃ
ｃｍのＳｉＤ4及び５０ｓｃｃｍのＤ2の種ガスを用いて
実施され、成長は約１０００Å乃至４０００Åの膜厚を
提供する。
【００２９】ゲート１５の側壁熱酸化物１６は、ＨＣｌ
の代わりにＤＣｌを、または従来のＴＣＡの代わりに重
水素ＴＣＡを使用することにより形成され得る。例え
ば、側壁熱酸化物の成長は、６５０℃乃至９００℃の系
温度、流量１５ｓＬｍのＯ2、重水素ＴＣＡを用いて２
０℃乃至３０℃のソース温度にて、流量０．１ｓｃｃｍ
乃至１．２ｓｃｃｍのＮ2キャリア・ガス内でＣＶＤに
より達成され、素子設計にもとづいて約６０Å乃至３０
００Åの膜厚を提供する。或いは、ＡＰＣＶＤ及びＬＰ
ＣＶＤ系において、Ｏ2またはＮ2Ｏなどの酸化剤の存在
の下でのシラン（ＳｉＨ4）の従来の酸化作用が、シラ
ンの代わりにＳｉＤ4を使用するように変更され、重水
素側壁シリカ膜を成長させる。また重水素側壁シリカは
ＰＥＣＶＤにより、ＳｉＤ4／Ｑ2、ＳｉＤ4／ＣＯ2及び
ＳｉＤ4／Ｎ2Ｏ混合物の反応により成長され得る。また
酸化物スペーサ１６は、ＣＶＤまたはプラズマ加速ＣＶ
Ｄにより、重水素ＴＥＯＳの分解により形成され得る。
【００３０】重水素側壁窒化ケイ素スペーサ１６は、Ｃ
ＶＤプロセスにおいて、アンモニアをＮＤ3により、及
びシランをＳｉＤ4により置換することにより、形成さ
れ得る。窒化ケイ素はその化学量論形態において、Ｓｉ
3Ｎ4により与えられる組成を有するが、業界では、付着
された窒化ケイ素膜内で化学量論からのかなりの逸脱が
しばしば経験されることが認識されており、この理由か
ら、これらは時に単に"ＳｉＮ"膜と呼ばれる。
【００３１】ソース／ドレイン領域１２／１３は、従来
のイオン打込み法により形成される。従来技術に従い、
上述の工程で形成された酸化物（または窒化物）スペー
サ層１６が、ソース及びドレイン領域１２／１３の位置
において、非等方的に除去され、酸化物（または窒化
物）側壁１６が、ポリシリコン・ゲート１５上に取り残
される。次に、自己整合型ケイ化物層１７が従来技術に
より、ポリシリコン・ゲート１５及びソース／ドレイン
領域１２／１３上に形成される。原位置表面清浄に続
き、金属が付着され、ケイ化物が高速熱アニール（ＲＴ
Ａ）などのアニーリングにより形成される。ＲＴＡの
間、使用される水素がジュウテリウムにより置換される
ことが好ましい。アニーリングの後、不反応の金属が選
択エッチングにより除去され、自己整合型ケイ化物１７
がソース／ドレイン領域１２／１３及びゲート１５上に
取り残される。自己整合型ケイ化物１７のタイプは、必
ずしも制限されず、ＰｔＳｉ、Ｐｄ2Ｓｉ、ＣｏＳｉ2な
どの従来のケイ化物物質である。当業者であれば、電界
効果トランジスタ内に自己整合型ケイ化物を形成するた
めに使用されるこうした工程に精通しているであろうか
ら、ここではこれらについての詳細な説明は省略する。
【００３２】この第１の実施例では、窒化ケイ素障壁層
１８が任意的に重水素化され得る。例えば窒化物障壁層
１８はＣＶＤにより、アンモニアをＮＤ3で及びシラン
をＳｉＤ4で置換することにより形成される。重水素窒
化物障壁は、上側の層から素子１０内への水素の続く拡
散を阻止する。窒化物障壁層１８の成長は、約３５０℃
乃至５００℃の系温度、５Ｔｏｒｒの系圧力において流
量１５ｓｃｃｍのＮＤ 3、流量６０ｓｃｃｍのＳｉＤ4、
及び流量４０００ｓｃｃｍのＮ2を用いて実施され、約
７００Å乃至１０００Åの範囲の膜厚を提供する。
【００３３】次に、酸化物不動態化膜１９が素子上に形
成される。酸化物不動態化膜１９は、添加されたまたは
不添加のシリコン酸化物である。例えば、酸化物不動態
化膜１９は重水素ＴＥＯＳの分解により形成され、重水
素二酸化ケイ素を形成する。或いは、酸化物不動態化膜
１９は、ホスフィン、ジボランまたはアルシン添加物
（すなわち、Ｐ、ＢまたはＡｓ水素化物）の存在の下
で、重水素ＴＥＯＳの分解により形成され、例えば重水
素ＰＳＧ、ＢＰＳＧ、またはＡｓＳＧを形成する。重水
素酸化物不動態層１９の提供は、特に窒化ケイ素障壁層
を有さない技術において有用である。
【００３４】酸化物不動態層１９は、ポリシリコン・ゲ
ート１５と標準的な最上部の金属被覆（図示せず）との
間に絶縁層を形成する。シリコン酸化物不動態化膜１９
の成長は、約３００乃至５００℃の系温度にて、重水素
ＴＥＯＳのアンプルを通じる流量５６０ｓｃｃｍのヘリ
ウムを用いて実施され、系圧力５乃至２０Ｔｏｒｒに
て、ＴＥＯＳ蒸気が流量８００ｓｃｃｍのＯ2と結合さ
れ、約１μｍの膜厚を提供する。
【００３５】酸化物不動態化膜１９はまた、ホスフィ
ン、ジボラン、またはアルシンを添加物として、上述の
同一の基本反応系内に含むことにより、重水素ＰＳＧ、
ＢＰＳＧ、またはＡｓＳＧとして付着され得る。優れた
リフロー特性が必要とされる場合には、様々な種類の添
加物を含む酸化物不動態化膜１９が好ましい。しかし、
そうでない場合には、ホスフィン、ジボラン、またはア
ルシン添加物自身が重水素化され（すなわち分子内で、
水素原子がジュウテリウムにより置換される）、結果の
形成物を洗練する。
【００３６】酸化物不動態化膜１９はまた、ＳｉＤ4及
びＰＨ3（ホスフィン）とＯ2との同時酸化によっても形
成され得る。重水素ＢＰＳＧ膜はまたＣＶＤ法により、
ＳｉＤ4、Ｂ2Ｈ6またはＢ2Ｄ6及びＰＨ3またはＰＤ3を
Ｏ2及びＮ2Ｏと一緒に、窒素キャリア・ガス内で同時酸
化することにより成長され得る。
【００３７】本発明において使用される処理は、非重水
素反応物質が使用される場合に、環境内に存在する豊富
な量の水素の生成を回避する。こうした水素はゲート酸
化物内に拡散し、早期のアニールにおいてそこに残され
たジュウテリウムの一部または全部を置換する傾向があ
る。
【００３８】本発明の第２の実施例は、ゲート酸化物な
どの膜の形成の間に、それらを原位置において重水素化
する第１の実施例の代替方法を説明する。この方法で
は、重水素化がアニール後処理により実施され、次に素
子がジュウテリウム貯蔵または障壁層により封止され
る。この方法は、重水素物質が元来水素化合物質よりも
高価なため、製造コストを大幅に低減し得、この実施例
は、重水素化学種の使用を要求するプロセス工程の数を
効果的に低減する。本発明の第２の実施例は、以下で述
べる２つの異なる変形を有する。
【００３９】図２に示される第１の変形では、基本概念
は各それぞれの膜に関し、標準的な水素化合反応物質を
用いて形成される膜を有する素子構造２００で開始す
る。すなわち、ゲート酸化物２４、ゲート２５及びゲー
ト側壁スペーサ２６が、従来の技術によりシリコン基板
２１上に形成される。ソース／ドレイン領域２２、２３
は、従来のイオン打込み法により形成される。自己整合
型ケイ化物２７が次にゲート２５上、及びソース／ドレ
イン領域２２／２３に形成される。
【００４０】次に、ジュウテリウム環境アニールが実施
され、前に形成されたゲート酸化物２４、ゲート２５及
びゲート側壁スペーサ２６などを重水素化する。このジ
ュウテリウム・アニールは、Ｄ2環境以外は従来のアニ
ール・ファーネス機構内で、４００℃乃至６００℃で実
施される。ジュウテリウム・アニールはダングリング・
ボンドを満足するために、またシリコン／二酸化ケイ素
間界面２０や、ゲート酸化物層２４、ポリシリコン２
５、及びゲート側壁スペーサ２６などの近傍の素子膜内
において、できるだけたくさんの水素を置換（交換）す
るために使用される。ウエハのこのアニールは、通常、
ＦＥＯＬプロセス全体の終りに但し、ジュウテリウム貯
蔵／障壁層２８がゲート２５上に付着される以前に実施
される。続く処理工程において、重水素窒化物障壁層２
８が素子上に成長される。
【００４１】これを達成するために、単一の重水素障壁
／貯蔵層２８が、上述の第１の実施例の重水素窒化物障
壁層１８の場合と同様に形成される。層２８は、前にジ
ュウテリウム・アニールにより重水素化された層上に、
高濃度ジュウテリウムの貯蔵源を形成する。
【００４２】第２の実施例の第２の変形では、図３に示
されるように、ジュウテリウム貯蔵層３８ａが、高濃度
ジュウテリウムを有する上述の重水素窒化物障壁層１８
／２８と同様に形成され、低濃度の水素及びジュウテリ
ウムを有し、水素／ジュウテリウムの移動を阻止する上
側の別の拡散障壁層３８ｂと一緒に使用される。図３で
は、更にシリコン基板３１、ソース／ドレイン領域３２
／３３、ゲート酸化物３４、ゲート・ポリシリコン３
５、ゲート側壁スペーサ３６及びケイ化物３７が示され
る。本発明のこの第２の実施例では、ゲート酸化物３
４、ゲート・ポリシリコン３５、及びゲート側壁スペー
サ３６が、重水素反応物質を用いること無しに、従来の
方法により付着される。
【００４３】拡散障壁層３８ｂは、X．W．Wangらによる
Japanese Society of Applied Physics、"Highly Relia
ble Silicon Nitride Films Made by Jet Vaper Deposi
tion"（Extended Abstracts of the 1994 Inter．Con
f．on Solid State Devices and Materials、August 23
-26、1994、Pacifico Yokohama、Japan、pp．856-858の
再版）で述べられる方法論などにより、ジェット蒸着法
（ＪＶＤ）により付着される窒化物として形成される。
或いは拡散障壁層３８ｂは、アンモニア及びシランの代
わりに窒素及びシランから成る低水素内容の窒化物とし
て形成され得る。
【００４４】ジュウテリウム貯蔵膜３８ａ及び拡散障壁
層３８ｂの組み合わせは、素子内に存在する残りの水素
が果たす不利な効果を弱め、また、その不利な効果をジ
ュウテリウムの有利な効果内に効果的に封じ込め、それ
により、水素内での別の熱アニール及び処理が、素子３
００の最終工程処理においても、ジュウテリウムを水素
により置換することなく、行われる。次に、不動態化酸
化物３９が、重水素障壁膜３８ａ及び拡散障壁膜３９ｂ
の上に付着される。これは重水素化される必要はない。
【００４５】本研究者は、ＳＩＭＳにより従来の窒化物
障壁層の形成プロセスが、使用されるＳｉＨ4及びＮＨ3
反応物質のせいで、水素の源であることを確信した。問
題は、窒化物プロセスの間にＳｉＨ4及びＮＨ3を介して
導入される水素が、前の金属被覆後アニール・プロセス
の間に、シリコン／二酸化ケイ素間界面に蓄積するジュ
ウテリウムを水素により置換することである。それ故、
本実施例は、不動態化のために、金属被覆後ジュウテリ
ウム・アニールを達成するだけでなく、重水素反応物質
を用いることにより重水素窒化物障壁を形成し、そのア
ニールの利点を保存する。
【００４６】上述の第１または第２の実施例のいずれか
に適用可能な本発明の更に別の改善では、シリコン／二
酸化ケイ素間界面に、ジュウテリウムを保持する支援を
するあらゆる全てのジュウテリウム取り込み工程の後
に、低温処理、すなわち４００℃よりも低い温度での処
理が採用される。素子内の熱的擾乱は、取り込み済みの
ジュウテリウムを置換する働き有する水素の発生を低減
することにより、回避される。。例えば、本発明の第２
の実施例に適用される場合、拡散障壁層無しに使用され
るジュウテリウム貯蔵窒化物層２８の付着後、またはジ
ュウテリウム貯蔵窒化物層３８ａ及び拡散障壁層３８ｂ
の両方の付着後に実施されるアニールが４００℃よりも
低い温度で実施される。４００℃よりも低い温度で実施
されるこうしたアニールの例は、金属被覆後アニールで
ある。また、図３の層３９などの酸化物不動態層上で一
般に実施される従来の稠密化アニールが、この改善では
全体的に省略される。なぜなら、それらは従来、４００
℃を越える温度で実施されねばならないからである。
【００４７】本発明は特に上述の例に限られるものでは
なく、特定の技術におけるプロセス統合の詳細に依存し
て、その原理を用いる多くの場合を網羅する。本発明
は、特に、別々のジュウテリウム・アニールの効果を保
存するために、或いは水素貯蔵の代わりにジュウテリウ
ム貯蔵を生成し、続く熱サイクルの後に、この効果を提
供するために、重水素物質が使用される任意の状況にお
いて実施され得る。
【００４８】本発明はまた、ＴＦＴ、ポリレジスタ及び
ポリエミッタ・バイポーラに対しても考慮される。最初
の２つのケースでは、ジュウテリウムは粒界を不動態化
し、ホット・エレクトロン応力に対するより大きな耐性
を提供する役割をする。後のケースでは、ジュウテリウ
ムがポリシリコンを通過し、バイポーラ接合内にドリフ
トして、そこでホウ素を不活性化する傾向は水素よりも
低い。また、逆バイアス電流によるエミッタ−ベース間
接合に渡る酸化物の劣化が抑制される。
【００４９】本発明はその好適な実施例に関して述べら
れてきたが、当業者であれば、本発明がその趣旨及び範
囲内において変更を伴い実現され得ることが理解されよ
う。
【００５０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５１】（１）膜形成の間に、重水素種を含む原料
物質を提供する工程を含む、半導体素子のための重水素
膜を形成する方法。 （２）前記膜形成工程が付着である、前記（１）記載の
方法。 （３）前記付着工程が半導体処理のためのものである、
前記（２）記載の方法。 （４）前記付着工程が、半導体表面を不動態化するため
のジュウテリウムの貯蔵を提供する、前記（３）記載の
方法。 （５）前記付着工程が水素拡散に対する障壁を提供す
る、前記（２）記載の方法。 （６）前記付着工程が重水素窒化ケイ素を付着する、前
記（２）記載の方法。 （７）前記膜が発熱性湿式酸化によりシリコン基板上に
形成される二酸化ケイ素であり、前記重水素種が酸化ジ
ュウテリウムを含む、前記（１）記載の方法。 （８）前記膜がゲート酸化物、ポリシリコン・ゲート、
ゲート側壁スペーサ、窒化物障壁層、及びＰＳＧ層を含
むグループから選択される、前記（１）記載の方法。 （９）前記重水素膜がシリコン基板上に形成される、前
記（１）記載の方法。 （１０）ホット・エレクトロン効果に対する向上された
耐性を有するＭＯＳＦＥＴ素子を形成する方法であっ
て、シリコン基板、該シリコン基板上の導電性ゲート、
及び前記シリコン基板と前記ゲート間に設けられるゲー
ト酸化物を含む中間半導体素子を提供するステップと、
前記半導体素子をジュウテリウムを含む環境内で、約４
００乃至６００℃の範囲の温度においてアニールするス
テップと、アニールされた前記半導体素子上に、ジュウ
テリウムを含む貯蔵／障壁窒化物膜を形成するステップ
と、を含む、方法。 （１１）前記貯蔵／障壁窒化物膜を形成する工程が、Ｓ
ｉＤ4及びＮＤ3を含む環境内で、前記ＦＥＴ素子上にプ
ラズマ加速化学蒸着を実施する工程を含む、前記（１
０）記載の方法。 （１２）前記ジュウテリウム貯蔵／障壁窒化物膜上に、
水素及びジュウテリウム拡散障壁窒化物層を形成する工
程を含む、前記（１０）記載の方法。 （１３）前記水素及びジュウテリウム拡散障壁窒化物層
がジェット蒸着により形成される、前記（１１）記載の
方法。 （１４）半導体素子を形成する方法であって、シリコン
基板上の膜形成の間に、重水素種を含む原料物質を提供
する工程と、前記提供する工程の後に、４００℃以下の
温度で実施される前記半導体素子を完成するのに十分な
処理工程を実施する工程と、を含む、方法。 （１５）前記処理工程が少なくとも１つのアニーリング
・プロセスを含む、前記（１４）記載の方法。 （１６）前記処理工程が、ジュウテリウムを含む環境内
で実施される少なくとも１つのアニーリング・プロセス
を含む、前記（１４）記載の方法。 （１７）前記半導体素子がＦＥＴ素子である、前記（１
４）記載の方法。
【図面の簡単な説明】
【図１】本発明に従い取り込まれる様々な重水素膜を有
するＭＯＳＦＥＴ素子の断面図である。
【図２】本発明の別の実施例に従い取り込まれる様々な
重水素膜を有するＭＯＳＦＥＴ素子の断面図である。
【図３】更に本発明の別の実施例に従い取り込まれる様
々な重水素膜を有するＭＯＳＦＥＴ素子の断面図であ
る。
【符号の説明】
１１、２１、３１ シリコン基板 １２、２２、３２ ソース領域 １３、２３、３３ ドレイン領域 １４、２４、３４ ゲート酸化物 １５、２５、３５ ゲート・ポリシリコン １６、２６、３６ ゲート側壁スペーサ １７、２７、３７ 自己整合型ケイ化物層 １８ 窒化物障壁層 １９、２９、３９ 酸化物不動態層 ２８ 重水素窒化物障壁層 ２０ シリコン／二酸化ケイ素間界面 ３８ａ ジュウテリウム貯蔵膜 ３８ｂ 拡散障壁膜
フロントページの続き (72)発明者 トーマス・ジィ・フェレンス アメリカ合衆国05452、バーモント州エ セックス・ジャンクション、ナンバー・ シィ ６、サシャ・レーン 38 (72)発明者 テレンス・ビィ・フック アメリカ合衆国05465、バーモント州ジ ェリチョー・センター、ブラウン・サウ ス・トレース・ロード (72)発明者 デール・ダブリュ・マーティン アメリカ合衆国05655、バーモント州ハ イド・パーク、ルート 15 (56)参考文献 特開 昭55−50664（ＪＰ，Ａ) 特開 昭61−116873（ＪＰ，Ａ) 特開 平６−283550（ＪＰ，Ａ) 特開 平３−222321（ＪＰ，Ａ) 特開 平５−218430（ＪＰ，Ａ) 特開 平10−303424（ＪＰ，Ａ) Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌ ｅｔｔｅｒ，Ｖｏｌ．68，Ｎｏ．18 （1996−４−29) ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶ ＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．18, Ｎｏ．３（1997−３ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/324

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板表面とゲート酸化物層との界面
    に重水素が取り込まれたゲート酸化物層を含む半導体基
    板を用意する工程と、 前記ゲート酸化物層上のゲート電極構造体を含む前記基
    板表面を重水素膜形成雰囲気に曝して前記基板表面の上
    に高濃度重水素の貯蔵膜を形成する工程と、 水素拡散を阻止する材料の障壁層を前記重水素貯蔵膜の
    上に形成する工程と、 より成るホット・エレクトロン効果に耐性のある半導体
    構造体の製造方法。
  2. 【請求項２】前記障壁層の形成後の工程では、水素含有
    材料を使用する後続の全処理工程を４００℃よりも低い
    温度で実施して重水素の水素への置換を減少させる工程
    を含む請求項１に記載の方法。
  3. 【請求項３】前記障壁層を形成する工程が該障壁層の形
    成の間に重水素種から成る材料源を与える工程を含む請
    求項１に記載の方法。
  4. 【請求項４】前記障壁層が低濃度の重水素および低濃度
    の水素を含む重水素窒化ケイ素の材料から成る請求項１
    に記載の方法。
  5. 【請求項５】前記障壁層を形成する工程が窒化物のジェ
    ット蒸着法により形成される請求項３に記載の方法。
  6. 【請求項６】半導体基板表面とゲート酸化物層との界面
    に重水素が取り込まれたゲート酸化物層を含む半導体基
    板を用意する工程と、 前記ゲート酸化物層上のゲート電極構造体を含む前記基
    板表面を重水素膜形成雰囲気に曝して前記基板表面の上
    に高濃度重水素の貯蔵膜を形成する工程と、 前記重水素貯蔵膜の形成後では、水素含有材料を使用す
    る後続の全処理工程を４００℃よりも低い温度で実施し
    て重水素の水素への置換を減少させる工程と、 より成るホット・エレクトロン効果に耐性のある半導体
    構造体の製造方法。
  7. 【請求項７】前記重水素貯蔵膜が高濃度の重水素を含む
    重水素窒化ケイ素の材料から成る請求項１または６に記
    載の方法。
  8. 【請求項８】ホット・エレクトロン効果に耐性のあるＭ
    ＯＳＦＥＴ素子を形成する方法であって、 シリコン基板、該シリコン基板上の導電性ゲート、及び
    前記シリコン基板と前記ゲート間にあるゲート酸化物を
    含む中間半導体素子を用意する工程と、 前記半導体素子を重水素を含む環境内で、４００乃至６
    ００℃の範囲の温度でアニールする工程と、 アニールされた前記半導体素子上に、重水素含有窒化物
    の貯蔵／障壁膜を形成する工程と、 水素拡散を阻止する窒化物の拡散障壁層を前記貯蔵／障
    壁窒化物膜上に形成する工程と、 を含む方法。
  9. 【請求項９】前記貯蔵／障壁窒化物膜を形成する工程
    が、ＳｉＤ４及びＮＤ３を含む環境内で、前記ＦＥＴ素
    子上にプラズマ加速化学蒸着を実施する工程を含む請求
    項８に記載の方法。
  10. 【請求項１０】前記拡散障壁窒化物層がジェット蒸着法
    により形成される請求項８に記載の方法。
JP19272598A 1997-07-16 1998-07-08 ホット・エレクトロン効果に耐性の半導体構造体の製造方法 Expired - Fee Related JP3373785B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/895,049 US5972765A (en) 1997-07-16 1997-07-16 Use of deuterated materials in semiconductor processing
US08/895049 1997-07-16

Publications (2)

Publication Number Publication Date
JPH1187712A JPH1187712A (ja) 1999-03-30
JP3373785B2 true JP3373785B2 (ja) 2003-02-04

Family

ID=25403872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19272598A Expired - Fee Related JP3373785B2 (ja) 1997-07-16 1998-07-08 ホット・エレクトロン効果に耐性の半導体構造体の製造方法

Country Status (7)

Country Link
US (1) US5972765A (ja)
EP (1) EP0892424A3 (ja)
JP (1) JP3373785B2 (ja)
KR (1) KR100277005B1 (ja)
MY (1) MY115263A (ja)
SG (1) SG74635A1 (ja)
TW (1) TW393678B (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031920A1 (en) 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6143634A (en) * 1997-07-28 2000-11-07 Texas Instruments Incorporated Semiconductor process with deuterium predominance at high temperature
US6156653A (en) * 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
US6208004B1 (en) * 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
US6187665B1 (en) * 1999-01-14 2001-02-13 Lucent Technologies, Inc. Process for deuterium passivation and hot carrier immunity
US6674151B1 (en) * 1999-01-14 2004-01-06 Agere Systems Inc. Deuterium passivated semiconductor device having enhanced immunity to hot carrier effects
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
KR20010059856A (ko) * 1999-12-30 2001-07-06 박종섭 모스 트랜지스터의 제조 방법
US6521977B1 (en) * 2000-01-21 2003-02-18 International Business Machines Corporation Deuterium reservoirs and ingress paths
US6274490B1 (en) * 2000-03-08 2001-08-14 Lucent Technologies Inc. Method of manufacturing semiconductor devices having high pressure anneal
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
WO2001094662A1 (fr) * 2000-06-07 2001-12-13 Commissariat A L'energie Atomique Procede de preparation d'un revetement sur un substrat par le procede ald utilisant un reactant deutere
FR2809973B1 (fr) * 2000-06-07 2003-09-05 Commissariat Energie Atomique Procede de preparation d'un revetement comprenant au moins une couche d'oxyde de metal deutere ou de nitrure de metal isolant deutere, sur un substrat comprenant un silicium
US6797644B2 (en) * 2000-08-01 2004-09-28 Texas Instruments Incorporated Method to reduce charge interface traps and channel hot carrier degradation
US6544908B1 (en) 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US6436799B1 (en) 2000-09-26 2002-08-20 Cypress Semiconductor, Corporation Process for annealing semiconductors and/or integrated circuits
WO2002035265A2 (en) * 2000-10-20 2002-05-02 Corning Incorporated Using deuterated source gases to fabricate low loss germanium-doped silicon oxy nitride (gestion-sion)
KR100474190B1 (ko) * 2000-12-19 2005-03-08 주식회사 하이닉스반도체 반도체 소자의 열처리 방법
JP2002270833A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US6614977B2 (en) 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides
US7043133B2 (en) * 2001-07-12 2006-05-09 Little Optics, Inc. Silicon-oxycarbide high index contrast, low-loss optical waveguides and integrated thermo-optic devices
US7365403B1 (en) * 2002-02-13 2008-04-29 Cypress Semiconductor Corp. Semiconductor topography including a thin oxide-nitride stack and method for making the same
US6677213B1 (en) * 2002-03-08 2004-01-13 Cypress Semiconductor Corp. SONOS structure including a deuterated oxide-silicon interface and method for making the same
KR100444492B1 (ko) * 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6969618B2 (en) * 2002-08-23 2005-11-29 Micron Technology, Inc. SOI device having increased reliability and reduced free floating body effects
KR100438674B1 (ko) * 2002-10-31 2004-07-03 주식회사 하이닉스반도체 선택 산화법을 이용한 금속 게이트전극 구조의 반도체소자 제조 방법
US6943126B1 (en) 2002-12-06 2005-09-13 Cypress Semiconductor Corporation Deuterium incorporated nitride
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US6881636B2 (en) * 2003-07-03 2005-04-19 Micron Technology, Inc. Methods of forming deuterated silicon nitride-containing materials
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
US7056833B2 (en) * 2003-09-23 2006-06-06 Micron Technology, Inc. Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
JP4458527B2 (ja) * 2003-11-20 2010-04-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
CN100464427C (zh) * 2003-12-18 2009-02-25 精工爱普生株式会社 评估栅极绝缘膜的特性的方法
JP2005203730A (ja) * 2003-12-18 2005-07-28 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
US7087507B2 (en) * 2004-05-17 2006-08-08 Pdf Solutions, Inc. Implantation of deuterium in MOS and DRAM devices
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
JP4225249B2 (ja) * 2004-07-21 2009-02-18 セイコーエプソン株式会社 絶縁膜の評価方法
US7541280B2 (en) * 2004-08-13 2009-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of foming a micromechanical structure
US7375027B2 (en) 2004-10-12 2008-05-20 Promos Technologies Inc. Method of providing contact via to a surface
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
KR100597649B1 (ko) * 2004-11-26 2006-07-05 삼성전자주식회사 베리어 메탈을 포함하는 반도체 디바이스의 제조방법 및그 구조
KR20060068848A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 중수소 가스를 사용하는 반도체 소자의 게이트 산화막형성방법
US20060189167A1 (en) * 2005-02-18 2006-08-24 Hsiang-Ying Wang Method for fabricating silicon nitride film
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US20080157159A1 (en) * 2006-12-28 2008-07-03 International Business Machines Corporation Highly tunable metal-on-semiconductor varactor
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8067284B1 (en) 2007-05-25 2011-11-29 Cypress Semiconductor Corporation Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8536640B2 (en) 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US9018693B2 (en) 2007-07-20 2015-04-28 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US8569149B2 (en) * 2010-05-06 2013-10-29 Micron Technology, Inc. Method of treating a semiconductor device
US9250178B2 (en) * 2011-10-07 2016-02-02 Kla-Tencor Corporation Passivation of nonlinear optical crystals
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP2016058601A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
CN104362086A (zh) * 2014-11-07 2015-02-18 上海华力微电子有限公司 自对准金属硅化物的形成方法
CN104319236A (zh) * 2014-11-07 2015-01-28 上海华力微电子有限公司 自对准金属硅化物的形成方法
JP6351079B2 (ja) * 2016-10-04 2018-07-04 日本テキサス・インスツルメンツ株式会社 集積回路の水素パッシベーション
US10679847B2 (en) 2018-03-01 2020-06-09 International Business Machines Corporation Self-aligned spacerless thin film transistor
CN109300782A (zh) * 2018-09-30 2019-02-01 上海华力集成电路制造有限公司 半导体器件的制造方法
US11508584B2 (en) 2019-06-17 2022-11-22 Applied Materials, Inc. Deuterium-containing films
KR20220023613A (ko) 2020-08-21 2022-03-02 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US20220375754A1 (en) * 2021-05-18 2022-11-24 U.S. Army DEVCOM, Army Research Laboratory Hydrogen-passivated topological materials, devices, and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685115A1 (en) * 1993-02-19 1995-12-06 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
WO1995026571A1 (en) * 1994-03-25 1995-10-05 Amoco/Enron Solar Stabilized amorphous silicon and devices containing same
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5711998A (en) * 1996-05-31 1998-01-27 Lam Research Corporation Method of polycrystalline silicon hydrogenation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ，Ｖｏｌ．６８，Ｎｏ．１８（１９９６−４−２９）
ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．１８，Ｎｏ．３（１９９７−３

Also Published As

Publication number Publication date
MY115263A (en) 2003-04-30
JPH1187712A (ja) 1999-03-30
SG74635A1 (en) 2000-08-22
EP0892424A2 (en) 1999-01-20
KR100277005B1 (ko) 2001-03-02
TW393678B (en) 2000-06-11
KR19990013424A (ko) 1999-02-25
EP0892424A3 (en) 2004-11-17
US5972765A (en) 1999-10-26

Similar Documents

Publication Publication Date Title
JP3373785B2 (ja) ホット・エレクトロン効果に耐性の半導体構造体の製造方法
US6444533B1 (en) Semiconductor devices and methods for same
US7271092B2 (en) Boron incorporated diffusion barrier material
JP3737277B2 (ja) 半導体デバイスを製造する方法
US5139971A (en) Anneal to decrease moisture absorbance of intermetal dielectrics
US20070072381A1 (en) Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN, SiCN or SiOCN
WO1994019829A1 (en) Semiconductor device comprising deuterium atoms
US4866003A (en) Plasma vapor deposition of an improved passivation film using electron cyclotron resonance
US7306995B2 (en) Reduced hydrogen sidewall spacer oxide
CN102097308A (zh) 一种侧墙回刻方法
JPH0677478A (ja) 半導体装置及びその製造方法
KR100307343B1 (ko) 실리콘게이트전계효과트랜지스터제조방법
JPH0888286A (ja) 半導体記憶装置の製造方法
KR100920038B1 (ko) 반도체 소자의 게이트 및 그의 형성방법
KR100861282B1 (ko) 반도체소자의 제조 방법
JPH02103965A (ja) 半導体記憶装置の製造方法
JPH1197439A (ja) 半導体装置及びその製造方法
KR960012321A (ko) 반도체 소자의 게이트 전극 형성방법
KR20020009515A (ko) 고온 캐리어의 노화를 완화시키기 위한 저온 방법
KR20020048531A (ko) 에스램 소자의 게이트 형성 방법
JPH0684893A (ja) 半導体装置の製造方法
JP2000196073A (ja) 半導体装置の製造方法
JPH0684801A (ja) 半導体装置の製造方法
JPH1154749A (ja) 半導体装置の製造方法
KR20060008039A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees