JP4225249B2 - 絶縁膜の評価方法 - Google Patents

絶縁膜の評価方法 Download PDF

Info

Publication number
JP4225249B2
JP4225249B2 JP2004212607A JP2004212607A JP4225249B2 JP 4225249 B2 JP4225249 B2 JP 4225249B2 JP 2004212607 A JP2004212607 A JP 2004212607A JP 2004212607 A JP2004212607 A JP 2004212607A JP 4225249 B2 JP4225249 B2 JP 4225249B2
Authority
JP
Japan
Prior art keywords
insulating film
value
film
evaluation method
fragment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004212607A
Other languages
English (en)
Other versions
JP2006032822A (ja
Inventor
正靖 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004212607A priority Critical patent/JP4225249B2/ja
Priority to EP05748474A priority patent/EP1792334A1/en
Priority to PCT/JP2005/010446 priority patent/WO2006008882A1/en
Priority to CNA2005800233180A priority patent/CN1985364A/zh
Priority to KR1020077004000A priority patent/KR100852817B1/ko
Priority to US11/632,748 priority patent/US7592190B2/en
Publication of JP2006032822A publication Critical patent/JP2006032822A/ja
Application granted granted Critical
Publication of JP4225249B2 publication Critical patent/JP4225249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、絶縁膜の評価方法に関するものである。
近年、半導体集積回路装置においては、高集積化を図るために、素子のサイズは益々微細化する方向にある。
例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）では、ゲート絶縁膜の厚さが１０ｎｍを下回るようになっており、これにともなって絶縁膜の絶縁破壊耐性を確保するのが難しくなっている。
ゲート絶縁膜の絶縁破壊としては、タイムゼロ絶縁破壊（ＴＺＤＢ）と経時絶縁破壊（ＴＤＤＢ）とがある。
ＴＺＤＢは初期不良であり、電圧ストレスや電流ストレスといった電気的ストレスを印加した瞬間に多量のリーク電流が生じる絶縁破壊である。このため、ＴＺＤＢ耐性は、リーク電流の測定値によって評価できる。
一方、ＴＤＤＢは電気的ストレスを印加した時点ではなく、ストレス印加後あるいは時間経過してからゲート絶縁膜に絶縁破壊が生じる現象である。このため、ＴＤＤＢ耐性は、絶縁破壊に至るまでに流れたリーク電流値の積分値（Ｑｂｄ値）によって評価できる。
また、ＴＤＤＢは、ハードブレークダウン（ＨＢＤ）とソフトブレークダウン（ＳＢＤ）とに分けられる。
ＨＢＤは、従来の絶縁破壊であり、破壊後には多量のリーク電流が流れる。
一方、ＳＢＤは、初期の絶縁状態よりは、多くリーク電流が流れるが、ＨＢＤ後よりは、流れない中途半端な状態のことである。
ＨＢＤが、比較的高い電気的ストレスで発生する絶縁破壊であり、一旦リーク電流が発生すると、その後、電圧ストレスを与えずに放置しても、絶縁特性が回復したりしない。これに対し、ＳＢＤは、低い電気的ストレスで頻発する絶縁破壊であり、リーク電流発生後、電気的ストレスを与えずに放置すると、絶縁特性が回復することがある。
したがって、ＳＢＤが生じたＭＯＳＦＥＴは、特性は不安定になるが半導体素子として機能し得る場合もある。また、ＳＢＤは、時間の経過によってＨＢＤに移行する（移行しないこともある。）。
この他、電圧印加後に生じる劣化として、ストレス誘起リーク電流（ＳＩＬＣ）と称される低電界リーク電流がある。
ＳＩＬＣは、リーク電流を増加させるという影響以外に、ＴＤＤＢのプリカーサとしても注目されている。
なお、ＳＩＬＣやＳＢＤについては、さまざまな研究がなされているにもかかわらず、いまだに不明な点が多く、ＳＢＤは、Ｂ−ｍｏｄｅ ＳＩＬＣとも呼ばれ、両者の区別は、明確ではない。
これらの絶縁膜劣化モードのうち、ゲート絶縁膜の薄膜化を図る上で、特に問題となるのはＳＢＤやＳＩＬＣである。これらの欠陥は、ゲート酸化膜の厚さを１０ｎｍ以下とした場合に、１０ＭＶ／ｃｍ以下の低電圧領域において頻発し、ゲート絶縁膜の薄膜化を阻む大きな要因となっている。
例えば、特許文献１には、ＳＩＬＣの発生を防止すべく、水素原子の濃度を所定の値以下に低減させた絶縁膜が開示されている。ところが、この特許文献１では、ＳＩＬＣの発生を防止することに主眼が置かれており、その帰結としてのＳＢＤの発生については検討がなされていない。
そのため、ＳＢＤの発生を防止することに主眼を置いたゲート絶縁膜の評価方法についても検討がなされていないのが現状である。
なお、絶縁膜中において水素原子は、水素分子の状態や、絶縁膜の構成元素と結合した状態で存在するが、特許文献１では、これらの水素原子の総量を規定しているだけであり、本発明者の検討によれば、単に、絶縁膜中における水素原子の総量を減少させるだけでは、ＳＢＤの発生を防止することが困難であることが判っている。
特開２００２−２９９６１２号公報
本発明の目的は、薄膜化した場合でもＳＢＤやＳＩＬＣが生じ難く、高い絶縁破壊耐性（ＳＩＬＣ、ＴＺＤＢ、ＴＤＤＢの改善）が得られる絶縁膜の評価を精度よく行い得る絶縁膜の評価方法を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の絶縁膜の評価方法は、シリコンおよび酸素原子を含有する絶縁性無機材料を主材料として構成され、水素原子を含む絶縁膜の絶縁破壊耐性を評価する評価方法であって、
電界を印加したことがない状態の前記絶縁膜を昇温脱離ガス分析法で分析し、加熱温度が５００〜１０００℃の範囲において測定される、Ｈ２フラグメントの強度とＯＨフラグメントの強度とを比較し、その比較結果に基づいて、前記絶縁膜に電圧を印加した際に測定されるリーク電流値、および、絶縁破壊に至るまでに流れた前記リーク電流値の積分値（Ｑｂｄ値）のうちの少なくとも一方を推定し、該推定されたリーク電流値およびＱｂｄ値のうちの少なくとも一方に基づいて、前記絶縁膜の絶縁破壊耐性を評価することを特徴とする。
これにより、薄膜化した場合でもＳＢＤやＳＩＬＣが生じ難く、高い絶縁破壊耐性（ＳＩＬＣ、ＴＺＤＢ、ＴＤＤＢの改善）を有する絶縁膜を精度よく評価することができる。
また、本発明の絶縁膜の評価方法では、前記比較結果と相関関係のあるリーク電流値およびＱｂｄ値のうちの少なくとも一方を推定し、該推定されたリーク電流値およびＱｂｄ値のうちの少なくとも一方に基づいて前記絶縁膜の絶縁破壊耐性を評価することにより、絶縁破壊特性を直接試験することなく（非破壊で）、精度よく評価することができ、さらには、コストの削減を図ることもできる。
さらに、本発明の絶縁膜の評価方法では、前記絶縁膜に電圧を印加した際に測定されるリーク電流値、および絶縁破壊に至るまでに流れた前記リーク電流値の積分値（Ｑｂｄ値）のうちの少なくとも一方を推定することにより、絶縁膜の絶縁破壊耐性を確実に評価することができる。
本発明の絶縁膜の評価方法では、５００〜１０００℃の範囲における、所定温度での前記Ｈ２フラグメントの強度［Ｈ２］と前記ＯＨフラグメントの強度［ＯＨ］との比の値（［ＯＨ］／［Ｈ２］）、または、その積分値（Σ（［ＯＨ］／［Ｈ２］））を指標として前記比較結果を求め、該比較結果に基づいて、前記絶縁膜の特性を評価することが好ましい。
これにより、特性値（リーク電流値および／またはＱｂｄ値）を推定することができ、絶縁膜の特性（絶縁破壊耐性）を確実に評価することができる。
本発明の絶縁膜の評価方法では、前記比の値または前記積分値が小さくなるように、前記絶縁膜を成膜する際の成膜工程における成膜条件を設定することが好ましい。
これにより、成膜工程における成膜条件を最適なものに設定することができる。その結果、絶縁膜の特性（絶縁破壊耐性）を確実に向上させて、絶縁破壊の発生を確実に抑制または防止することができる。
本発明の絶縁膜の評価方法では、前記成膜工程における成膜条件を設定するのに際し、前記絶縁膜を所定条件で処理を施して成膜したとき、前記比の値、または、前記積分値が予め設定した閾値以下となった場合、前記成膜条件に前記所定条件を加えるようにすることが好ましい。
これにより、成膜工程における成膜条件に所定条件を加えるか否かの判断を的確に行うことができる。その結果、不本意な条件が成膜工程に加わることを確実に防止して、時間とコストの削減を図ることができる。
本発明の絶縁膜の評価方法では、前記絶縁膜の品質検査を行うのに際し、前記比の値または前記積分値が予め設定した閾値以下となった場合、当該絶縁膜を合格品と判定することが好ましい。
これにより、特性（絶縁破壊耐性）の優れた絶縁膜を確実に合格品として判断することができ、精度よく絶縁膜の品質検査を行うことができる。
本発明の絶縁膜の評価方法では、前記絶縁膜は、前記水素原子Ｈの少なくとも一部が重水素原子Ｄにより置換されていることが好ましい。
本発明の絶縁膜の評価方法では、５００〜１０００℃の範囲における、所定温度での前記Ｄ２フラグメントの強度［Ｄ２］と前記ＯＤフラグメントの強度［ＯＤ］との比の値（［ＯＤ］／［Ｄ２］）、または、その積分値（Σ（［ＯＤ］／［Ｄ２］））を指標として前記比較結果を求め、該比較結果に基づいて、前記絶縁膜の特性を評価することが好ましい。
これにより、膜中の水素原子の少なくとも一部が重水素原子（Ｄ）で置換された絶縁膜の特性（特に、ＳＢＤ）をより確実に評価することができる。
本発明の絶縁膜の評価方法では、前記絶縁性無機材料は、その構成元素として、シリコンおよび酸素原子以外に、窒素原子、ハフニウム、ジルコニウムおよびアルミニウムのうちの少なくとも１種を含有することが好ましい。
このような絶縁性無機材料を有する絶縁膜においても、本発明の評価方法によれば、絶縁膜の特性の評価を確実に行うことができる。
本発明の絶縁膜の評価方法では、前記絶縁膜は、その平均厚さが１０ｎｍ以下であることが好ましい。
このような薄い膜厚の絶縁膜に、本発明の評価方法を適用することには、特に有効である。
本発明の絶縁膜の評価方法では、前記絶縁膜は、１０ＭＶ／ｃｍ以下の電界強度で使用されることが好ましい。
このような電界強度で使用する絶縁膜に、本発明の評価方法を適用することは、特に有効である。
以下、本発明の絶縁膜の評価方法を好適実施形態に基づいて詳細に説明する。
＜半導体素子＞
まず、半導体素子の構成について説明する。
図１は、半導体素子の実施形態を示す縦断面図、図２および図３は、ゲート絶縁膜の分子構造を示す模式図である。なお、以下では、説明の都合上、図１中の上側を「上」、下側を「下」として説明する。
図１に示す半導体素子１は、素子分離構造２４と、チャネル領域２１とソース領域２２とドレイン領域２３とを備える半導体基板２と、半導体基板２を覆うように設けられたゲート絶縁膜（本発明の絶縁膜の評価方法が適用される絶縁膜）３、層間絶縁膜４と、ゲート絶縁膜３を介してチャネル領域２１と対向するように設けられたゲート電極５と、ゲート電極５上方の層間絶縁膜４上に設けられた導電部６１と、ソース領域２２上方の層間絶縁膜４上に設けられ、ソース電極として機能する導電部６２と、ドレイン領域２３上方の層間絶縁膜４上に設けられ、ドレイン電極として機能する導電部６３と、ゲート電極５と導電部６１とを電気的に接続するコンタクトプラグ７１と、ソース領域２２と導電部６２とを電気的に接続するコンタクトプラグ７２と、ドレイン領域２３と導電部６３とを電気的に接続するコンタクトプラグ７３とを有している。
半導体基板２は、例えば、多結晶シリコン、アモルファスシリコン等のシリコン、ゲルマニウム、ヒ素化ガリウム等の半導体材料で構成される。
前述したように、この半導体基板２は、素子分離構造２４を有し、この素子分離構造２４によって区画形成された領域に、チャネル領域２１とソース領域２２とドレイン領域２３とを有している。
そして、チャネル領域２１の一方の側部にソース領域２２が形成され、チャネル領域２１の他方の側部にドレイン領域２３が形成された構成となっている。
素子分離構造２４は、トレンチ内にＳｉＯ２等の絶縁材料が埋め込まれて構成されている。これにより、隣接する素子同士が電気的に分離され、素子間での干渉が防止される。
チャネル領域２１は、例えば真正半導体材料で構成されている。
ソース領域２２およびドレイン領域２３は、例えば、Ｐ＋等のｎ型不純物が導入（ドープ）された半導体材料で構成されている。
なお、チャネル領域２１、ソース領域２２およびドレイン領域２３は、それぞれ、このような構成のものに限定されない。
例えば、ソース領域２２およびドレイン領域２３は、それぞれ、ｐ型不純物が導入された半導体材料で構成されてもよい。また、チャネル領域２１は、例えばｐ型またはｎ型不純物が導入された半導体材料で構成されてもよい。
このような半導体基板２は、絶縁膜（ゲート絶縁膜３、層間絶縁膜４）で覆われている。このような絶縁膜のうち、チャネル領域２１とゲート電極５との間に介在している部分は、チャネル領域２１とゲート電極５との間に生じる電界の経路として機能する。
本発明の絶縁膜の評価方法は、このゲート絶縁膜３の評価に適用される。この点（評価方法）については後に詳述する。
層間絶縁膜４の構成材料としては、特に限定されないが、例えばＳｉＯ２、ＴＥＯＳ（ケイ酸エチル）、ポリシラザン等のシリコン系化合物を用いることができる。なお、層間絶縁膜４は、その他、例えば樹脂材料、セラミックス材料等で構成することもできる。
層間絶縁膜４上には、導電部６１、導電部６２および導電部６３が設けられている。
前述したように、導電部６１は、チャネル領域２１の上方に形成され、導電部６２、６３は、それぞれソース領域２２、ドレイン領域２３の上方に形成されている。
また、ゲート絶縁膜３および層間絶縁膜４において、チャネル領域２１、ソース領域２２およびドレイン領域２３が形成された領域内には、それぞれ、ゲート電極５に連通する孔部（コンタクトホール）、ソース領域２１に連通する孔部、ドレイン領域２３に連通する孔部が形成されており、これらの孔部内に、それぞれコンタクトプラグ７１、７２、７３が設けられている。
導電部６１は、コンタクトプラグ７１を介してゲート電極５に接続され、導電部６２は、コンタクトプラグ７２を介してソース領域２２に接続され、導電部６３は、コンタクトプラグ７３を介してドレイン領域２３に接続されている。
次に、ゲート絶縁膜３の構成および、このゲート絶縁膜３の評価方法について説明する。
本発明の評価方法により、評価するゲート絶縁膜３は、シリコンおよび酸素原子を含有する絶縁性無機材料を主材料として構成され、水素原子を含むものである。
以下、ゲート絶縁膜３を、シリコン酸化物（ＳｉＯＺ、０＜Ｚ≦２）を主材料とするＳｉＯ２膜で構成した場合を一例にして、ゲート絶縁膜３の構成および、このゲート絶縁膜３の評価方法について具体的に説明する。
図２に示すように、ＳｉＯ２膜は、シリコンに酸素原子が４配位、酸素原子にシリコンが２配位することにより形成されたＳｉ−Ｏ結合のほぼ完全な三次元ネットワークで構成され、結合の方向性が無秩序な非晶質状態となっている。
ところが、このＳｉＯ２膜の内部には、このＳｉＯ２膜を、後述するような熱酸化法やＣＶＤ法等により形成（成膜）する際に、その雰囲気中に存在する水素分子、水素原子を含むガス等に由来して不可避的に水素原子が混入する。
そして、この水素原子は、ＳｉＯ２膜の内部では、Ｈ２として存在するとともに、所々でＳｉ−Ｏ結合と反応し、ＳｉＯ２膜の内部に入り込んで、ゲート絶縁膜３の電子構造に影響を与えている。
本発明者は、第一原理電子構造シミュレーションにより、ＳｉＯ２膜の内部にＯが３配位するＳｉ−ＯＨ構造３１が安定に存在することを見出し、余った電子が電流に寄与すること、すなわち、このＳｉ−ＯＨ構造３１を多く有するもの程、リーク電流が流れる（ＴＺＤＢを起こしやすい）ことを見出した。
さらに、本発明者は、Ｏが３配位するＳｉ−ＯＨ構造３１は、外部電場の影響を受け易く、電場によって安定化して増加すること、その結果、電気的ストレスによるリーク電流（すなわちＳＩＬＣ）が増加することなどからＳＢＤの発生機構を説明できることを見出した。
そして、これらの結果として、ＨＢＤが生じやすくなることも判った（ＴＤＤＢを起こしやすい）。
さらに、本発明者は、Ｏが３配位するＳｉ−ＯＨ構造３１の量は、電気的ストレスの強度・時間に応じて増加することを見出しており、電気的ストレスがかかる前のゲート絶縁膜３においてこのＳｉ−ＯＨ構造３１の量が少ないほど絶縁破壊耐性に優れた膜が得られることを見出した。
換言すれば、電界を印加したことがない状態のＳｉＯ２膜中における単位体積あたりのＯが３配位するＳｉ−ＯＨ構造３１の絶対量（以下、単に「Ｓｉ−ＯＨ構造３１の絶対量」という。）が少ない膜は、信頼性（特性）が高いものとなる。
したがって、Ｓｉ−ＯＨ構造３１の絶対量を測定することができれば、ゲート絶縁膜３の評価を行うことが可能となる。
そこで、本発明者は、ＳｉＯ２膜中におけるＳｉ−ＯＨ構造３１の絶対量を測定する方法として、昇温脱離ガス分析法（Thermal Desorption Spectroscopy法：ＴＤＳ法）を用いることを試みた。
ここで、ＴＤＳ法とは、試料を昇温加熱し、試料から脱離してくる、例えば、Ｈ２、Ｈ２Ｏ、ＯＨ、ＣＯ２のようなフラグメント（ガス）を検出する方法である。そして、得られるフラグメントの強度は、フラグメントの分子量をＭとし、荷電状態をｚとしたとき、質量分析計でＭ／ｚとして検出される。
ＳｉＯ２膜をＴＤＳ法により分析した結果、ＳｉＯ２膜の表面に吸着した分子は、１００〜２００℃程度の温度で脱離し始め、そのほぼ全てが５００℃までに脱離することが明らかとなった。したがって、５００℃以上の温度で測定されるＨ２やＯＨのようなフラグメントは、ＳｉＯ２膜中に存在するＨ２やＯＨに由来するものであると推察される。
このため、Ｓｉ−ＯＨ構造３１の絶対量の定量は、５００℃以上の温度でＯＨフラグメントの強度を測定することにより、可能であるように考えられる。しかしながら、以下に挙げるＡ〜Ｃの理由等により、ＯＨフラグメントの強度からＳｉ−ＯＨ構造３１の絶対量を定量することは、不可能である。
Ａ：ＳｉＯ２膜中のＳｉ−ＯＨ構造３１の量が既知である標準試料を準備できず、検量線を作成することができないので、測定されたＯＨフラグメントの強度から、Ｓｉ−ＯＨ構造３１の絶対量を正確に得ることができない。
Ｂ：ＳｉＯ２膜中におけるＳｉ−ＯＨ構造３１に由来するＯＨの一部は、脱離後にＨ２ＯやＯ２に変化したり、逆にＳｉＯ２膜中に含まれるＨ２Ｏ分子等がイオン化することによりＯＨに変化するため、これらが何に由来するものかを判断するのが困難である。
Ｃ：仮に、Ｓｉ−ＯＨ構造３１に由来するＯＨフラグメントの強度を、測定されるＯＨフラグメントの強度から抽出できるとしても、Ｂの理由で挙げた膜中に含まれるＨ２Ｏ分子等の影響を受けることから、Ｓ／Ｎ比が悪くなる。
そこで、本発明者は、さらに検討を重ねた結果、５００℃以上の温度で測定されるＨ２フラグメントの強度［Ｈ２］とＯＨフラグメントの強度［ＯＨ］との比の値（［ＯＨ］／［Ｈ２］）が、ゲート絶縁膜３（ＳｉＯ２膜）の特性（特に、ＳＢＤ）と相関関係に有ることを見出した。
このことは、次のような理由によるものであると推察される。
通常、ＳｉＯ２膜中に含まれる水素分子は、Ｓｉ−Ｏ結合のネットワークに囲まれた籠のような領域の中間に存在し、その籠の領域間を高速で拡散していると考えられている。
ここで、水素分子の一部は、前述したように、ＳｉＯ２膜中の所々でＳｉ−Ｏ結合と反応して、Ｓｉ−ＯＨ構造３１を形成する。この反応が起きる確率は、Ｓｉ−Ｏ結合のネットワーク構造に敏感に依存することが判っている。
そして、これらの水素分子とＳｉ−ＯＨ構造３１とは、平衡状態に達していると考えられる。
以上の事から、平衡状態におけるＳｉ−ＯＨ構造３１の量は、いろいろなＳｉ−Ｏ結合のネットワーク構造の違いに対応して多く（少なく）出現し、それに応じて分子状の水素は少なく（多く）なる。
このため、Ｈ２フラグメントの強度とＯＨフラグメントの強度との比の値（［ＯＨ］／［Ｈ２］）は、膜中にＳｉ−ＯＨ構造３１が相対的に多い場合、特に大きな値を示し、膜中にＳｉ−ＯＨ構造３１が相対的に少ない場合、特に小さな値を示すこととなり、Ｓｉ−ＯＨ構造３１の量的な関係をより明確にすることができる。
また、このような比の値を用いることにより、ＢおよびＣの理由で挙げた、膜中に含まれるＨ２Ｏ分子等の分子によるノイズを減少させて、測定感度を増大させることができる。
このような２点の理由により、Ｈ２フラグメントの強度とＯＨフラグメントの強度との比の値から、ゲート絶縁膜３の特性を判定することができる。
なお、この比の値とゲート絶縁膜３の特性との相関関係は、５００℃以上の温度で認められ、温度の上限は、特に限定されないが、１０００℃を超えるとＳｉＯ２膜自体が変質・劣化することから、加熱温度の測定範囲は、５００〜１０００℃の範囲とする。
本発明の評価方法は、これらの知見に基づいてなされるものであり、ゲート絶縁膜３（ＳｉＯ２膜）を昇温脱離ガス分析法で分析したとき、加熱温度が５００〜１０００℃の範囲において測定されるＨ２フラグメントの強度とＯＨフラグメントの強度とを比較し、この比較結果に基づいて、ゲート絶縁膜３（ＳｉＯ２膜）の特性を評価するものである。
Ｈ２フラグメントの強度とＯＨフラグメントの強度とを比較する温度は、Ｂで挙げた理由によるノイズの影響がより少ない範囲であるのが好ましく、具体的には、７００〜９００℃の範囲であるのが好ましい。
ここで、絶縁破壊特性の判定には、通常、数多くの試験を繰り返して統計的なデータを取らなければならず、時間もコストもかかる。また、当然ながら試験後のゲート絶縁膜３は、破壊している為、製品として利用する事はできない。
しかるに、本発明の評価方法では、Ｈ２フラグメントの強度とＯＨフラグメントの強度との比較結果と相関関係にあるＳｉＯ２膜の特性値を推定し、この推定された特性値に基づいてＳｉＯ２膜の特性を評価する。かかる評価方法によれば、ＳｉＯ２膜の特性を直接評価することなく（非破壊で）、ＳｉＯ２膜の特性を簡便で時間もコストもかからない上、精度よく評価することができる。
また、この評価方法をプロセスに適合すれば、７００〜９００℃の加熱温度ではゲート絶縁膜３に影響を与えないので、測定後の試料（ゲート絶縁膜３）を使用する事ができるため、検査方法としても望ましい特質を備えている。
なお、Ｓｉ−ＯＨ構造３１の絶対量を、後述する評価方法を用いて推定する際、測定されるゲート絶縁膜３は電気的ストレスがかかる前のものであり、測定時にもストレスがかからない条件下で測定した時の閾値を指定するのが、実験結果（測定されるＨ２フラグメントの強度とＯＨフラグメントの強度）との対応関係も明確であり、最も適切である。
また、推定する特性値としては、特に限定されないが、リーク電流値および／またはＱｂｄ値を用いるのが好ましい。これにより、ＳｉＯ２膜の絶縁破壊耐性を確実に評価することができる。
５００〜１０００℃の範囲における、Ｈ２フラグメントの強度［Ｈ２］とＯＨフラグメントの強度［ＯＨ］とを比較する際の指標としては、上述したような、比の値（［ＯＨ］／［Ｈ２］）の他、例えば、差の値や、差の値と比の値とを組み合わせて求めた値等を用いることができるが、これらの中でも、比の値（［ＯＨ］／［Ｈ２］）またはその積分値（Σ（［ＯＨ］／［Ｈ２］））を指標として用いるのが好ましい。かかる指標を用いて比較結果を求めることにより、Ｓｉ−ＯＨ構造３１の量的な関係をより明確にすることができ、かつ、膜中に含まれるＳｉ−ＯＨ構造３１以外の分子によるノイズを減少させることができる。その結果、この比較結果に基づいて特性値（リーク電流値および／またはＱｂｄ値）を推定することができ、ＳｉＯ２膜の特性（絶縁破壊特性）を確実に評価することができる。したがって、評価されたゲート絶縁膜３は、高い絶縁破壊耐性を有するものとなる。
なお、指標として比の値を用いるか、積分値を用いるかの判断は、次に挙げる評価方法の種類等に応じて適宜選択するようにすればよい。
このような指標を用いてゲート絶縁膜３を評価する評価方法としては、産業上利用可能なものとして、各種の評価方法が挙げられるが、例えば、Ｉ：ゲート絶縁膜３を成膜する際の成膜工程における成膜条件を設定する場合、II：成膜工程における成膜条件を設定するに際し、成膜条件に所定条件を加えるか否かの判断を行う場合、III：成膜されたゲート絶縁膜３の品質検査を行う場合等に用いることができる。
以下、Ｉ〜IIIの場合について順次説明する。
Ｉ：ＳｉＯ２膜を成膜する際の成膜工程における成膜条件を設定する場合
比の値（［ＯＨ］／［Ｈ２］）または積分値（Σ（［ＯＨ］／［Ｈ２］））の値が小さくなるように成膜工程における成膜条件を設定する。これにより、ＳｉＯ２膜の成膜工程における、例えば加熱処理のような成膜条件、および、その順序等を最適なものに設定することができる。その結果、ＳｉＯ２膜の絶縁破壊耐性を確実に向上させて、絶縁破壊の発生を確実に抑制または防止することができる。
II：成膜工程における成膜条件を設定するに際し、成膜条件に所定条件を加えるか否かの判断を行う場合
ＳｉＯ２膜を所定条件で処理を施して成膜したとき、比の値または積分値が予め設定した閾値以下となった場合、成膜工程にこの所定条件を加えるようにする。これにより、ＳｉＯ２膜を成膜する際に、例えば加熱処理のような所定条件を加えるか否かの判断を的確に行うことができる。その結果、不本意な条件が成膜工程に加わることを確実に防止して、時間とコストの削減を図ることができる。
III：成膜されたゲート絶縁膜３の品質検査を行う場合
比の値または積分値が予め設定した閾値以下となった場合、このＳｉＯ２膜を合格品と判定する。これにより、絶縁破壊耐性の優れたＳｉＯ２膜を確実に合格品として判断することができ、精度よくゲート絶縁膜３の品質検査を行うことができる。
また、このような評価方法により評価されたＳｉＯ２膜を、ゲート絶縁膜３に適用した半導体素子１は、安定な特性および耐久性を得ることができる。
ゲート絶縁膜３は、前述したようなシリコン酸化物（ＳｉＯＺ、０＜Ｚ≦２）を主材料とするＳｉＯ２膜で構成されたものの他、シリコンおよび酸素原子以外に、他の元素（原子）を含有していてもよい。
他の元素としては、窒素原子、ハフニウム、ジルコニウムおよびアルミニウムのうちの少なくとも１種が好適である。このうち、窒素原子を含有することにより、例えば、ゲート絶縁膜３の稠密度を高めることができ、また、窒素原子、ハフニウム、ジルコニウムやアルミニウムを含有することにより、例えば、ゲート絶縁膜３の誘電率を高めることができる。
本発明の評価方法は、Ｈ２フラグメントの強度とＯＨフラグメントの強度とを比較して、ゲート絶縁膜３の特性を評価することから、シリコンおよび酸素原子以外に、他の元素（原子）を含有しているゲート絶縁膜３に対しても、これらの元素の影響を受けることなく、ゲート絶縁膜３の特性の評価を確実に行うことができる。
また、ゲート絶縁膜３中の水素原子の少なくとも一部は、重水素原子（Ｄ）で置換されたものであってもよい。これにより、外部電界に対して不安定な構造（絶縁性無機材料の構成元素のうちのシリコン以外の元素に水素原子が結合した構造）をより減少させることができ、その結果、ゲート絶縁膜３の絶縁破壊耐性をより向上させることができる。
ここで、ゲート絶縁膜３中の水素原子の少なくとも一部が重水素原子で置換されたものは、膜中におけるＳｉ−ＯＤ構造の絶対量が低減されていれば、ゲート絶縁膜３の絶縁破壊耐性をさらに向上させることができる。
このため、このようなゲート絶縁膜３の評価は、前述したようなＨ２フラグメントの強度とＯＨフラグメントの強度とを比較するものであってもよいが、Ｄ２フラグメントの強度とＯＤフラグメントの強度とを考慮して行うものであるのがより好ましい。
具体的には、５００〜１０００℃の範囲における、所定温度でのＤ２フラグメントの強度［Ｄ２］とＯＤフラグメントの強度［ＯＤ］とを考慮すると、用いる指標としては、例えば、［ＯＤ］／［Ｄ２］、［ＯＨ］／［Ｄ２］および［ＯＤ］／［Ｈ２］、またはこれらの値の積分値が挙げられるが、これらの中でも、Ｄ２フラグメントの強度とＯＤフラグメントの強度との比の値（［ＯＤ］／［Ｄ２］）、または、その積分値（Σ（［ＯＤ］／［Ｄ２］））を用いるのが好ましい。これにより、膜中の水素原子の少なくとも一部が重水素原子（Ｄ）で置換されたゲート絶縁膜３の特性（特に、ＳＢＤ）をより確実に評価することができる。
以上のようなゲート絶縁膜３の形成方法については、後述する半導体素子１の製造方法において説明する。
ゲート絶縁膜３の平均厚さ（平均膜厚）は、１０ｎｍ以下であるのが好ましく、１〜７ｎｍ程度であるのがより好ましい。ゲート絶縁膜３の厚さを前記範囲とすることにより、半導体素子１を十分に小型化することができる。
また、ＳＩＬＣやＳＢＤの発生は、特に、ゲート絶縁膜３の膜厚を前記範囲のように薄くしたときに頻発する傾向にある。したがって、このような薄い膜厚のゲート絶縁膜３に、本発明の評価方法を適用することは、特に有効である。
また、ゲート絶縁膜３は、電界強度の絶対値が、１０ＭＶ／ｃｍ以下で使用されるものであるのが好ましく、５ＭＶ／ｃｍ以下で使用されるものであるのがより好ましい。ＳＩＬＣやＳＢＤは、前記範囲の電界強度で発生し易い欠陥であり、この電界強度で使用するゲート絶縁膜３の場合に、本発明の評価方法を適用することは、特に有効である。
なお、ゲート絶縁膜３に対して、前記上限値を越えた高い電界強度を印加すると、不可逆的な絶縁破壊（ＨＢＤ）が発生してしまうおそれがある。
また、本発明の絶縁膜の評価方法により評価されたゲート絶縁膜３は、５ＭＶ／ｃｍ（絶対値）以下の電界強度で測定されるリーク電流値が、９×１０−９Ａ／ｃｍ２以下となるように評価されたものであるのが好ましく、５×１０−９Ａ／ｃｍ２以下となるように評価されたものであるのがより好ましい。ゲート絶縁膜３がこのような条件を満足することにより、半導体素子１の使用時におけるゲート絶縁膜３の絶縁破壊がより生じ難くなる。
なお、ゲート絶縁膜３に定電流を供給し、小規模な電圧変化が初めて生じた時点をＳＢＤとした場合、本発明の評価方法により評価されたゲート絶縁膜３は、ＳＢＤが生じるまでに流れるリーク電流値の積分値が、４０Ｃ／ｃｍ２以上となるように評価されたものであるのが好ましく、７５Ｃ／ｃｍ２以上となるように評価されたものであるのがより好ましい。ゲート絶縁膜３がこのような条件を満足することにより、半導体素子１の使用時におけるゲート絶縁膜３の絶縁破壊がより生じ難くなる。
また、急激な電圧変化が生じた時点をＨＢＤとした場合、本発明の評価方法により評価されたゲート絶縁膜３は、絶縁破壊が生じるまでに流れるリーク電流値の積分値が、１００Ｃ／ｃｍ２以上となるように評価されたものであるのが好ましく、２００Ｃ／ｃｍ２以上となるように評価されたものであるのがより好ましい。ゲート絶縁膜３がこのような条件を満足することにより、半導体素子１の使用時におけるゲート絶縁膜３の絶縁破壊がより生じ難くなる。
以上、本発明の絶縁膜の評価方法を半導体素子１が備えるゲート絶縁膜３に適用した場合について説明したが、本発明の絶縁膜の評価方法は、前記構成の半導体素子１における層間絶縁膜４に適用することもできる。
＜半導体素子の製造方法＞
次に、図１に示す半導体素子の製造方法について説明する。
図４〜図６は、それぞれ、図１に示す半導体素子の製造方法を説明するための図（縦断面図）である。なお、以下では、説明の都合上、図４〜図６中の上側を「上」、下側を「下」として説明する。
＜１＞ まず、図４（ａ）に示すように、半導体基板２の表面に、例えば選択酸化法（ＬＯＣＯＳ法）等により、トレンチ素子分離構造２４を形成する。
これにより、半導体基板２の表面に、素子形成領域が区画形成される。
＜２＞ 次に、半導体基板２にイオンドープを行い、ウェルを形成する。
例えば、ｐウェルを形成する場合には、Ｂ＋イオン等のｐ型不純物をドープし、ｎウェルを形成する場合には、Ｐ＋イオン等のｎ型不純物をドープする。
＜３＞ 次に、図４（ｂ）に示すように、半導体基板２上に、ゲート絶縁膜３を形成する。
Ｉ：シリコン酸化膜
ゲート絶縁膜３として、シリコン酸化（ＳｉＯ２）膜を形成する場合には、例えば熱酸化法、ＣＶＤ法（化学蒸着法）等を用いることができる。
Ｉ−１：熱酸化法
熱酸化法は、加熱したシリコン基板（半導体基板２）に、酸素原子を含むガスを供給することにより、シリコン基板の表面に、シリコン酸化膜を形成する方法である。
加熱の温度（加熱温度）は、３００〜１０００℃程度であるのが好ましく、５００〜８００℃程度であるのがより好ましい。
加熱の時間（加熱時間）は、目的とするシリコン酸化膜の厚さに応じて適宜設定すればよく、特に限定されないが、例えば、加熱温度を前記範囲とする場合には、１０〜９０分程度であるのが好ましく、２０〜６０分程度であるのがより好ましい。
また、酸素原子を含むガスとしては、例えば、酸素（純酸素）、オゾン、過酸化水素、水蒸気、一酸化窒素、二酸化窒素、酸化二窒素等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
Ｉ−２：ＣＶＤ法
ＣＶＤ法は、所定圧力のチャンバ内に、シリコン酸化物前駆体と酸素原子を含むガスとを導入し、シリコン基板（半導体基板２）を加熱することにより、シリコン基板の表面に、シリコン酸化膜を形成する方法である。
シリコン酸化物前駆体としては、例えば、ジクロロシラン、ヘキサクロロジシラン、テトラキス（ヒドロカルビルアミノ）シラン、トリス（ヒドロカルビルアミノ）シラン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
酸素原子を含むガスとしては、例えば、酸素（純酸素）、オゾン、過酸化水素、水蒸気、一酸化窒素、二酸化窒素、酸化二窒素等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
加熱の温度（加熱温度）は、３００〜１０００℃程度であるのが好ましく、５００〜８００℃程度であるのがより好ましい。
加熱の時間（加熱時間）は、目的とするシリコン酸化膜の厚さに応じて適宜設定すればよく、特に限定されないが、例えば、加熱温度を前記範囲とする場合には、１０〜９０分程度であるのが好ましく、２０〜６０分程度であるのがより好ましい。
チャンバ内の圧力（真空度）は、０．０５Ｔｏｒｒ〜大気圧（７６０Ｔｏｒｒ）程度であるのが好ましく、０．１〜５００Ｔｏｒｒ程度であるのがより好ましい。
また、シリコン酸化物前駆体と酸素原子を含むガスとの混合比は、モル比で１０：１〜１：１００程度であるのが好ましく、１：２〜１：１０程度であるのがより好ましい。
II：シリコン酸窒化膜
ゲート絶縁膜３として、シリコン酸窒化（ＳｉＯＮ）膜を形成する場合には、例えば、前記Ｉ−２のＣＶＤ法において、酸素原子を含むガスに代えて、酸素原子を含むガスと窒素原子を含むガスとの混合ガスを用いることにより形成することができる。
窒素原子を含むガスとしては、例えば、アンモニア、ヒドラジン、アルキルヒドラジン化合物、アジ化水素、一酸化窒素、二酸化窒素、酸化二窒素等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、その他、シリコン酸窒化膜は、例えば、窒素ガス（Ｎ２）を含む雰囲気中でシリコン酸化膜に対して熱処理を施すことによっても得ることができる。
III：ハフニウムシリケート膜、ジルコニウムシリケート膜、アルミニウムシリケート膜
ゲート絶縁膜３として、ハフニウムシリケート（ＨｆＳｉＯ）膜、ジルコニウムシリケート（ＺｒＳｉＯ）膜およびアルミニウムシリケート（ＡｌＳｉＯ）膜を形成する場合には、例えば、ＣＶＤ法、ＰＶＤ法（真空蒸着法等の物理蒸着法）、スパッタリング法等を用いることができる。
また、以上のような方法のうち任意の２つ以上の方法を用いることにより、さらに複合的な化合物で構成されるゲート絶縁膜３を形成することができる。
さらに、得られたゲート絶縁膜３には、例えば、水蒸気（Ｈ２Ｏ）を含む雰囲気中で熱処理等を施すようにしてもよい。
この場合、加熱の温度（加熱温度）は、５００〜１２００℃程度であるのが好ましく、７００〜１０００℃程度であるのがより好ましい。
加熱の時間（加熱時間）は、加熱温度を前記範囲とする場合には、１０〜９０分程度であるのが好ましく、２０〜６０分程度であるのがより好ましい。
また、雰囲気の相対湿度は、５０〜１００％ＲＨ程度が好ましく、７５〜１００％ＲＨ程度であるのがより好ましい。
以上のような方法および条件でゲート絶縁膜３を形成することにより、水素原子の混入が抑えられる。これにより、膜中のＳｉ−ＯＨ構造の存在量を少なくすることができ、結果として、本発明の評価方法に耐え得るゲート絶縁膜３を成膜することができる。
なお、ゲート絶縁膜３中の水素原子を重水素原子で置換する方法としては、例えば、Ａ：ゲート絶縁膜３を形成した後、重水素ガス（Ｄ２）を含む雰囲気中で、ゲート絶縁膜３に対して熱処理を施す方法、Ｂ：ゲート絶縁膜３を形成するに際して、半導体基板２を重水蒸気（Ｄ２Ｏ）を含む雰囲気中で熱酸化を行う方法、Ｃ：ゲート絶縁膜３を形成した後、重水素アンモニアガス（ＮＤ３）を含む雰囲気中で、ゲート絶縁膜３に対して熱処理を施す方法等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
＜４＞ 次に、図４（ｃ）に示すように、ゲート絶縁膜３上に、導電膜５１を形成する。
この導電膜５１は、ゲート絶縁膜３上に、例えばＣＶＤ法等により、多結晶シリコン等を堆積させて形成することができる。
＜５＞ 次に、導電膜５１上に、例えばフォトリソグラフィー法等により、ゲート電極５の形状に対応するレジストマスクを形成する。
そして、このレジストマスクを介して導電膜５１の不要部分をエッチングにより除去する。これにより、図５（ｄ）に示すようなゲート電極５が得られる。
このエッチングには、例えば、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの１種または２種以上を組み合わせて用いることができる。
＜６＞ 次に、図５（ｅ）に示すように、半導体基板２のゲート電極５の両側にイオンドープを行い、ソース領域２２およびドレイン領域２３を形成する。
このとき、ｐ型不純物によりウェルを形成した場合には、Ｐ＋等のｎ型不純物をドープすることにより、ソース領域２２およびドレイン領域２３を形成する。
一方、ｎ型不純物によりウェルを形成した場合には、Ｂ＋等のｐ型不純物をドープすることによりソース領域２２およびドレイン領域２３を形成する。
＜７＞ 次に、図５（ｆ）に示すように、各部が形成された半導体基板２上に、例えばＣＶＤ法等により、ＳｉＯ２等を堆積させることで層間絶縁膜４を形成する。
＜８＞ 次に、層間絶縁膜４上に、例えばフォトリソグラフィー法等により、コンタクトホールに対応する部分が開口したレジストマスクを形成する。
そして、このレジストマスクを介して、層間絶縁膜４の不要部分をエッチングにより除去する。これにより、図６（ｇ）に示すように、チャネル領域２１、ソース領域２２、ドレイン領域２３のそれぞれに対応してコンタクトホール４１、４２、４３が形成される。
＜９＞ 次に、コンタクトホール４１、４２、４３の内部を含めて層間絶縁膜４上に、例えばＣＶＤ法等により、導電性材料を堆積させ導電膜を形成する。
＜１０＞ 次に、導電膜上に、例えばフォトリソグラフィー法等により導電部の形状に対応するレジストマスクを形成する。
そして、このレジストマスクを介して、導電膜の不要部分をエッチングにより除去する。これにより、図６（ｈ）に示すように、チャネル領域２１、ソース領域２２、ドレイン領域２３のそれぞれに対応して導電部６１、６２、６３およびコンタクトプラグ７１、７２、７３が形成される。
以上のような工程を経て、半導体素子１が製造される。
＜電子デバイス＞
前述したような半導体素子１は、各種電子デバイスに適用される。
以下では、電子デバイスを透過型液晶表示装置に適用した場合を代表に説明する。
図７は、電子デバイスを透過型液晶表示装置に適用した場合の実施形態を示す分解斜視図である。
なお、図７では、図が煩雑となるのを避けるため一部の部材を省略している。また、以下では、説明の都合上、図７中の上側を「上」、下側を「下」として説明する。
図７に示す透過型液晶表示装置１０（以下、単に「液晶表示装置１０」と言う。）は、液晶パネル（表示パネル）２０と、バックライト（光源）６０とを有している。
この液晶表示装置１０は、バックライト６０からの光を液晶パネル２０に透過させることにより画像（情報）を表示し得るものである。
液晶パネル２０は、互いに対向して配置された第１の基板２２０と第２の基板２３０とを有し、これらの第１の基板２２０と第２の基板２３０との間には、表示領域を囲むようにしてシール材（図示せず）が設けられている。
そして、これらの第１の基板２２０、第２の基板２３０およびシール材により画成される空間には、電気光学物質である液晶が収納され、液晶層（中間層）２４が形成されている。すなわち、第１の基板２２０と第２の基板２３０との間に、液晶層２４０が介挿されている。
なお、図示は省略したが、液晶層２４０の上面および下面には、それぞれ、例えばポリイミド等で構成される配向膜が設けられている。これらの配向膜により液晶層２４０を構成する液晶分子の配向性（配向方向）が規制されている。
第１の基板２２０および第２の基板２３０は、それぞれ、例えば、各種ガラス材料、各種樹脂材料等で構成されている。
第１の基板２２０は、その上面（液晶層２４０側の面）２２１に、マトリックス状（行列状）に配置された複数の画素電極２２３と、Ｘ方向に延在する走査線２２４と、Ｙ方向に延在する信号線２２８とが設けられている。
各画素電極２２３は、透明性（光透過性）を有する透明導電膜により構成され、それぞれ、１つの半導体素子（本発明の絶縁膜の評価方法で評価された絶縁膜を備える半導体素子）１を介して、走査線２２４および信号線２２８に接続されている。
また、第１の基板２２０の下面には、偏光板２２５が設けられている。
一方、第２の基板２３０は、その下面（液晶層２４０側の面）２３１に、複数の帯状をなす対向電極２３２が設けられている。これらの対向電極２３２は、互いに所定間隔をおいてほぼ平行に配置され、かつ、画素電極２２３に対向するように配列されている。
画素電極２２３と対向電極２３２とが重なる部分（この近傍の部分も含む）が１画素を構成し、これらの電極間で充放電を行うことにより、各画素毎に、液晶層２４０の液晶が駆動、すなわち、液晶の配向状態が変化する。
対向電極２３２も、前記画素電極２２３と同様に、透明性（光透過性）を有する透明導電膜（により構成されている。
各対向電極２３２の下面には、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の有色層（カラーフィルター）２３３が設けられ、これらの各有色層２３３がブラックマトリックス２３４によって仕切られている。
ブラックマトリックス２３４は、遮光機能を有し、例えば、クロム、アルミニウム、アルミニウム合金、ニッケル、亜鉛、チタンのような金属、カーボン等を分散した樹脂等で構成されている。
また、第２の基板２３０の上面には、前記偏光板２２５とは偏光軸が異なる偏光板２３５が設けられている。
このような構成の液晶パネル２０では、バックライト６０から発せられた光は、偏光板２２５で偏光された後、第１の基板２２０および各画素電極２２３を介して、液晶層２４０に入射する。液晶層２４０に入射した光は、各画素毎に配向状態が制御された液晶により強度変調される。強度変調された各光は、有色層２３３、対向電極２３２および第２の基板２３０を通過した後、偏光板２３５で偏光され、外部に出射する。これにより、液晶表示装置１０では、第２の基板２３０の液晶層２４０と反対側から、例えば、文字、数字、図形等のカラー画像（動画および静止画の双方を含む）を視認することができる。
なお、以上の説明では、電子デバイスとして、アクティブマトリックス駆動方式の透過型液晶表示装置に適用した場合を代表に説明したが、その他、電子デバイスは、反射型液晶表示装置や、有機または無機のＥＬ表示装置、電気泳動表示装置に適用することもできる。
＜電子機器＞
前述したような液晶表示装置１０（電子デバイス）は、各種電子機器の表示部に用いることができる。
図８は、電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ１１００においては、表示ユニット１１０６が前述の液晶表示装置（電気光学装置）１０を備えている。
図９は、電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４および送話口１２０６とともに、前述の液晶表示装置（電気光学装置）１０を表示部に備えている。
図１０は、電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号（画像信号）を生成する。
ディジタルスチルカメラ１３００におけるケース（ボディー）１３０２の背面には、前述の液晶表示装置１０が表示部に設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、被写体を電子画像として表示するファインダとして機能する。
ケースの内部には、回路基板１３０８が設置されている。この回路基板１３０８は、撮像信号を格納（記憶）し得るメモリが設置されている。
また、ケース１３０２の正面側（図示の構成では裏面側）には、光学レンズ（撮像光学系）やＣＣＤなどを含む受光ユニット１３０４が設けられている。
撮影者が表示部に表示された被写体像を確認し、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１３０８のメモリに転送・格納される。
また、このディジタルスチルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示のように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、デ−タ通信用の入出力端子１３１４にはパーソナルコンピュータ１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、回路基板１３０８のメモリに格納された撮像信号が、テレビモニタ１４３０や、パーソナルコンピュータ１４４０に出力される構成になっている。
なお、電子機器は、図８のパーソナルコンピュータ（モバイル型パーソナルコンピュータ）、図９の携帯電話機、図１０のディジタルスチルカメラの他にも、例えば、テレビや、ビデオカメラ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、ラップトップ型パーソナルコンピュータ、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、ＰＯＳ端末、タッチパネルを備えた機器（例えば金融機関のキャッシュディスペンサー、自動券売機）、医療機器（例えば電子体温計、血圧計、血糖計、心電表示装置、超音波診断装置、内視鏡用表示装置）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレータ、その他各種モニタ類、プロジェクター等の投射型表示装置等に適用することができる。
次に、本発明の具体的実施例について説明する。
１．絶縁膜の作製および評価
１−１．絶縁膜の作製
まず、以下に示すような絶縁膜Ａ〜Ｅを、それぞれ、１０個の絶縁膜を用意した。
＜絶縁膜Ａ＞
−１− まず、面方位（１００）のｐ型シリコン結晶基板を用意し、熱酸化処理を施した後、ＣＶＤ法によりシリコン酸窒化膜（下地層）を形成した。
熱酸化処理は、相対湿度３３％ＲＨの水蒸気（Ｈ２Ｏ）雰囲気中、７５０℃で行った。
また、ＣＶＤ法は、チャンバ内の圧力を０．０２Ｐａとし、ジクロロシランアンモニアのガスを供給しつつ、６５０℃×４０分で行った。
得られたシリコン酸窒化膜は、１０ｎｍであった。なお、このシリコン酸窒化膜は、電界強度５〜１０ＭＶ／ｃｍにおけるリーク電流値が極めて高く（１×１０−５Ａ／ｃｍ２以上）、絶縁膜として機能しないものである。
−２− 次に、このシリコン酸窒化膜上に、ＣＶＤ法によりシリコン酸化膜を形成した。
なお、ＣＶＤ法は、チャンバ内の圧力を大気圧とし、ジクロロシラン（ＳｉＨＣｌ２）および酸素ガス（Ｏ２）の混合ガスを供給しつつ、６５０℃×６０分で行った。
得られたシリコン酸化膜の平均厚さは、３．７ｎｍであった。
−３− 次に、このシリコン酸化膜に対して、相対湿度９５％ＲＨの水蒸気（Ｈ２Ｏ）雰囲気中、９００℃×２０分で熱処理を施した。
以上のようにして、絶縁膜Ａを得た。
＜絶縁膜Ｂ〜Ｄ＞
前記工程−３−の熱処理の条件を表１のように変更した以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｂ〜Ｄを得た。
＜絶縁膜Ｅ＞
前記工程−３−を省略した以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｅを得た。
＜絶縁膜Ｆ＞
前記工程−３−において、水蒸気雰囲気に代えて重水蒸気（Ｄ２Ｏ）雰囲気とした以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｆを得た。
＜絶縁膜Ｇ＞
前記工程−２−において、ＣＶＤ法によりシリコン酸窒化膜を形成した以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｇを得た。
＜絶縁膜Ｈ＞
前記工程−２−において、ＣＶＤ法によりハフニウムシリケート膜を形成した以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｈを得た。
＜絶縁膜Ｉ＞
前記工程−２−において、ＣＶＤ法によりジルコニウムシリケート膜を形成し、前記工程−３−において、水蒸気雰囲気に代えて窒素ガス（Ｎ２）雰囲気とした以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｉを得た。
＜絶縁膜Ｊ＞
前記工程−２−において、ＣＶＤ法によりアルミニウムシリケート膜を形成し、前記工程−３−において、水蒸気雰囲気に代えて窒素ガス（Ｎ２）雰囲気とした以外は、前記絶縁膜Ａと同様にして、絶縁膜Ｊを得た。
Figure 0004225249
１−２．絶縁膜の評価
１−２−１．昇温脱離ガス分析法による分析
絶縁膜Ａ〜Ｅについて、それぞれ、昇温脱離ガス分析法（ＴＤＳ法）により、８０〜１０００℃まで絶縁膜を加熱して、Ｈ２フラグメント（Ｍ／ｚ＝２：［Ｈ２］）の強度とＯＨフラグメント（Ｍ／ｚ＝１７：［ＯＨ］）の強度とを分析した。
なお、ＴＤＳ法による測定条件は、以下の通りである。
・ＴＤＳ装置 ：電子科学社製、「ＷＡ１０００Ｓ」
・開始温度 ：８０℃
・終了温度（ステージの温度）：１０００℃
・昇温速度 ：６０℃／分
・測定雰囲気の圧力 ：１×１０−７Ｐａ
絶縁膜Ａ〜Ｊにおいて、ＴＤＳ法により得られたＨ２フラグメントの強度とＯＨフラグメントの強度のうち、加熱温度が４５０℃、６００℃、８００℃および９５０℃であるときの比の値（［ＯＨ］／［Ｈ２］）を、それぞれ、絶縁膜ごとに以下の表２に示す。なお、表２中の数値は、絶縁膜Ａ〜Ｊの異なる１０個のサンプルにおける平均値である。
また、一例として、絶縁膜Ａおよび絶縁膜Ｅにおける、加熱温度に対する比の値（［ＯＨ］／［Ｈ２］）を、それぞれ、図１１に示す。
Figure 0004225249
１−２−２．リーク電流値の測定
次に、絶縁膜Ａ〜Ｊについて、それぞれ、電界強度の値を変化させたときのリーク電流値の変化を測定した。
なお、測定面積は、０．０２０３９ｃｍ２とした。
絶縁膜Ａ〜Ｊにおいて、それぞれ、電界強度０〜−５ＭＶ／ｃｍの範囲で測定されたリーク電流の最大値を、それぞれ、絶縁膜ごとに以下の表３に示す。なお、表３中の数値は、１０個の絶縁膜の平均値である。
また、一例として、絶縁膜Ａおよび絶縁膜Ｅにおいて測定された電界強度の値の変化とリーク電流値の変化との関係を示すグラフを、図１２に示す。
Figure 0004225249
表２および表３に示すように、絶縁膜Ａ〜Ｅのシリコン酸化膜において、加熱温度が５００℃以上であるときの比の値（［ＯＨ］／［Ｈ２］）は、いずれの加熱温度においても、リーク電流の最大値の増加に伴って、増加する傾向を示した。
これに対して、加熱温度が４５０℃、すなわち５００℃未満であるときの［ＯＨ］／［Ｈ２］は、リーク電流の最大値の増加に対して相関関係が認められなかった。
これにより、加熱温度が５００〜１０００℃の温度であるときの比の値（［ＯＨ］／［Ｈ２］）が、リーク電流の最大値（特性値）と相関関係に有ることが明らかとなった。
なお、各絶縁膜について、５００〜１０００℃における比の値の積分値（Σ［ＯＨ］／［Ｈ２］）と、５００℃未満における比の値の積分値とを求めて同様の検討を行ったが、５００〜１０００℃における比の値の積分値が、リーク電流の最大値（特性値）と相関関係に有る結果が得られた。
これにより、５００〜１０００℃の範囲において測定される、Ｈ２フラグメントの強度とＯＨフラグメントの強度との比較結果（比の値やその積分値）が、絶縁膜の特性値（リーク電流の最大値）と相関関係にあることが判った。その結果、成膜工程おける成膜条件を設定する際や品質検査を行う際等の評価方法に、この比較結果が利用できることが明らかとなった。
なお、品質検査を行う際等に用いる閾値としては、加熱温度が８００℃であるときの比の値（［ＯＨ］／［Ｈ２］）を用いて絶縁膜の評価を行う場合、絶縁膜Ｄおよび絶縁膜Ｅのリーク電流の最大値が９×１０−９Ａ／ｃｍ２を超えており、絶縁膜Ｃのリーク電流の最大値が８×１０−９Ａ／ｃｍ２であることから、この絶縁膜Ｃの比の値、すなわち、０．１６を用いるようにすればよい。
また、重水素原子（Ｄ）により水素原子を置換した絶縁膜Ｆや、シリコンおよび酸素原子以外に他の元素を含有する絶縁膜Ｇ〜Ｊにおける比の値（［ＯＨ］／［Ｈ２］）とリーク電流の最大値との関係は、表２および表３に示すように、同一の熱処理の条件とした絶縁膜Ａにおけるこれらの関係と同様の傾向を示した。これにより、このような絶縁膜Ｆ〜Ｊについても本発明の評価方法により絶縁膜の特性を評価できることが明らかとなった。
１−２−３．Ｑｂｄ値の測定
次に、絶縁膜Ａ〜Ｊにについて、それぞれ、Ｑｂｄ値を測定した。
ここで、Ｑｂｄ値とは、絶縁膜に電圧を印加したときに、絶縁破壊に至るまでに流れたリーク電流値の積分値であり、この値が大きい程、絶縁破壊が生じ難いことを意味する。
このＱｂｄ値の測定では、水銀電極を用いて絶縁膜に定電流を供給し、小規模な電圧変化が初めて生じた時点をＳＢＤとし、急激な電圧変化が生じた時点をＨＢＤとした。そして、ＳＢＤに至るまでに流れたリーク電流値の積分値（Ｑｂｄ（ＳＢＤ）値）と、ＨＢＤに至るまでに流れたリーク電流値の積分値（Ｑｂｄ（ＨＢＤ）値）とを測定した。
なお、測定面積は０．０２０３９ｃｍ２、印加電流は０．０１２２６Ａ／ｃｍ２とした。
絶縁膜Ａ〜Ｊにおいて、それぞれ測定されたＱｂｄ（ＳＢＤ）値とＱｂｄ（ＨＢＤ）値とを、以下の表４に示す。なお、表４中の数値は、１０個の絶縁膜の平均値である。
Figure 0004225249
表４に示すように、各絶縁膜のＱｂｄ（ＳＢＤ）値およびＱｂｄ（ＨＢＤ）値は、それぞれ、加熱温度が５００℃以上であるときの比の値（［ＯＨ］／［Ｈ２］）が小さいものほど、大きな値を示した。これにより、各絶縁膜のＱｂｄ（ＳＢＤ）値およびＱｂｄ（ＨＢＤ）値が、比の値（［ＯＨ］／［Ｈ２］）と相関関係にあることが判った。その結果、リーク電流値と同様に、比の値（［ＯＨ］／［Ｈ２］）から絶縁破壊耐性（ＳＢＤ、ＨＢＤ）を推定できることが明らかとなった。
２．半導体素子の作製および評価
２−１．半導体素子の作製
図１に示す半導体素子を、前記実施形態で説明したような方法にしたがって作製した。なお、ゲート絶縁膜は、前記絶縁膜Ａ〜Ｊと同様にして形成した。
２−２．半導体素子の評価
各半導体素子について、それぞれ、スイッチング特性を調べた。
その結果、絶縁膜Ａ〜Ｃおよび絶縁膜Ｆ〜Ｊと同様にして形成したゲート絶縁膜を備える半導体素子は、いずれも、長期間に亘り良好なスイッチング特性が得られた。
なお、これらの絶縁膜は、いずれも加熱温度が８００℃であるときの比の値（［ＯＨ］／［Ｈ２］）が０．１６以下の値であった。
これに対して、絶縁膜Ｄおよび絶縁膜Ｅと同様にして形成したゲート絶縁膜を備える半導体素子は、いずれも、リーク電流が認められ、スイッチング特性が不安定であり、早期にゲート絶縁膜に絶縁破壊が生じ、スイッチング素子としての機能が失われた。
なお、これらの絶縁膜は、いずれも加熱温度が８００℃であるときの比の値（［ＯＨ］／［Ｈ２］）が０．１６を超える値であった。
本発明の絶縁膜の評価方法で評価された絶縁膜を適用した半導体素子の実施形態を示す縦断面図である。 絶縁膜の分子構造を示す模式図である。 絶縁膜の分子構造を示す模式図である。 図１に示す半導体素子の製造方法を説明するための図（縦断面図）である。 図１に示す半導体素子の製造方法を説明するための図（縦断面図）である。 図１に示す半導体素子の製造方法を説明するための図（縦断面図）である。 電子デバイスを透過型液晶表示装置に適用した場合の実施形態を示す分解斜視図である。 電子機器を適用したモバイル型（またはノート型）のパーソナルコンピュータの構成を示す斜視図である。 電子機器を適用した携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。 電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。 昇温脱離ガス分析法により絶縁膜Ａおよび絶縁膜Ｅにおいて得られた、加熱温度に対する、Ｈ２フラグメントの強度とＯＨフラグメントの強度との比（［ＯＨ］／［Ｈ２］）を示す図である。 絶縁膜Ａおよび絶縁膜Ｅにおいて測定された印加電圧値の変化とリーク電流値の変化との関係を示す図である。
符号の説明
１‥‥半導体素子 ２‥‥基板 ２１‥‥チャネル領域 ２２‥‥ソース領域 ２３‥‥ドレイン領域 ２４‥‥素子分離構造 ３‥‥ゲート絶縁膜 ３１‥‥Ｓｉ−ＯＨ構造 ４‥‥層間絶縁膜 ５‥‥ゲート電極 ４１、４２、４３‥‥コンタクトホール ５１‥‥導電膜 ６１、６２、６３‥‥導電部 ７１、７２、７３‥‥コンタクトプラグ １０‥‥液晶表示装置 ２０‥‥液晶パネル ２２０‥‥第１の基板 ２２１‥‥上面 ２２３‥‥画素電極 ２２４‥‥走査線 ２２５‥‥偏光板 ２２８‥‥信号線 ２３０‥‥第２の基板 ２３１‥‥下面 ２３２‥‥対向電極 ２３３‥‥有色層 ２３４‥‥ブラックマトリックス ２３５‥‥偏光板 ２４０‥‥液晶層 ６０‥‥バックライト １１００‥‥パーソナルコンピュータ １１０２‥‥キーボード １１０４‥‥本体部 １１０６‥‥表示ユニット １２００‥‥携帯電話機 １２０２‥‥操作ボタン １２０４‥‥受話口 １２０６‥‥送話口 １３００‥‥ディジタルスチルカメラ １３０２‥‥ケース（ボディー） １３０４‥‥受光ユニット １３０６‥‥シャッタボタン １３０８‥‥回路基板 １３１２‥‥ビデオ信号出力端子 １３１４‥‥データ通信用の入出力端子 １４３０‥‥テレビモニタ １４４０‥‥パーソナルコンピュータ

Claims (10)

  1. シリコンおよび酸素原子を含有する絶縁性無機材料を主材料として構成され、水素原子を含む絶縁膜の絶縁破壊耐性を評価する評価方法であって、
    電界を印加したことがない状態の前記絶縁膜を昇温脱離ガス分析法で分析し、加熱温度が５００〜１０００℃の範囲において測定される、Ｈ２フラグメントの強度とＯＨフラグメントの強度とを比較し、その比較結果に基づいて、前記絶縁膜に電圧を印加した際に測定されるリーク電流値、および、絶縁破壊に至るまでに流れた前記リーク電流値の積分値（Ｑｂｄ値）のうちの少なくとも一方を推定し、該推定されたリーク電流値およびＱｂｄ値のうちの少なくとも一方に基づいて、前記絶縁膜の絶縁破壊耐性を評価することを特徴とする絶縁膜の評価方法。
  2. ５００〜１０００℃の範囲における、所定温度での前記Ｈ２フラグメントの強度［Ｈ２］と前記ＯＨフラグメントの強度［ＯＨ］との比の値（［ＯＨ］／［Ｈ２］）、または、その積分値（Σ（［ＯＨ］／［Ｈ２］））を指標として前記比較結果を求め、該比較結果に基づいて、前記絶縁膜の特性を評価する請求項１に記載の絶縁膜の評価方法。
  3. 前記比の値または前記積分値が小さくなるように、前記絶縁膜を成膜する際の成膜工程における成膜条件を設定する請求項２に記載の絶縁膜の評価方法。
  4. 前記成膜工程における成膜条件を設定するのに際し、前記絶縁膜を所定条件で処理を施して成膜したとき、前記比の値、または、前記積分値が予め設定した閾値以下となった場合、前記成膜条件に前記所定条件を加えるようにする請求項２に記載の絶縁膜の評価方法。
  5. 前記絶縁膜の品質検査を行うのに際し、前記比の値または前記積分値が予め設定した閾値以下となった場合、当該絶縁膜を合格品と判定する請求項２に記載の絶縁膜の評価方法。
  6. 前記絶縁膜は、前記水素原子Ｈの少なくとも一部が重水素原子Ｄにより置換されている請求項１ないし５のいずれか１項記載の絶縁膜の評価方法。
  7. ５００〜１０００℃の範囲における、所定温度での前記Ｄ２フラグメントの強度［Ｄ２］と前記ＯＤフラグメントの強度［ＯＤ］との比の値（［ＯＤ］／［Ｄ２］）、または、その積分値（Σ（［ＯＤ］／［Ｄ２］））を指標として前記比較結果を求め、該比較結果に基づいて、前記絶縁膜の特性を評価する請求項６に記載の絶縁膜の評価方法。
  8. 前記絶縁性無機材料は、その構成元素として、シリコンおよび酸素原子以外に、窒素原子、ハフニウム、ジルコニウムおよびアルミニウムのうちの少なくとも１種を含有する請求項１ないし７のいずれか１項記載の絶縁膜の評価方法。
  9. 前記絶縁膜は、その平均厚さが１０ｎｍ以下である請求項１ないし８のいずれか１項記載の絶縁膜の評価方法。
  10. 前記絶縁膜は、１０ＭＶ／ｃｍ以下の電界強度で使用される請求項１ないし９のいずれか１項記載の絶縁膜の評価方法。
JP2004212607A 2004-07-21 2004-07-21 絶縁膜の評価方法 Expired - Fee Related JP4225249B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004212607A JP4225249B2 (ja) 2004-07-21 2004-07-21 絶縁膜の評価方法
EP05748474A EP1792334A1 (en) 2004-07-21 2005-06-01 A method of evaluating characteristics of and forming of an insulating film for a semiconductor device
PCT/JP2005/010446 WO2006008882A1 (en) 2004-07-21 2005-06-01 A method of evaluating charcteristics of and forming of an insulating film for a semiconductor device
CNA2005800233180A CN1985364A (zh) 2004-07-21 2005-06-01 评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法
KR1020077004000A KR100852817B1 (ko) 2004-07-21 2005-06-01 반도체 소자용 절연막의 특성 평가 및 제조 방법
US11/632,748 US7592190B2 (en) 2004-07-21 2005-06-01 Method of evaluating characteristics of and forming of an insulating film for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212607A JP4225249B2 (ja) 2004-07-21 2004-07-21 絶縁膜の評価方法

Publications (2)

Publication Number Publication Date
JP2006032822A JP2006032822A (ja) 2006-02-02
JP4225249B2 true JP4225249B2 (ja) 2009-02-18

Family

ID=34971429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004212607A Expired - Fee Related JP4225249B2 (ja) 2004-07-21 2004-07-21 絶縁膜の評価方法

Country Status (6)

Country Link
US (1) US7592190B2 (ja)
EP (1) EP1792334A1 (ja)
JP (1) JP4225249B2 (ja)
KR (1) KR100852817B1 (ja)
CN (1) CN1985364A (ja)
WO (1) WO2006008882A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882554B1 (ko) * 2007-11-08 2009-02-12 삼성전자주식회사 생분자 동정 방법
JP4959596B2 (ja) * 2008-02-07 2012-06-27 セイコーインスツル株式会社 絶縁膜の評価方法および測定回路
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102029535B1 (ko) * 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
CN112305339A (zh) * 2020-09-28 2021-02-02 中国电力科学研究院有限公司 一种干式空心电抗器绝缘薄膜老化性能的测试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019829A1 (en) 1993-02-19 1994-09-01 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
JPH1012609A (ja) * 1996-06-21 1998-01-16 Toshiba Corp 半導体装置及びその製造方法
JP2985789B2 (ja) 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JPH10261679A (ja) 1997-03-18 1998-09-29 Toshiba Corp 評価方法
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
JP2002118167A (ja) 2000-10-06 2002-04-19 Nec Corp 半導体装置の製造方法
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070243642A1 (en) 2007-10-18
JP2006032822A (ja) 2006-02-02
US7592190B2 (en) 2009-09-22
WO2006008882A1 (en) 2006-01-26
KR20070028619A (ko) 2007-03-12
KR100852817B1 (ko) 2008-08-18
CN1985364A (zh) 2007-06-20
EP1792334A1 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US8395225B2 (en) Semiconductor device, an electronic device and an electronic apparatus
TW201417292A (zh) 半導體裝置
KR100852817B1 (ko) 반도체 소자용 절연막의 특성 평가 및 제조 방법
TW201234596A (en) Semiconductor device and manufacturing method thereof
US7696047B2 (en) Method for evaluating a gate insulation film characteristic for use in a semiconductor device
JP2008159640A (ja) ゲート絶縁膜、ゲート絶縁膜の製造方法、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器
JP2008159639A (ja) ゲート絶縁膜、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器
JP4992957B2 (ja) 絶縁膜、半導体素子、電子デバイスおよび電子機器
JP4458527B2 (ja) ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
CN100464427C (zh) 评估栅极绝缘膜的特性的方法
JP2006202901A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees