JPH08507175A - 重水素原子を有する半導体デバイス - Google Patents

重水素原子を有する半導体デバイス

Info

Publication number
JPH08507175A
JPH08507175A JP6519103A JP51910394A JPH08507175A JP H08507175 A JPH08507175 A JP H08507175A JP 6519103 A JP6519103 A JP 6519103A JP 51910394 A JP51910394 A JP 51910394A JP H08507175 A JPH08507175 A JP H08507175A
Authority
JP
Japan
Prior art keywords
deuterium
silicon
bond
plus
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6519103A
Other languages
English (en)
Inventor
リセンカー，ボリス，エス
ジャンケレヴィッチ，アルフレッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH08507175A publication Critical patent/JPH08507175A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 シリコンウェハーが重水素含有材料と接触してシリコン表面上に二酸化珪素層とのインターフェイスにおいてＳｉ-Ｄ及びＳｉ-ＯＤ結合を形成する方法が提供される。ＭＯＳデバイスが製作プロセデュアーの種々のステップにおいて重水素含有化合物を使用することにより形成される。ＭＯＳゲート酸化物が形成された後、ウェハーは重水素含有雰囲気中でアニーリングされ、ポリシリコン層が重水素含有化合物を使用する化学的蒸気蒸着により形成される。デバイスは次でＤ2Ｏ、Ｄ2ＳＯ4及びＤＣｌの如き重水素含有化合物で洗滌される。

Description

【発明の詳細な説明】 重水素原子を有する半導体デバイス 発明の背景 本発明はシリコンをベースとする電子的デバイス及びそれらを製作する方法に 係る。特に本発明は酸化物中の水素と結びつく有害な効果のあるものを最小にす る改良されたＶＬＳＩ製作方法を提供する。 酸化物層は集積回路上のデバイス及びデバイス要素を分離するのに用いられる 。それらは又接合デバイス中のリーク電流を制御し且つ電界効果デバイスにおけ る安定なゲート酸化物として作用する。 多くの半導体デバイス要素は高品質の二酸化珪素層とそれらが隣接する表面と 共に提供する結合にたよっている。例えば、高品質のゲート酸化物層はＭＯＳＦ ＥＴデバイスの性能に対し臨界的である。不幸にも、多くのシリコンデバイスの 性能は酸化物層及びそれが隣接する表面と共に提供するインターフェイスの品質 により限定される。ＭＯＳデバイスにおいて、問題のあるインターフェイスはゲ ート導体（通常ポリシリコン）−ゲート酸化物インターフェイス並びにゲート酸 化物−半導体インターフェイスを含む。ここに凡ての目的に対し参照により組み 込まれるSahのSolid-State Electronics（1990）33：147-167参照。 低い品質の酸化物はＭＯＳデバイスにおける不安定な閾電圧、接合におけるリ ーク電流、高い１／ｆノイズ、ホットキャリア劣化に対する高い感度、ＥＳＤ（ 静電放電）又はＥＯＳ（電気的過度のス トレス）に対する高感度、照射免疫等の如き効果により立証される。これらの課 題は不完全な或いは「ぶらさがりの」シリコン結合により惹起される（シリコン 表面における）増大した数の表面状態、シリコン／二酸化珪素インターフェイス 上の増大した固定電荷、及び嵩高の酸化物中の空席を含む多種の物理的因子から 生じ得る。増大した数の表面状態はシリカ／シリコンインターフェイス上に電位 を負荷する電子により植えつけられ得る。固定された電荷は又インターフェイス における電場に貢献する。もし固定された電荷及び表面状態が余りに大きくなる ならば、回路操作に必要とされる閾電圧が非現実的になる。 高品質の二酸化珪素の重要な性質はぶらさがり結合（ダングリング・ボンド） のあるものをタイアップすることによりシリコンの表面状態密度を減少する様な その能力である。加うるに高品質二酸化珪素はインターフェイストラップ及び固 定電荷に対する良好な制御を提供すべきである。不幸にも、最良の酸化物層でさ えシリコン−酸化物インターフェイスに多数のぶらさがり結合を残す。 これらの結合のあるものは水素又は水素と窒素の混合物中で酸化されたシリコ ンウェハーをアニーリングすることにより完成され得る。例えば、ウェハーは時 には450℃で水素中で約15分間加熱されてインターフェイスにおいてシリコン− 水素（Ｓｉ-Ｈ）結合を形成し、かくして表面状態の密度を減少する。故障メカ ニズムにおいて水素が演ずる役割の詳細な議論は、先に参照により組み込まれたSolid-State Electronics （1990）33：147-167のC.T．Sahによる論文「酸化され たシリコンの劣化についてのモデル及び実験」中に提供されている。 水素は又ウェハーの熱酸化、ウェハーの後酸化処理及びシリコン表面の大気酸 化を含む多種の標準的製作プロセスにより故意でなく導入され得る。これらのプ ロセスの凡てはＳｉ-Ｈ及びＳｉ-ＯＨ結合の形成を生ずる。シリコン上のシリコ ンフィルム中の水素の源の詳細な議論はReveszのJ．Electrochem．Soc．（1979 ）126：122-130中に提供されており、これは凡ての目的に対し参照によってここ に組み込まれる。 ある水素は半導体デバイスを製作するために用いられる材料中に存在する水の 形で導入される。湿式熱酸化プロセスにおいて水は酸化物、通常分離酸化物を形 成するためにわざわざ使用される。これらのプロセスは急速であるが、しかし、 いくらか多孔の酸化物フィルムを生ずる。シリカを形成するシリコンの水蒸気と の反応の詳細な性質はいくらか錯綜していて、S．GandhiのVLSI FabricationPri nciples，Silicon and Gallium Arsenide，John Wyle & Sons（1983），第７章 に述べられており、これは凡ての目的に対し参照によりここに組み込まれる。 ＭＯＳデバイスにおけるより高品質のゲート酸化物は水がわざわざ除外される 「ドライ」の酸素プロセスにより形成され得る。それでさえある「汚染」する水 が通常存在し、Ｓi-Ｈ及びＳｉ-ＯＨ結合の形成を生ずる。例えば、ゲート酸化 物を形成する普通に用いられるプロセスは次の反応により900℃（ウェハー表面 近く）においてトリクロロエタンを使用する： 8 C2H3Cl3+19 O2 → 12 HCl+6 Cl2+6H2O+16 CO2 塩化水素ガスは同様な条件下で次の様に反応する： 8 HCl＋O2 → 4HCl+2Cl2+2 H2O 明らかにこれらのプロセスは副生物として水を製造する。 水素は又ＳｉＨ4又は他のシランからのポリシリコンの析出により導入され得 る。水、塩酸及び硫酸の如き水素含有剤での洗滌でさえ、水素を導入し得る。最 後に大気条件への単純な露出によるシリコン表面の酸化は水素を含む酸化物層を 製造する。 上記した様に水素の導入はシリコン／シリカインターフェイスにおいてあるぶ らさがり結合をタイアップするという有利な結果を有する。不幸にも、生ずるＳ ｉ-Ｈ結合（並びにＳｉ-ＯＨの如き他の補償結合）は嵩高の酸化物層と共に形成 されるＳｉ-Ｏ結合より弱い。電気的ストレスの間、シリコンぶらさがり結合の 密度はＳｉ-Ｈ及びＳｉ-ＯＨ結合が破れ且つ生ずる水素種が移動してしまうので 増加させられる。 かかる電気的ストレスの一つの源はシリコン及び二酸化珪素の間のバリヤーを こえる3.2eV以上のエネルギーを有する電子である。これらの“熱い”電子（又 はこれにより生ずる穴）はシリカ層中にトラップされ、シリコン及び二酸化珪素 のインターフェイスにおいてシリコン−水素及びシリコン−ＯＨ結合のあるもの を破壊する。熱い電子は特にＰ−Ｎ結合の電子なだれ降伏の間特に優勢である。 何故なら電子なだれキャリアのエネルギーは約３eVの平均値を有するからである 。熱い電子は又ＭＯＳトランジスタのチャネル領域において製造され得、閾電圧 における変化を生ずる。 減少した数のぶらさがり及び／又は弱いＳｉ-Ｈ結合を有するより高品質の二 酸化珪素層が多くの半導体デバイスのパフォーマンスを改良するために必要とさ れる。かかる二酸化珪素層を製作する付随する新しい方法が同様に必要とされる 。 発明の概要 本発明はシリコンウェハーが重水素含有材料と接触して二酸化珪素層中及び二 酸化珪素層のインターフェイスにおけるシリコン表面上にＳｉ-Ｄ及びＳｉ-ＯＤ 結合を形成する方法を提供する。本発明による処理に適した典型的な二酸化珪素 層は半導体デバイスについて普通用いられる分離酸化物、ゲート酸化物及び種々 の他の酸化物層を含む。本発明によれば、重水素又は重水素含有材料は、例えば 、重水素含有雰囲気中でアニーリングすること及び／又はＤ2Ｏ、Ｄ2ＳＯ4及び ＤＣｌの如き重水素化合物で洗浄することによりデバイス上に向けられる。一般 に、ＶＬＳＩ製作に用いられる如何なる水素含有材料も対応する重水素含有材料 によって置換され得る。 酸化物層の安定性は本発明において改良される。何故ならＳｉ-Ｈ及びＳｉ-Ｏ Ｈ結合の結合エネルギーが水素原子を重水素原子で置換することにより増大され るからである。かくして形成されたＳｉ-Ｄ及びＳｉ-ＯＤ結合は電気的ストレス に曝されたとき切断することがより少ない様な完成されたシリコンのダングリン グ結合を提供する。それ故、本発明の重水素含有デバイスは改良された安定性、 性能及び信頼性を有する。 本発明の一つの観点において、ＶＬＳＩ製作のフローは通常水素又は水素含有 化合物を使用するであろう製作ステップの多く又は凡てにおいて重水素含有化合 物を用いる。かくして、例えば、湿式の熱酸化ステップは通常の水よりも重水で 実行され、アニーリングのステップは水素雰囲気よりも重水素雰囲気中で実行さ れ、ポリシリコン化学蒸気蒸着ステップはシランよりもＳｉＤ4で実行される等 である。 本発明のデバイスは好ましくは可なりの数のＳｉ-Ｈ及び／又はＳi-ＯＨ結合 をＳｉ-Ｄ及び／又はＳｉ-ＯＤ結合で置き換えて有するであろう。重水素原子は 天然に生ずる水素中の非常に小さな割合を表す。本発明の好ましい態様において は、重水素化されたシリコン結合の水素化されたシリコン結合に対する比は重水 素の天然に生ずる割合よりもずっと大きい。最も好ましい態様においては、酸化 物及び酸化物−シリコンインターフェイス中のＳｉ-ＤプラスＳｉ-ＯＤ結合のＳ ｉ-ＨプラスＳｉ-ＯＨ結合に対する比は約95：５より大きいであろう。 本発明の性質及び利益の更なる理解は明細書の残余部分及び添付された図面へ の言及により実現され得る。 図面の簡単な説明 第１図は本発明のある望ましい特徴を有するシリコン−二酸化珪素インターフ ェイスの表示図である。 特定の態様の記述 本発明は二酸化珪素中の水素含有結合が重水素含有結合により置換されている 半導体デバイスを製造するための方法を提供する。特にＳｉ-Ｈ結合はＳｉ-Ｄ結 合で置換され、Ｓｉ-ＯＨ結合はＳｉ-ＯＤ結合で置換される。重水素含有結合は 電気的ストレスへの露出において切れることがより少ないから、本発明により調 製されたデバイスは従来のデバイスよりも種々の利点を有する。例えば、それら はＭＯＳデバイスのより安定なゲート閾電圧及び接合デバイス中でのより良好な リーク電流に対する制御を有する。 Ｓｉ-Ｄ及びＳｉ-ＯＤ結合の形成は本発明においてシリコンウェハーを重水素 又は重水素含有化合物とデバイス酸化物層の形成前、形 成の間、及び／又は形成後に接触することにより達成される。ここに用いられる 如く、“重水素”の表現はその天然に発生するレベルを超える濃度において重水 素を含む材料をよぶものである。従って、例えば純粋なガス状のＤ2並びに50％ Ｈ2及び50％Ｄ2のガス状混合物は“重水素”として適格である。事実、天然に発 生するレベルを超えるＤ2対Ｈ2の比を含む如何なる人工的ガス状混合物もここに 用いられる“重水素”を構成する。重水素の天然に発生する濃度は水素6000部中 約１部である。 “重水素含有化合物”の表現は天然に発生するレベルを超えて重水素化された 化合物を含む組成物をよぶことを意図している。従って、Ｈ2Ｏ中50％Ｄ2Ｏの溶 液は重水素含有化合物を構成する。同様にＤＣｌ、Ｄ2ＳＯ4、ＳｉＤ4を含む組 成物は、重水素含有化合物が水素中天然に発生する重水素の濃度よりも大きい濃 度に存在する限り“重水素含有化合物”である。 次に第１図に言及すると、シリコン層10及び二酸化珪素層12の間のインターフ ェイス領域が図式的に表されている。シリコン層10は例えば高度にドープされた 、導電性のポリシリコンゲートコンタクト又は単結合シリコン半導体であり得る 。嵩高の酸化物層は偶発的な酸素空位又は他の欠陥をもつ無限に結合されたＳｉ Ｏ4四面体からなる。理想的にはインターフェイスにおける凡てのシリコン原子 が酸化物ネットワークと結合された酸素原子に結合される。例えば、位置８及び 22において、シリコン層の表面上のシリコン原子はＳｉＯ4四面体中に組み込ま れている酸素原子に結合される。併しながら、凡ての表面シリコン原子が酸化物 層と結合されるのではない。例えば、位置６及び16において表面シリコン原子は ぶらさがり結合を以 て展示されている。これらの状況は完成されないシリコン結合と結びついた余分 の表面状態のために好ましくない。位置６においてはシリコン表面に最も近い酸 化物層の酸素原子が二つのＳｉＯ4四面体中に組み込まれており、一方、位置16 においては、最も近い酸素原子は一つのＳｉＯ4四面体中に組み込まれ且つ一つ の重水素原子に結合している。 インターフェイスにおけるあるシリコン原子は嵩高の酸化物のＳｉＯ4四面体 以外の種と完成された結合を有する。これらの結合配列はそれぞれ位置14及び24 で示したＳｉ-Ｈ及びＳｉ-ＯＨ群を含む。注目される如く、これらの結合はデバ イス製作ステップの間の水素又は水素含有化合物との接触から生ずる。これらの あるものはぶらさがりシリコン結合を飽和するため水素アニーリングにより意図 的にさえ形成される。位置２及び18に示した結合配列は本発明に対して好ましい 。これらの位置において、そうでなければぶらさがり結合を有するであろうシリ コン原子は−ＯＤ及び−Ｄとのカップリングにより飽和される。これらの結合は それらの水素対応物よりも電気的ストレスを受けるとき切れることがより少ない 。 下記に示す如く、重水素含有結合のゼロ点エネルギーレベルは対応する水素含 有結合よりも低く、従って、それらを切るにはより大きな熱力学的駆動力を要す る。 Ｓｉ-Ｈ−71.5Kcal/mole Ｓｉ-Ｄ−72.3Kcal/mole Ｏ-Ｈ−102.2Kcal/mole Ｏ-Ｄ−104.3Kcal/mole （ＣＲＣハンドブックオブケミストリーアンドフイジックス，64版，1983-1984 ；ＣＲＣプレスインコーポレーション，ボカ ラトン，フロリダ，pF 176-179参 照） 更に、化学反応における運動同位体効果は重水素含有結合が対応する水素含有 結合よりもゆっくりと切れることを要求する。重要な重水素含有分子を含む化学 反応の速度定数（Ｋｄ）は以下に示す如く水素含有分子（Ｋｈ）に対するものよ り小さい。 Ｋｄ／Ｋｈ＝トリフェニルシランに対し0.75−0.85 Ｋｄ／Ｋｈ＝クロロホルムに対し0.4 Ｋｄ／Ｋｈ＝塩化物に対し0.5 （L．Melander，Isotope Effects on Reaction Rates，ザ ロナルド プレスカ ンパニー，N．Y.，1960、凡ての目的に対し参照によりここに組み入れる） 加うるに、Ｄ2Ｏのイオン生成物（即ち［Ｄ+］［ＯＤ-〕）はＨ2Ｏの対応する イオン生成物よりも約一つのオーダーの大きさだけ小さい。従って、重水中には 通常の水中よりもより少ない反応性イオンが存在する。通常の水を熱的酸化物形 成及び洗滌の如き加工ステップにおいて重水と置換することにより、酸化物表面 上の化学反応に対するポテンシャルは減少される。Ｄ2Ｏに対するイオン生成物 定数は1.1×10-15であり、一方、Ｈ2Ｏに対するイオン生成物定数は1.01×10-14 である（Isotope Effects in Chemical Reactions，C.J．Collins及びS．Barman 編、Van Nostrand Reinhold Company，N.Y.，1970参照、凡ての目的に対し参照 によりここに組み入れる） 本発明はＶＬＳＩ製作プロセデュアーを通じて実行され得る。典型的な製作プ ロセデュアーは種々のドーピング、エッチング、アニーリング、析出、洗滌、パ ッシベーション及び酸化ステップを含むであろう。水素又は水素含有化合物が使 用される各々の場合において、その代わりに重水素又は重水素含有化合物が用い られ得る。永 久的な酸化物層が形成されつつあるか又は処理されている製作ステップにおいて 、これは特に重要である。本発明の方法は、例えば、Ｄ2が存在するＮ2中でアニ ーリングすること、洗滌の間ＨＣｌ及び／又はＨ2ＯをＤＣｌ及び／又はＤ2Ｏで 置き換えること、又はポリシリコン層を形成するための化学的蒸気蒸着の間重水 素含有化合物を用いることにより実行され得る。 好ましくは、重水素又は（重水素化されたバージョンに対し）１近くのモル分 率を有する重水素含有化合物が製作ステップにおいて使用される。併しながら、 より低い濃度の重水素化された化合物も又使用され得るが、一般にＳｉ-Ｄ及び ／又はＳｉ-ＯＤ結合の可なりのパーセンテージの形成を保証するためにはより 長い反応又は接触時間を要する。重水素化された結合はそれらの水素含有対応物 よりも安定であるから、それらは重水素含有化合物への長い露出の間究極にはあ る水素化されたバウンドに取って代わる。 本発明の好ましいアニーリング雰囲気は約0.90より大きい、より好ましくは0. 95より大きい重水素モル分率を含む。特に好ましい態様においては、アニーリン グ雰囲気は約0.99より大きい重水素モル分率を含む。重水素含有アニーリング雰 囲気は好ましくは約500℃の温度及び約１気圧の圧力で設けられる。これらの条 件は典型的にはほぼ10乃至20分間保持される。勿論、他の受容可能な条件は当業 者には明らかであろう。 シリコンウェハーの洗滌の間、洗滌剤のある分子はデバイス構造中に組み込ま れる。もし、洗滌剤がその分子構造中に水素を含むならば、いくらかのＳｉ-Ｈ 及びＳｉ-ＯＨ結合が形成する。水素含有結合を超える重水素含有結合の形成を 増進するため、本発明により製 作される半導体デバイスは好ましくは重水素含有化合物で洗滌される。かくして 好ましい洗滌化合物はＤ2Ｏ、Ｄ2ＳＯ4、ＣＤＣｌ3及びＤＣｌを含む。勿論、任 意の他の普通の水素含有洗滌化合物が対応する重水素含有化合物で置換され得る 。 シリコンウェハーの湿式の熱酸化は重水を用いて遂行され得る。適当なプロセ スは重水素浴を通して酸素、窒素又はアルゴンの様なキャリアガスをバブルさせ ることにより遂行される。重水中のいくらかはそのプロセス中に気化され、キャ リアガスと共に酸化物層が形成されているシリコン表面へ移送される。ある代わ りの熱酸化方法においては、重水素及び酸素ガスが拡散チューブを通過させられ 、酸化物フィルムを製造するために用いられる重水を形成する。いずれの方法に おいても、重水からの重水素イオンのいくらかが表面のシリコン原子と結合する であろう。かかる結合は嵩高の酸化物とのＳｉ-Ｏ結合よりは好ましくないけれ ばも、それらは凡ての湿式酸化プロセスの不可避の副生物である。通常の水より もむしろ重水が用いられるから、これらのより好ましくない結合は重水素又は重 水素酸化物群で満足させられるであろう。 化学的蒸気蒸着ステップの間のＳｉＨ4及びＳｉ（Ｃ6Ｈ5）3Ｈの如きシランの 使用は正常なＶＬＳＩ製作プロセデュアーにおける水素の他の源である。もし重 水素化されたシランがそれらの水素対応物に対し代替されるならば、Ｓｉ-Ｈ及 びＳｉ-ＯＨ結合の密度は更に減少されるであろう。一般にＶＬＳＩ技術におい て広く用いられる有機シリコン化合物の何れも対応する重水素類似体で置換され 得る。 一般に上記プロセスにより形成される電子的デバイスは、通常のプロセスを用 いて形成されたデバイスと比較して増大せる数のＳｉ- ＯＤ及びＳｉ-Ｄ結合を有するであろう。重水素化された結合がデバイスのパフ ォーマンスの項目で最大の利益を提供する領域はシリコン−二酸化珪素層のイン ターフェイスにおいてである。かくして本発明の半導体デバイスはこのインター フェイスにおいて天然に発生する重水素の水素に対する比よりも実質的に大きな Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結合に対する比を有する であろう。同様な比がデバイスの嵩高の酸化物中に見出されるであろう。かくし てインターフェイスにおいて及び嵩高の酸化物中において、その比は１：6000の 重水素化結合の水素化結合に対する比より実質的に大きいであろう。好ましい態 様において、重水素化されたシリコン結合の水素化シリコン結合に対する比は約 95：５より大きく、より好ましい態様においては約99：１より大きいであろう。 本発明の特に好ましいデバイスはゲート酸化物−シリコン層が追加の重水素含有 結合を含むＭＯＳトランジスタである。併しながら、バイポーラ接合トランジス タの如き他のデバイスも又本発明の範囲内である。 上記記述は説明的であって、制限的でないことを意図することが理解さるべき である。発明の多くのバリエーションがこの開示の閲覧に基づき当業者に明らか になるであろう。例えば、本発明は特定の重水素含有化合物に関して説明された が、広範な重水素含有化合物が本発明の範囲を離れることなしにここに使用され 得ることが明らかである。本発明の範囲はそれ故上記の記述に関して決定される べきでなく、代わりにそれらの全範囲の等価物と共に添付のクレームに関して決 定さるべきである。

Claims (1)

  1. 【特許請求の範囲】 １． 少なくとも一つの二酸化珪素層及び二酸化珪素層とシリコン表面との間の インターフェイスを含み、二酸化珪素層及びインターフェイスはＳｉ-ＯＤ及び Ｓｉ-Ｄ結合を有し；Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結 合に対する比が天然に発生する重水素の水素に対する比より実質的に大きい半導 体デバイス。 ２． Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結合に対する比が 約95：５より大きい請求項１の半導体デバイス。 ３． Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結合に対する比が 約99：１より大きい請求項２の半導体デバイス。 ４． シリコン表面がＭＯＳデバイスの導電性ポリシリコンゲートコンタクト上 にある請求項１の半導体デバイス。 ５． 二酸化珪素及びゲート酸化物とシリコン表面との間のインターフェイスを 含み、二酸化珪素及びインターフェイスがＳｉ-ＯＤ及びＳｉ-Ｄ結合を有し；Ｓ ｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ−Ｈ結合に対する比が天然に 発生する重水素の水素に対する比より実質的に大きいＭＯＳデバイス。 ６． Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結合に対する比が 約95：５より大きい請求項５のＭＯＳデバイス。 ７． Ｓｉ-ＯＤプラスＳｉ-Ｄ結合のＳｉ-ＯＨプラスＳｉ-Ｈ結合に対する比が 約99：１より大きい請求項６のＭＯＳデバイス。 ８． シリコン表面がＭＯＳデバイスの導電性ポリシリコンゲートコンタクト上 にある請求項５のＭＯＳデバイス。 ９． シリコン表面が半導性のシリコン表面上にある請求項５のＭＯ Ｓデバイス。 10． 少なくとも一つの二酸化珪素層と二酸化珪素層とのインターフェイスをも つシリコン表面とを含む半導体デバイスであって、シリコンウェハー上に重水素 含有化合物を向け、シリコン及び二酸化珪素インターフェイスにＳｉ-Ｄ結合を 形成することからなる半導体デバイスの製作方法。 11． 接触のステップが洗滌操作であり、重水素含有化合物がＤＣｌ、Ｄ2ＳＯ4 、ＣＤＣｌ3及びＤ2Ｏからなる群から選ばれる洗滌剤である請求項１０の方法。 12． ゲート酸化物を形成するステップを更に有する請求項１０の方法。 13． シリコンウェハーを接触するステップが熱酸化ステップであり、重水素含 有化合物が重水蒸気、Ｄ2Ｏである請求項１０の方法。 14． シリコンウェハーを重水素含有化合物で接触するステップがアニーリング のステップであり、重水素含有化合物が重水素ガスである請求項１０の方法。 15． シリコンウェハーを重水素含有化合物で接触するステップが化学的蒸気蒸 着ステップである請求項１０の方法。 16． 半導体ウェハーを重水素を含むアニーリング雰囲気中でアニーリングする ことからなるシリコン半導体デバイスの製作方法。 17． アニーリング雰囲気が少なくとも約0.95の重水素モル分率を含む請求項１ ６の方法。 18． アニーリング雰囲気が窒素を含む請求項１６の方法。 19． 更に二酸化珪素層を形成し、半導体ウェハーをドープするステップを含む 請求項１６の方法。 20． 雰囲気が実質上水素が存在しないものである請求項１６の方法。 21． 少なくとも一つの二酸化珪素層を含むシリコンウェハーを重水素含有洗滌 化合物と接触させることからなる半導体デバイスを洗滌する方法。 22． シリコンウェハーをドープし、ウェハーを重水素ガスを含む雰囲気中でア ニーリングするステップを更に含む請求項２１の方法。 23． 更にゲート酸化物を形成するステップを含む請求項２１の方法。 24． 重水素含有洗滌化合物がＤ2Ｏ、Ｄ2ＳＯ4、ＣＤＣｌ3及びＤＣｌからなる 群から選ばれる請求項２１の方法。
JP6519103A 1993-02-19 1994-02-17 重水素原子を有する半導体デバイス Pending JPH08507175A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US1993493A 1993-02-19 1993-02-19
US08/019,934 1993-02-19
PCT/US1994/001669 WO1994019829A1 (en) 1993-02-19 1994-02-17 Semiconductor device comprising deuterium atoms

Publications (1)

Publication Number Publication Date
JPH08507175A true JPH08507175A (ja) 1996-07-30

Family

ID=21795845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6519103A Pending JPH08507175A (ja) 1993-02-19 1994-02-17 重水素原子を有する半導体デバイス

Country Status (4)

Country Link
EP (1) EP0685115A1 (ja)
JP (1) JPH08507175A (ja)
KR (1) KR960701477A (ja)
WO (1) WO1994019829A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208002B1 (en) 1998-03-26 2001-03-27 Kabushiki Kaisha Toshiba Field effect transistor and manufacturing method thereof
US7592190B2 (en) 2004-07-21 2009-09-22 Seiko Epson Corporation Method of evaluating characteristics of and forming of an insulating film for a semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US20020031920A1 (en) 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US6077791A (en) * 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
US6252270B1 (en) 1997-04-28 2001-06-26 Agere Systems Guardian Corp. Increased cycle specification for floating-gate and method of manufacture thereof
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US5982020A (en) 1997-04-28 1999-11-09 Lucent Technologies Inc. Deuterated bipolar transistor and method of manufacture thereof
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6328801B1 (en) 1997-07-25 2001-12-11 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method and system for recovering and recirculating a deuterium-containing gas
JP3250527B2 (ja) * 1998-09-01 2002-01-28 日本電気株式会社 半導体記憶装置の製造方法
KR20000067657A (ko) * 1999-04-30 2000-11-25 김효근 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법
US6365511B1 (en) 1999-06-03 2002-04-02 Agere Systems Guardian Corp. Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
WO2001094662A1 (fr) * 2000-06-07 2001-12-13 Commissariat A L'energie Atomique Procede de preparation d'un revetement sur un substrat par le procede ald utilisant un reactant deutere
FR2809973B1 (fr) * 2000-06-07 2003-09-05 Commissariat Energie Atomique Procede de preparation d'un revetement comprenant au moins une couche d'oxyde de metal deutere ou de nitrure de metal isolant deutere, sur un substrat comprenant un silicium
US6797644B2 (en) 2000-08-01 2004-09-28 Texas Instruments Incorporated Method to reduce charge interface traps and channel hot carrier degradation
US6576522B2 (en) 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
US6740603B2 (en) 2001-02-01 2004-05-25 Texas Instruments Incorporated Control of Vmin transient voltage drift by maintaining a temperature less than or equal to 350° C. after the protective overcoat level
US6605529B2 (en) 2001-05-11 2003-08-12 Agere Systems Inc. Method of creating hydrogen isotope reservoirs in a semiconductor device
KR20030090868A (ko) * 2002-05-22 2003-12-01 동부전자 주식회사 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법
KR100500698B1 (ko) * 2002-11-20 2005-07-12 광주과학기술원 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법
US7302812B2 (en) 2003-09-02 2007-12-04 Air Products And Chemicals, Inc. Process for production of isotopes
US7087507B2 (en) 2004-05-17 2006-08-08 Pdf Solutions, Inc. Implantation of deuterium in MOS and DRAM devices
US9337395B2 (en) 2012-04-30 2016-05-10 Tubitak Methods for producing new silicon light source and devices
CN114207822A (zh) * 2021-11-03 2022-03-18 长江存储科技有限责任公司 用于增强可靠性的三维存储器件和制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218128A (ja) * 1989-02-17 1990-08-30 Fujitsu Ltd 半導体表面清浄化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208002B1 (en) 1998-03-26 2001-03-27 Kabushiki Kaisha Toshiba Field effect transistor and manufacturing method thereof
US7592190B2 (en) 2004-07-21 2009-09-22 Seiko Epson Corporation Method of evaluating characteristics of and forming of an insulating film for a semiconductor device

Also Published As

Publication number Publication date
EP0685115A1 (en) 1995-12-06
WO1994019829A1 (en) 1994-09-01
KR960701477A (ko) 1996-02-24

Similar Documents

Publication Publication Date Title
JPH08507175A (ja) 重水素原子を有する半導体デバイス
US6147014A (en) Forming of deuterium containing nitride spacers and fabrication of semiconductor devices
TWI250578B (en) Semiconductor device and manufacturing method therefor
KR100391840B1 (ko) 반도체기판표면상의절연막형성방법및그형성장치
JP3737277B2 (ja) 半導体デバイスを製造する方法
US5506178A (en) Process for forming gate silicon oxide film for MOS transistors
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
EP0269008A2 (en) Semiconductor device with improved passivation film and process of fabrication thereof
JP4095326B2 (ja) 半導体装置の製造方法及び半導体装置
JP3593340B2 (ja) 集積回路デバイスの製造方法
JPH11103050A (ja) 半導体装置及びその製造方法
US6372581B1 (en) Process for nitriding the gate oxide layer of a semiconductor device and device obtained
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2002100769A (ja) 電荷の界面トラップとチャネルのホットキャリヤの劣化を減少させる方法
JPH1012609A (ja) 半導体装置及びその製造方法
US5854505A (en) Process for forming silicon oxide film and gate oxide film for MOS transistors
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
JPH0242725A (ja) 半導体装置の製造方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP2002026317A (ja) 半導体装置及びその製造方法
JP2002064097A (ja) 半導体装置の製造方法
JPH0823095A (ja) 半導体装置及びその製造方法
JPH11135508A (ja) 半導体装置の製造方法
JPH1197439A (ja) 半導体装置及びその製造方法