KR20030090868A - 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법 - Google Patents

게이트 옥사이드 형성을 위한 실리콘 기판 세정방법 Download PDF

Info

Publication number
KR20030090868A
KR20030090868A KR1020020028465A KR20020028465A KR20030090868A KR 20030090868 A KR20030090868 A KR 20030090868A KR 1020020028465 A KR1020020028465 A KR 1020020028465A KR 20020028465 A KR20020028465 A KR 20020028465A KR 20030090868 A KR20030090868 A KR 20030090868A
Authority
KR
South Korea
Prior art keywords
silicon substrate
gate oxide
cleaning
deuterium
oxide layer
Prior art date
Application number
KR1020020028465A
Other languages
English (en)
Inventor
김재희
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020020028465A priority Critical patent/KR20030090868A/ko
Publication of KR20030090868A publication Critical patent/KR20030090868A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 본 발명은 반도체 회로 제작 공정 중 게이트 옥사이드 형성을 위한 실리콘 기판 세정 공정에 관한 것이다. 즉, 본 발명은 게이트 옥사이드 성장을 위한 실리콘 기판 세정시 중수를 이용하여 실리콘 기판 세정 후 남게되는 댕글링 본드에 수소보다 질량이 무거운 중수소가 결합되도록 함으로써, 실리콘 기판에 존재하는 인터페이스 트랩 차지가 게이트 옥사이드 벌크내 트랩 차지로 유입되는 것을 지연시켜, 옥사이드 트랩에 의한 드레인 영역에서의 핫 캐리어 효과 발생을 방지시키는 이점이 있다.

Description

게이트 옥사이드 형성을 위한 실리콘 기판 세정방법{METHOD FOR CLEANING A SILICON SUBSTRATE TO FORM A GATE OXIDE LAYER}
본 발명은 반도체 회로 제작 공정 중 게이트 옥사이드 형성을 위한 실리콘 기판 세정 공정에 관한 것으로, 특히 게이트 옥사이드 성장 전 실리콘 기판 표면의 잔존물 세정에 있어서 핫 캐리어 효과를 방지시키는 실리콘 기판 표면 세정방법에 관한 것이다.
통상적으로 반도체 소자의 형성을 위해서는 실리콘 기판상 게이트 폴리 층이 형성될 실리콘 기판상에 실리콘 기판과 게이트 폴리층간 게이트 옥사이드층을 성장시키는 것이 필요하다.
이러한 게이트 옥사이드층은 반도체 소자의 스위칭 전압을 결정하게 되는 층으로써 반도체 소자의 정확한 온/오프(On/Off)제어를 위해 불순물이 최대한 배제된 상태로 성장시켜야 하며, 이는 최근 들어 반도체 소자의 고집적화에 따라 실리콘 기판과 게이트 옥사이드층 계면에 포함되는 상기 불순물들이 핫 캐리어(Hot carrier) 효과를 발생시켜 반도체 소자의 특성을 열화시키는 원인으로 작용함에 따라 게이트 옥사이드층과 실리콘 기판간 계면에 불순물을 배제하는 것이 더욱 중요하게 부각되고 있다.
이를 위해 종래에는 게이트 옥사이드층을 성장시키기 전에 화학물질을 이용하여 실리콘 기판 상 잔존 불순물을 클리닝(Cleaning)시킨 후, 탈이온수(DIW:De Ionized Water)를 이용하여 상기 클리닝을 위해 사용되었던 화학물질을 세정시켜 실리콘 기판과 게이트 옥사이드층간 계면에 불순물이 포함되지 않도록 하고 있다.
그러나 상기와 같은 종래 실리콘 기판 세정에서는 도 1에서 보여지는 바와 같이 탈이온수(DIW)로써 사용되는 일반적인 물(H2O)에 포함된 금속이온인 수소(Hydrogen)가 실리콘 기판상에 댕글링 본드(Dangling bond)(100)로 남게되어, 이후 성장될 게이트 옥사이드층에서 핫 캐리어 특성을 유발시키게 되며, 이는 트랜지스터 구동시 게이트 옥사이드 디그래데이션(Degradation)을 일으켜 반도체 소자의 전기적 특성을 열화시키게 되는 문제점이 있었다.
즉, 상기 실리콘 기판과 게이트 옥사이드층에 상기 댕글링 본드로 남게 되는수소는 도 2에서 보여지는 바와 같이, 실리콘 기판에 존재하는 인터페이스 트랩 차지(Interface Trap charge: IT)(202)가 옥사이드 트랩 차지(Oxide Trap charge: OT)(200)로 유입되도록 작용하여 옥사이드 트랩에 의한 드레인 영역에서의 핫 캐리어 발생을 유발시켜 반도체 소자 특성을 열화시키게 되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트 옥사이드 형성을 위한 실리콘 기판 표면의 세정시 핫 캐리어 효과를 방지시키는 실리콘 기판 표면 세정방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법에 있어서, (a)게이트 옥사이드 형성 전 실리콘 기판 상 잔존 불순물을 화학물질을 이용하여 습식 클리닝시키는 단계와; (b)상기 클리닝에 사용된 화학물질을 탈이온수(DIW)를 이용하여 세정시키는 단계와; (c)상기 탈이온수를 이용한 세정 후, 실리콘 표면에 남게되는 댕글링 본드에 중수소가 결합되도록하여 게이트 옥사이드 형성시 불순물 유입을 방지시키는 단계;를 포함하는 것을 특징으로 한다.
도 1은 종래 실리콘 기판 표면내 잔존하는 수소 댕글링 본드 일 예도,
도 2는 종래 실리콘 기판과 게이트 옥사이드간 옥사이드 트랩 발생 예시도,
도 3은 본 발명의 실시 예에 따른 실리콘 기판 표면내 잔존하는 중수소 댕글링 본드 일 예도,
도 4는 본 발명의 실시 예에 따른 실리콘 기판과 게이트 옥사이드간 옥사이드 트랩 발생 예시도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3은 본 발명의 실시 예에 따른 중수(D2O)를 탈이온수(DIW)로써 이용한 실리콘 기판 세정시 잔존 댕글링 본드를 도시한 도면이다. 상기 중수(D2O)라 함은 수소(H)보다 질량이 무거운 중수소(Deuterium: D)로 구성된 물을 의미하는 것으로, 상기 도 3에서 보여지는 바와 같이 상기 중수를 이용하여 실리콘 기판을 세정하는 경우 실리콘 기판에 종래와는 달리 수소보다 질량이 무거운 중수소가 댕글링 본드(300)로 잔존하게 되는 것을 알 수 있다.
그러나 상기 중수소는 수소와는 달리 무거운 질량으로 인해 댕글링 본드로부터 쉽게 분리되지 못함에 따라 이후 성장될 게이트 옥사이드층과 실리콘 기판 계면에서 생성되는 인터페이스 트랩 차지(Interface Trap charge: IT)가 게이트 옥사이드 벌크(Bulk)내로 유입되는 속도를 지연시키게 된다.
도 4는 상기 도 3에서 도시된 잔존 중수소 댕글링 본드에 의한 게이트 옥사이드로의 트랩 차지 이동을 도시한 것으로, 상기 도 4에서 보여지는 바와 같이, 중수소는 반도체 기판을 이루는 실리콘의 광자 산란 에너지(Photon scattering energy)와 유사한 진동에너지(Vibration energy)를 가지기 때문에, 댕글링 본드에 결합된 중수소(D)는 댕글링 본드에 결합된 수소(H)에 비해 댕글링 본드로부터 쉽게 분리되지 않음으로써, 실리콘 기판에 존재하는 인터페이스 트랩 차지(402)가 게이트 옥사이드 벌크내 옥사이드 트랩 차지(400)로 유입되는 것을 지연시키게 되는 것이다. 이에 따라 게이트 옥사이드층에서의 핫 캐리어 특성 유발이 방지되어 반도체 소자 특성이 열화되는 것을 방지할 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 게이트 옥사이드 성장을 위한 실리콘 기판 세정시 중수를 이용하여 실리콘 기판 세정후 남게되는 댕글링 본드에 수소보다 질량이 무거운 중수소가 결합되도록 함으로써, 실리콘 기판에 존재하는 인터페이스 트랩 차지가 게이트 옥사이드 벌크내 트랩 차지로 유입되는 것을 지연시켜, 옥사이드 트랩에 의한 드레인 영역에서의 핫 캐리어 효과 발생을 방지시키는 이점이 있다.

Claims (3)

  1. 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법에 있어서,
    (a)게이트 옥사이드 형성 전 실리콘 기판 상 잔존 불순물을 화학물질을 이용하여 습식 클리닝시키는 단계와;
    (b)상기 클리닝에 사용된 화학물질을 탈이온수(DIW)를 이용하여 세정시키는 단계와;
    (c)상기 탈이온수를 이용한 세정 후, 실리콘 표면에 남게되는 댕글링 본드에 중수소가 결합되도록하여 게이트 옥사이드 형성시 불순물 유입을 방지시키는 단계;를 포함하는 것을 특징으로 하는 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법.
  2. 제1항에 있어서,
    상기 탈이온수는, 중수소로 구성된 중수인 것을 특징으로 하는 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법.
  3. 제2항에 있어서,
    상기 중수소는, 상기 실리콘 기판과 게이트 옥사이드층간 인터페이스 면에 존재하는 댕글링 본드에 결합되어 상기 인터페이스 면에 존재하는 실리콘 기판내 인터페이스 차지의 게이트 옥사이드 벌크로의 유입을 지연시키는 것을 특징으로 하는 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법.
KR1020020028465A 2002-05-22 2002-05-22 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법 KR20030090868A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020028465A KR20030090868A (ko) 2002-05-22 2002-05-22 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020028465A KR20030090868A (ko) 2002-05-22 2002-05-22 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법

Publications (1)

Publication Number Publication Date
KR20030090868A true KR20030090868A (ko) 2003-12-01

Family

ID=32383992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020028465A KR20030090868A (ko) 2002-05-22 2002-05-22 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법

Country Status (1)

Country Link
KR (1) KR20030090868A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487007A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019829A1 (en) * 1993-02-19 1994-09-01 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
KR19980038872A (ko) * 1996-11-27 1998-08-17 김영환 웨이퍼 세정 장치 및 그의 세정 방법
JPH10284464A (ja) * 1997-04-08 1998-10-23 Sony Corp 半導体基板の洗浄液及び洗浄方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019829A1 (en) * 1993-02-19 1994-09-01 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
KR19980038872A (ko) * 1996-11-27 1998-08-17 김영환 웨이퍼 세정 장치 및 그의 세정 방법
JPH10284464A (ja) * 1997-04-08 1998-10-23 Sony Corp 半導体基板の洗浄液及び洗浄方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487007A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法

Similar Documents

Publication Publication Date Title
TWI384545B (zh) Focusing ring, plasma etch device and plasma etching method
JP5056753B2 (ja) 化合物半導体装置の製造方法及びエッチング液
CN102044426B (zh) 半导体装置及其制造方法
US20040053503A1 (en) Selective etching using sonication
CN1291793A (zh) 制造半导体器件的方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
KR20030090868A (ko) 게이트 옥사이드 형성을 위한 실리콘 기판 세정방법
CN105990235B (zh) 半导体器件的形成方法
CN109994372A (zh) 晶圆清洗方法及晶圆清洗装置
CN111696867B (zh) 半导体结构及形成方法
CN103065963A (zh) 鳍式晶体管及其形成方法
CN108039337B (zh) Fdsoi工艺中浅沟槽隔离结构的形成方法
KR100644073B1 (ko) 실리콘 질화막의 세정 방법
KR100604051B1 (ko) 게이트 산화막의 전세정방법
JP2003332689A (ja) リッジ状導波半導体レーザの自己位置合わせ式製造方法
US6605529B2 (en) Method of creating hydrogen isotope reservoirs in a semiconductor device
CN111863592A (zh) 研磨后清洗方法以及半导体结构的形成方法
US6607993B1 (en) Method using ultraviolet radiation for integrated circuit manufacturing
KR100606132B1 (ko) 초음파를 이용한 웨이퍼 세척 방법
KR20010004243A (ko) 반도체 제조 장비의 플라즈마 챔버 클리닝 방법
JP2012256655A (ja) 基板処理方法、基板処理装置及び半導体装置の製造方法
CN114121678B (zh) 一种finfet的制造方法
US20050233530A1 (en) Enhanced gate structure
KR19980048208A (ko) 수소 패시베이션을 위한 웨이퍼 세정 방법
KR100191084B1 (ko) 반도체소자의 pmostft 로드 셀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application