TWI384545B - Focusing ring, plasma etch device and plasma etching method - Google Patents

Focusing ring, plasma etch device and plasma etching method Download PDF

Info

Publication number
TWI384545B
TWI384545B TW094137494A TW94137494A TWI384545B TW I384545 B TWI384545 B TW I384545B TW 094137494 A TW094137494 A TW 094137494A TW 94137494 A TW94137494 A TW 94137494A TW I384545 B TWI384545 B TW I384545B
Authority
TW
Taiwan
Prior art keywords
range
focus ring
plasma
substrate
etching
Prior art date
Application number
TW094137494A
Other languages
English (en)
Other versions
TW200627541A (en
Inventor
Daiki Satoh
Hideyuki Kobayashi
Masato Horiguchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200627541A publication Critical patent/TW200627541A/zh
Application granted granted Critical
Publication of TWI384545B publication Critical patent/TWI384545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

聚焦環，電漿蝕刻裝置及電漿蝕刻方法
本發明係有關例如對半導體晶圓等基板以電漿進行蝕刻，例如於基板表面形成溝的電漿裝置，其所使用的聚焦環以及電漿蝕刻裝置及電漿蝕刻方法。
自從數位電視機、DVD錄影機、數位靜態相機等數位家電趨向的邏輯混裝DRAM，具有重要的商業性意義之後，就逐漸形成半導體產業的主要分類。邏輯裝置之情況下，係藉由0.18μm技術將1000萬閘規模之裝置集中在1個LSI，而從CPU開始出現將各種LSI裝載於1個矽晶片上的系統單晶片(SOC)。實現SOC所需之混裝技術，係將各個LSI之個別性能引出到最大，且用最小處理步驟數量來實現者。
DRAM記憶體胞，係配置於縱橫行走為矩陣狀之字元線與位元線(數字線)的交叉點。此記憶體胞，係由1個選擇電晶體(NMOS電晶體)和與此直列配置之電容器(電容元件)所構成。亦即DRAM記憶體胞，係由儲存電荷(資料)之電容器，和控制資料之輸入輸出而工作為開關之1個電晶體等2個元件所構成。此種DRAM胞構造之特徵的電容元件，大概可分為2種。1種是堆疊電容胞，係將儲存電容配置在電晶體上來加大電極面積。另一種是溝電容胞，將儲存電容形成在矽基板內部。
溝電容胞係表面平坦性佳，電容膜形成之氧化等高溫熱處理因為在電晶體形成前來進行，故與邏輯裝置製程的整合性非常好。又溝胞之情況下，是在溝形成工程結束後才開始MOSFET形成製程，故MOSFET形成製程受到來自溝電容胞形成製程的影響較少。這點是DRAM混裝技術中溝胞的優點。另一方面，缺點係不能將高介電率膜使用為電容絕緣膜，故為了加大儲存電容值，必須形成較深的溝。又胞電晶體之源極．汲極與儲存電極之連接若也細微化就更困難，因為0.18μm時代以後之加工非常困難，故要求挖掘更深的溝。這就叫做DT(Deep Trench：深溝)技術。
形成於先前矽基板表面之內裝功率MOSFET中，僅使用基板表面之極窄範圍，因為有控制高電壓之必要性而使電極間隔縮小有其極限，而成為低導通阻抗化的阻礙。此DT技術中，藉由將對矽基板形成溝(Trench)之MOSFET加以立體形成，將電壓控制所需之電極間隔設置在深度方向，則可用數個+V之元件耐壓來縮小裝置間隔。
有關此DT(溝或穴)加工，尤其是縱橫比(溝或穴之縱橫比)與剖面形狀會成為問題。此時縱橫比以10以上為佳；又剖面形狀，係具備由平滑平面所構成之側壁部，此側壁部之傾斜角略為0度(垂直)，且底部呈凹成半圓形之形狀(圓底)者為理想。此種DT係要求高度且正確的異向性蝕刻。在此期望圓底之理由，係為了使之後絕緣膜埋入工程中之處理變容易。又側壁部之傾斜角，因為 在絕緣膜埋入工程中有使堆積膜之覆蓋性變差的可能性，故為了使處理容易化有時也作為推拔角。
此種對矽晶圓之溝加工技法的一種，係有電漿蝕刻之方法；此製程中，對單結晶矽層矽例如以氮化矽膜作為遮罩，來進行異向性電漿蝕刻。此時係藉由對包含鹵素之蝕刻氣體，亦即對氯(Cl2 )或溴化氫(HBr)氣體加入微量氧氣(O2 )，來得到Cl2 或HBr造成的蝕刻作用；而蝕刻反應產生物亦即SiClx 、SiBrx 會藉由O2 之供給而氧化成為SiO2 ，這會堆積於蝕刻部而得到對蝕刻的保護作用。
但是單結晶矽層因為沒有作為蝕刻阻障之基底層，故晶圓中心附近與晶圓外緣之蝕刻率若不同，則溝深度在晶圓面內之平均性會變差。尤其晶圓外緣的反應產生物堆積較多，無法避免深度方向之蝕刻率隨著蝕刻時間經過而降低。這是因為隨著溝深度變深，到達被蝕刻部位底部之自由基入設角度會變窄，而使自由基密度降低之故。
另一方面，為了對矽晶圓進行電漿蝕刻，實際上如第6圖所示，包圍被載置於載置台11之矽晶圓12周圍地，設置被稱為聚焦環的環構件13。此聚焦環13，係例如由石英等絕緣材所構成，具有調整矽晶圓之邊緣部附近之電漿形狀的任務。此聚焦環13表面一樣有被鏡面處理加工。這是因為如果聚焦環13表面粗糙，則會堆積反應產生物，此堆積物會浮起而附著在晶圓W之背面或側面。在此本發明者，發現晶圓外緣部其反應產生物較多造成溝深度之面內平均性變差，此原因係有關於聚焦環被鏡面加工 者。
作為使用電漿來溝加工之技術，已知有專利文件1。此專利文件1中，係記載有以HBr(溴化氫)氣體為主成分，對此添加SF6 (六氟化硫)氣體、SiF4 (四氟化矽)氣體，更添加He(氦)氣體、O2 (氧)氣體來當做混合氣體，將此混合氣體用做處理氣體，將矽氧化膜當成遮罩而對矽進行溝加工；但並非可解決上述課題者。
[參考文件1]日本特開平11-135489公報
本發明係依據此種情況而成者，其目的係提供一種聚焦環，使用此聚焦環之電漿蝕刻裝置極電漿蝕刻方法；其可在對基板以電漿進行蝕刻而形成凹部，例如形成溝時，可更良好的調整反應產生物之附著程度，而進行良好蝕刻。
此發明，係針對以電漿蝕刻對矽晶圓表面進行溝加工時，在將聚焦環更換為新的之後，依照使用時間長度於蝕刻速度之面內平均性會有若干差異；尤其是注目於開始使用之初期，矽晶圓之外緣部的深度方向蝕刻速率(蝕刻速度)明顯比中央部慢，而依據調查聚焦環表面所得之結果者。亦即藉由使用，該聚焦環表面之靠近內側幾乎沒有消耗，相對地靠近外側之消耗程度則比內側更大。聚焦環如之前所述，可想成表面若粗糙則會附著反應產生物，此附著物之脫離會造成矽晶圓側面或背面附著微粒的主因，而 得知不得不重視表面各部位。亦即聚焦環之靠近外側消耗程度較大，該狀態下矽晶圓之中央部與外緣部之間的蝕刻速率差較小；此事實係因為對矽晶圓側面或背面附著微粒之主因，是對聚焦環靠近內側之表面附著的附著物，在聚焦環靠近外側之表面，反而以使其粗糙來捕捉反應產生物，藉由該捕捉來抑制矽晶圓外緣部之反應產生物的堆積，更可抑制該外緣部之蝕刻速率低落。本發明係根據此發現而完成者。
若依本發明之第1觀點，則具體來說本發明之聚焦環，係用於對載置在氣密性處理容器內之載置台之基板表面，以電漿進行蝕刻的電漿蝕刻裝置，是一種包圍上述基板周圍而設置的環構件，亦即聚焦環；其提供一種聚焦環，在表面之靠近內側，具有以不會捕捉對該範圍蝕刻處理時之反應生成物之程度之平均表面粗糙度Ra被處理加工到很小的第1範圍；在比上述第1範圍更外側，具有會捕捉對該範圍蝕刻處理時之反應生成物之程度之平均表面粗糙度Ra被處理加工到很大的第2範圍。
若依本發明之第2觀點，則係用於對載置在氣密性處理容器內之載置台之基板表面，以電漿進行蝕刻的電漿蝕刻裝置，是一種包圍上述基板周圍而設置的環構件，亦即聚焦環；其提供一種聚焦環，在表面之靠近內側，具有第1平均表面粗糙度的第1範圍；在比上述第1範圍更外側，具有比上述第1平均表面粗糙度更大之第2平均表面粗糙度的第2範圍。
第1範圍為所謂「以不會捕捉對該範圍蝕刻處理時之反應生成物之程度，而被小小處理加工為平均表面粗糙度Ra」，係指例如被鏡面加工而平均表面粗糙度Ra在0.1以下左右，平坦性極好的狀態。因為不管平坦性再好，都無法實現完全平坦化，所以微觀來看反應產生物之粒子會例如以分子等級程度來附著；但是只要平坦性良好，其堆積程度會極度減少，即使堆積物剝落而飄回基板之例如背面或側面而附著，作為微粒也不會引起任何問題。第1範圍必須是此種狀態，而本發明者以實驗掌握到如果使第1範圍之平均表面粗糙度Ra在0.1以下，即使之後來使用而因為電漿被消耗，亦可相當長時間地維持不會捕捉蝕刻處理時之反應產生物的狀態。
又第2範圍為所謂「以會捕捉對該範圍蝕刻處理時之反應生成物之程度，而被較大處理加工為平均表面粗糙度Ra」，係指以下的狀態。若使比第1範圍更外側之整個範圍都成為與第1範圍相同的平滑度，則不會捕捉反應產生物，因此基板外緣部之反應產生物的堆積量會變多，結果造成蝕刻保護作用之過度進行，凹部例如溝之蝕刻速率會變差，而使基板中央部與外緣部之間凹部的深度不平均。但是若形成第2範圍而使其平滑度較差，則會在該處捕捉反應產生物，結果減少凹部蝕刻速率變慢的程度，而提高基板中央部與外緣部之間凹部的深度平均性。從而第2範圍係表面被粗糙處理為可得到此種效果的狀態，亦即例如藉由砂紙磨擦等而加工為平均表面粗糙部Ra在3.2以下 的狀態。更換言之，聚焦環之靠近內側係例如被研磨使平均表面粗糙度Ra變小地被鏡面加工，而其外側明顯地被處理為比該平均表面粗糙度Ra更大之平均表面粗糙度Ra，此狀態就相當於本發明的聚焦環。
然後，聚焦環雖然會因為使用時暴露於電漿而消耗，但表面之消耗程度，係外側範圍比內側範圍大。因此將把聚焦環組裝入裝置中而暴露於電漿時之消耗程度改變的部位，設定為第1範圍與第2範圍之邊界者為佳。
本發明之其他方面，係對載置在氣密性處理容器內之載置台之基板表面，以電漿進行蝕刻的電漿蝕刻裝置；其特徵係包圍上述基板周圍地，來設置本發明之聚焦環。然後藉由包含鹵素之蝕刻氣體與氧氣的混合氣體來對矽層蝕刻時，使藉由蝕刻所產生之鹵化矽與氧反應會產生二氧化矽，此反應產生物會堆積於凹部內而達到蝕刻保護作用，故本發明適合此種製程。
若依本發明，族不是提高聚焦環表面整體之平滑性，在表面靠近內側形成平均表面粗糙度Ra較小之範圍來抑制反應產生物之堆積，藉此降低微粒對基板背面或側面的附著；另一方面在靠近外側形成平均表面粗糙度Ra較大之範圍來捕捉堆積反應產生物，藉此來抑制基板外緣部之反應產生物堆積，而抑制外緣部之蝕刻速率的降低。從而可抑制對於基板之微粒污染，又提高基板中央部與外緣部之間蝕刻速率的平均性，針對例如以蝕刻形成之凹部深度，可進行面內平均性較高的處理。
以下作為使用本發明之聚焦環之電漿蝕刻裝置的實施方式，係以磁控管方式之反應性離子蝕刻裝置來舉例說明。圖中2係由鋁等導電性構件所構成的氣密性處理容器，此處理容器2係被接地。又該處理容器2中，係互相相對地設置有用來導入用以進行蝕刻之處理氣體的氣體供給部，亦即兼做氣體蓮蓬頭之上部電極3；和用以載置基板例如矽晶圓(以下稱為晶圓)W，兼做下部電極的載置台4。
又處理容器2之底部係連接於排氣管21，此排氣管21連接有真空排氣手段，例如渦輪分子泵或乾燥泵等真空泵22。更且於處理容器2之側壁，設置有具備自由開關之閘閥23，用以搬入或搬出晶圓W的開口部23a。
上述上部電極3之下面側，係穿透設置有經由氣體供給路徑31，例如經由配管與緩衝室31而連通的多數氣體擴散孔32；騎構成為可以對載置在上述載置台4上之晶圓W，噴射特定處理氣體。上述氣體供給路徑31，其基端側連接於氣體供給系33；此氣體供給系33，係具備處理氣體亦即HBr氣體、NF3 (三氟化氮)氣體及氧氣的供給源，和閥或流量調整部等供給控制機器。又上部電極3，係經由匹配器34而連接於用以供給高頻電力的高頻電源部35。另外上部電極3與處理容器2之側壁部分係以絕緣構件36來絕緣。
上述載置台4，係具備以導電性構件例如鋁等所構成的本體部分40，和設置於此本體部分之上的靜電吸盤41。此靜電吸盤41內部，係設置有例如箔狀之電極41a，此電極41a係經由開關42連接於直流電源43，藉由施加直流電壓(夾電壓)，以靜電力將晶圓W吸附於靜電吸盤41的表面。本體部分40內雖然未圖示，但設置有用以進行溫度調整之調溫手段，藉由此調溫手段之調溫作用與來自晶圓W之熱，將晶圓W維持在預先設定的溫度。
又靜電吸盤41之表面，係穿透設置有多數噴射口44，其向著晶圓W背面噴射用以提高形成於載置台4與晶圓W之間空隙中之導熱效率的導熱用氣體，例如氦(He)氣，從中央部向外擴散導熱氣體。此等噴射口44係經由通過載置台4內之導熱用氣體供給路徑45，連通於導熱用氣體供給部46。又於上述載置台4，係經由匹配器47連接於施加偏壓用電力的高頻電源部48。另外載置台4之內部，設置有可對未圖示之搬運臂進行晶圓W之交接的，未圖示之升降針。
又靜電吸盤41之周圍，係包圍被該靜電吸盤41吸附保持之晶圓W周圍地，設置由絕緣材例如石英所構成之例如環寬度L大約64mm的聚焦環5。載置台4之本體部分40之上部，設置有用以保護組裝體之螺絲等的絕緣性保護環49；聚焦環5係跨越此保護環49及本體部分40，設置在此等之上，同時內緣形成高低差部，構成咬入比靜電吸盤41更往外側突出之晶圓週邊部位下側的形狀。
然後此聚焦環5，以從內緣往直徑外側方向例如離開32mm之點P為邊界，將比其內側之範圍及外側範圍分別作為第1範圍f1及第2範圍f2，如以下般來處理表面。第1範圍f1係以不會捕捉蝕刻處理時之反應生成物，例如不會捕捉矽與氧之化合物之程度，而被小小處理加工為平均表面粗糙度Ra；又第2範圍f2，係以會捕捉反應生成物程度，而被較大處理加工為平均表面粗糙度Ra。此等之意義就如已經於「發明內容」之項目所詳細敘述一般，具體來說第1範圍f1係藉由拋光將平均表面粗糙度Ra加工為例如0.1，又第2範圍f2係藉由例如砂紙處理將平均表面粗糙度Ra加工為3.2以下，例如1.6。如之前敘述一般，若第1範圍f1之平均表面粗糙度Ra在0.1以下，則即使之後被使用而被電漿消耗，亦可充分長時間維持不會捕捉蝕刻處理時之反應產生物的狀態。有關第2範圍f2，若平均表面粗糙度Ra太大則較大粒子也會附著，澱積附著(反應產生物附著)會太多而使平均性惡化，故以不超過3.2為佳。
以上所述之本發明，係使用表面整體做鏡面處理之聚焦環5，進行長時間電漿蝕刻而調查其表面，發現從內側離開某個距離之部位開始，平均表面粗糙度Ra會急劇變大，該狀態下晶圓W之外緣部之蝕刻速率降低程度較小；因為注意此事實，故將平均表面粗糙度Ra急劇變大之點作為第1範圍f1與第2範圍f2的邊界，從一開始就先製造出該表面狀態者為佳。
回到第1圖，若對其他部位先行記載，則處理容器2之內壁為了防止反應產生物附著於該壁面，係設置有稱為澱積屏障等例如以石英所構成的保護筒61，又載置台4之側面亦設置有防止反應產生物附著的蓋體62。63係緩衝板，為謀求真空排氣之平均化者。更且處理容器2之外周側，為了於處理環境形成特定磁場，係上下設置有例如將多數永久磁鐵配置為環狀而構成的磁鐵部64、65。
其次，以下說明使用上述電漿處理裝置，將基板例如晶圓W表面進行電漿處理的手續。首先打開閘閥23，將基板亦即晶圓W以未圖示之搬運臂搬入處理容器2內，藉由未圖示升降針之作用將晶圓W載置於載置台4表面，同時關閉閘閥23，一邊維持特定壓力，一邊從上部電極3亦即氣體蓮蓬頭對處理容器2內供給蝕刻氣體，亦即例如HBr氣體及NF3 氣體與微量O2 氣體。此時供給到處理容器2內之蝕刻氣體，係沿著晶圓W之表面往直徑方向外側流動，從載置台4之周圍被排氣。
接著對靜電吸盤41施加夾電壓來將晶圓W靜電吸附後，從晶圓W背面側供給導熱用氣體亦即He氣體。之後打開高頻電壓源35在上部電極3及載置台亦即下部電極4之間施加高頻電壓，將蝕刻氣體電漿化；同時打該高頻電源部48，對晶圓W施加偏壓用電力，藉此使電漿中之活性種對晶圓以高垂直性衝突。然後藉由聚焦環5之作用抑制電漿之擴散，使晶圓W外緣部之活性種濃度不會減少。
第3圖A，係作為處理對象之基板亦即晶圓W的表面部；在單結晶矽層71，依序層積後工程之CMP(化學機械研磨)工程時作為阻擋層用的矽氮化膜(Si3 N4 膜)72，及蝕刻時之遮罩(硬遮罩)亦即BSG膜(硼摻雜非結晶氧化矽膜)73。藉由使此表面部暴露於電漿，矽層71會被一直蝕刻。又晶圓W雖然會從電漿吸入熱，但是載置台4會藉由未圖示冷卻手段來被冷卻，而藉由該平衡來維持設定溫度。然後矽層71之蝕刻，係由HBr氣體及NF3 氣體來切削，同時其反應產生物亦即SiClx 、SiBrx 會被O2 氧化而成為SiO2 等氧化物，附著於被蝕刻部位亦即凹部內，藉此保護側壁面，一邊抑制橫方向蝕刻一邊推進深度方向的蝕刻。第3圖B係表示蝕刻矽層71而形成溝74的狀態，溝74係例如深7.5μm，縱橫比4.0。
又若舉出處理條件之一例，係設定處理容器2內壓力為2.66Pa(200mTorr)，高頻電源部35之功率為2100W，高頻電源部48之功率為900W，晶圓W溫度為80℃，HBr氣體、NF3 氣體、O2 氣體之流量為300/32/18sccm。
在此蝕刻所產生之反應產生物，會從晶圓W表面飄起而流向外部，但因為聚焦環5之第2範圍f2表面較粗，故反應產生物之一部份會被捕捉而堆積於該範圍f2。第4圖A係表示此種意像者，將反應產生物粒子100做誇張描繪。晶圓W外緣部及聚焦環5之表面附近，係飄浮有反應產生物，可想成反應產生物在兩者之間往來。因此以聚焦環5來捕捉反應產生物，大概來說藉此可減少該份量 之反應產生物附著於晶圓W外緣部的被蝕刻部位。
相對地第4圖B，係表示將聚焦環5表面整體做鏡面處理，而形成高平滑性的情況；飛來表面之反應產生物不會被捕捉而會飄浮，其一部份會飄回晶圓W之外緣部。晶圓W外緣部，原本反應產生物之附著量就較多，有蝕刻保護作用過強的傾向，故此實施方式中係由聚焦環5之捕捉作用來緩和保護作用，結果可抑制蝕刻速率之降低，緩和晶圓W中央部與外緣部之間溝深度的不平均性，而謀求面內平均性的提高。另外處理容器2內部係定期做清潔，去除堆積於聚焦環5之反應產生物，防止堆積物剝落所造成的微粒產生。
更且聚焦環5之靠近內側之第1範圍f1的平滑度較高，故不會實質附著反應產生物，因此可抑制晶圓W外側附近堆積反應產生物，防止其飄回晶圓W表面或側面而附著並產生微粒污染的現象。
若依上述實施方式，在聚焦環5之表面，係提高靠近內側之第1範圍f1的平坦性，使反應產生物不堆積，其外側之第2範圍f2則加粗來捕捉堆積反應產生物；故會如上述般抑制晶圓W之微粒污染，且抑制晶圓W外緣部之蝕刻速率降低，而可得到蝕刻處理的較高面內平均性。
本發明中，作為蝕刻對象並不限於對矽層形成溝的處理，亦可適用於形成用來在絕緣膜中形成配線層之凹部的情況。此時，因為晶圓W外緣部之反應產生物堆積減少，故會抑制反應產生物造成之多餘保護作用，並抑制蝕刻 形狀惡化。然後作為聚焦環材質，並不限於絕緣材，為了擴散電漿亦可使用導電體或半導體。更且作為蝕刻氣體亦不限於上述氣體，即使不添加氧氣，亦可對產生反應產生物之蝕刻適用。
實施例
接著說明為了確認本發明之效果而進行的實施例。針對上述實施方式中所說明之聚焦環5，係將表面整體做鏡面處理使平均表面粗糙度Ra為0.05，將此裝配於第1圖之電漿蝕刻裝置，對於具有第3圖A所記載之表面部的晶圓W，以上述實施方式之處理條件來處理1800片而分別形成溝，總計處理時間為30小時的時候取下聚焦環5來調查其表面。結果，聚焦環5從內緣往直徑方向外側5mm為止之範圍S0，平均表面粗糙度Ra為0.8。
聚焦環5從上述範圍S0往外側32mm為止之範圍S1，平均表面粗糙度Ra為0.15。
聚焦環5從上述範圍S1往外側64mm為止之範圍S2，平均表面粗糙度Ra為0.36。
第5圖A~C分別是測定了範圍S0、S1、S2之表面高度後的資料。聚焦環5之內緣附近因為電漿密度(活性種之密度)較高，故無法避免激烈消耗，但是得知從內緣稍微離開之範圍S1中，平均表面粗糙度Ra係0.15而沒有什麼消耗。然後聚焦環5之靠近外側的範圍S2，其消耗 程度又再次增加。這種靠近外側之範圍S2比靠近內側之範圍S1消耗程度更大的理由，可想成因為電漿流速較快而新鮮活性種較多之故。
另一方面檢查蝕刻狀態之後，對於初期之晶圓W，外緣部之蝕刻速率比中央部僅少了39.5nm/分鐘；但經過30分鐘後之晶圓W，就變成外緣部之蝕刻速率比中央部僅少了35.6nm/分鐘，而提高蝕刻速率之平均性。上述範圍S1之平均表面粗糙度Ra為0.15，此狀態下平滑性相當高，而無法捕捉反應產生物；但是其靠近外側之範圍S2的平均表面粗糙度Ra為0.36，此狀態下就可捕捉堆積反應產生物。
從而可以理解在聚焦環5表面中，於靠近內側形成平均表面粗糙度Ra較小之範圍，於靠近外側形成平均表面粗糙度Ra較大之範圍，是有效的。然後例如在聚焦環5製造時，若將靠近內側之範圍S0及S1的平均表面粗糙度Ra預先作為0.1以下，即使使用裝置例如400小時，亦可維持抑制反應產生物堆積而飄回晶圓W的作用。又若使靠近外側之範圍S2的平均表面粗糙度Ra預先加工為0.36以下，則從使用開始時就可得到堆積捕捉反應產生物的作用，結果可進行面內平均性良好的處理。
本發明並非限定於上述實施例者，只要在申請專利範圍所揭示之本發明技術思想及範圍內，業者可進行多種變更。
11‧‧‧載置台
12‧‧‧矽晶圓
13‧‧‧環構件
2‧‧‧處理容器
21‧‧‧排氣管
22‧‧‧真空泵
23‧‧‧閘閥
23a‧‧‧開口部
3‧‧‧上部電極
31‧‧‧氣體供給路徑
32‧‧‧氣體擴散孔
33‧‧‧氣體供給系
34‧‧‧匹配器
35‧‧‧高頻電源部
36‧‧‧絕緣構件
4(40)‧‧‧下部電極(本體部分)
41‧‧‧靜電吸盤
41a‧‧‧電極
42‧‧‧開關
43‧‧‧直流電源
44‧‧‧噴射口
45‧‧‧氣體供給路徑
46‧‧‧導熱用氣體供給部
47‧‧‧匹配器
48‧‧‧高頻電源部
49‧‧‧保護環
5‧‧‧聚焦環
61‧‧‧保護筒
62‧‧‧蓋體
63‧‧‧緩衝板
64‧‧‧磁鐵部
65‧‧‧磁鐵部
71‧‧‧矽層
72‧‧‧矽氮化膜
73‧‧‧BSG膜
74‧‧‧溝
100‧‧‧反應產生物粒子
f1‧‧‧第1範圍
f2‧‧‧第2範圍
P‧‧‧點
S0‧‧‧範圍
S1‧‧‧範圍
S2‧‧‧範圍
W‧‧‧晶圓
本發明之目的、特徵及優點，係參考附加圖示由以下之詳細說明，來更深入了解。
第1圖，係表示本實施方式之電漿蝕刻裝置的縱剖面側面圖。
第2圖，表示上述電漿蝕刻裝置之載置台週邊部及聚焦環的縱剖面側面圖。
第3圖，係表示以上述電漿蝕刻裝置蝕刻前之基板表面，以及形成溝後之基板表面的說明圖。
第4圖，係針對本發明之聚焦環與先前聚焦環，以意像來表示堆積物之附著與脫離狀態的說明圖。
第5圖，係為了確認本發明之效果而進行之實施例中，表示聚焦環表面之凹凸狀態測定結果的說明圖。
第6圖，係表示先前之電漿蝕刻裝置中之載置台及聚焦環的縱剖面側面圖。
4(40)‧‧‧下部電極(本體部)
41‧‧‧靜電吸盤
41a‧‧‧電極
49‧‧‧保護環
f1‧‧‧第1範圍
f2‧‧‧第2範圍
P‧‧‧點
W‧‧‧晶圓

Claims (16)

  1. 一種聚焦環，係用於對已載置在氣密性處理容器內之載置台之基板表面以電漿進行蝕刻的電漿蝕刻裝置，是一種包圍上述基板周圍而設置的環構件；其特徵係：在表面之靠近內側，具有以不會捕捉對該範圍蝕刻處理時之反應生成物之程度之平均表面粗糙度Ra被處理加工到很小的第1範圍；在比上述第1範圍更外側，具有以會捕捉對該範圍之上述反應生成物之程度之平均表面粗糙度Ra被處理加工到很大的第2範圍。
  2. 如申請專利範圍第1項所記載之聚焦環，其中：上述第1範圍之平均表面粗糙度Ra在0.1以下。
  3. 如申請專利範圍第1項所記載之聚焦環，其中：上述第2範圍之平均表面粗糙度Ra在0.36以下。
  4. 如申請專利範圍第1項所記載之聚焦環，其中：上述第1範圍與第2範圍之邊界，係將聚焦環組裝於電漿蝕刻裝置、對基板以電漿進行蝕刻時，消耗程度會大幅改變的部位。
  5. 如申請專利範圍第2項所記載之聚焦環，其中：上述第1範圍與第2範圍之邊界，係將聚焦環組裝於電漿蝕刻裝置、對基板以電漿進行蝕刻時，消耗程度會大幅改變的部位。
  6. 一種電漿蝕刻裝置，係對載置在氣密性處理容器內之載置台之基板表面，以電漿進行蝕刻；其特徵係： 以包圍上述基板周圍的方式，來設置申請專利範圍第1項之聚焦環。
  7. 一種電漿蝕刻方法，其特徵係：使用申請專利範圍第6項所記載之電漿蝕刻裝置，對基板進行蝕刻。
  8. 如申請專利範圍第7項所記載之電漿蝕刻方法，其中：係藉由包含鹵素之蝕刻氣體與氧氣的混合氣體，對矽層來進行。
  9. 一種聚焦環，係用於對載置在氣密性處理容器內之載置台之基板表面、以電漿進行蝕刻的電漿蝕刻裝置，是一種包圍上述基板周圍而設置的環構件；其特徵係：在表面之靠近內側，具有第1平均表面粗糙度的第1範圍；在比上述第1範圍更外側，具有比上述第1平均表面粗糙度更大之第2平均表面粗糙度的第2範圍。
  10. 如申請專利範圍第9項所記載之聚焦環，其中：上述第1範圍之平均表面粗糙度Ra在0.1以下。
  11. 如申請專利範圍第9項所記載之聚焦環，其中：上述第2範圍之平均表面粗糙度Ra在0.36以下。
  12. 如申請專利範圍第9項所記載之聚焦環，其中：上述第1範圍與第2範圍之邊界，係將聚焦環組裝於電漿蝕刻裝置、對基板以電漿進行蝕刻時，消耗程度比其他部位相對地大幅改變的部位。
  13. 如申請專利範圍第10項所記載之聚焦環，其中：上述第1範圍與第2範圍之邊界，係將聚焦環組裝於電漿蝕刻裝置、對基板以電漿進行蝕刻時，消耗程度比其他部位相對地大幅改變的部位。
  14. 如申請專利範圍第9項所記載之聚焦環，其中：上述第1範圍與第2範圍之邊界，係上述聚焦環寬度之大約1/2的地點。
  15. 一種電漿蝕刻方法，其特徵係包含：將申請專利範圍第1項之聚焦環，設置於上述氣密性處理容器內之上述載置台的階段；和將上述基板載置於上述載置台的階段；和對上述基板進行蝕刻的階段。
  16. 如申請專利範圍第15項所記載之電漿蝕刻方法，其中：上述蝕刻，係藉由包含鹵素之蝕刻氣體與氧氣的混合氣體，對矽層來進行。
TW094137494A 2004-11-15 2005-10-26 Focusing ring, plasma etch device and plasma etching method TWI384545B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331071A JP4645167B2 (ja) 2004-11-15 2004-11-15 フォーカスリング、プラズマエッチング装置及びプラズマエッチング方法。

Publications (2)

Publication Number Publication Date
TW200627541A TW200627541A (en) 2006-08-01
TWI384545B true TWI384545B (zh) 2013-02-01

Family

ID=36621012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094137494A TWI384545B (zh) 2004-11-15 2005-10-26 Focusing ring, plasma etch device and plasma etching method

Country Status (4)

Country Link
JP (1) JP4645167B2 (zh)
KR (1) KR100686763B1 (zh)
CN (1) CN100456433C (zh)
TW (1) TWI384545B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849236B2 (ja) * 2006-09-27 2012-01-11 三菱マテリアル株式会社 パーティクル発生の少ないプラズマエッチング装置用シリコン電極板
JP2009010017A (ja) * 2007-06-26 2009-01-15 Mitsubishi Materials Corp パーティクル発生の少ないプラズマエッチング装置用フォーカスリング
JP2011151263A (ja) 2010-01-22 2011-08-04 Tokyo Electron Ltd エッチング方法、エッチング装置及びリング部材
CN102214567B (zh) * 2010-04-02 2013-05-29 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
JPWO2011155479A1 (ja) * 2010-06-11 2013-08-01 株式会社アルバック エッチング装置
JP5642531B2 (ja) * 2010-12-22 2014-12-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2013033940A (ja) * 2011-07-07 2013-02-14 Tokyo Electron Ltd プラズマ処理装置
JP6071514B2 (ja) * 2012-12-12 2017-02-01 東京エレクトロン株式会社 静電チャックの改質方法及びプラズマ処理装置
JP6552346B2 (ja) * 2015-09-04 2019-07-31 東京エレクトロン株式会社 基板処理装置
CN108074788B (zh) * 2016-11-14 2021-07-23 台湾积体电路制造股份有限公司 半导体工艺设备与半导体装置的制造方法
CN106736881A (zh) * 2016-12-28 2017-05-31 苏州爱彼光电材料有限公司 晶片表面加工处理方法
JP6991043B2 (ja) * 2017-11-22 2022-02-03 東京エレクトロン株式会社 基板載置台
CN112750675A (zh) * 2019-10-30 2021-05-04 中芯国际集成电路制造(上海)有限公司 等离子体刻蚀装置及其初始化系统和初始化方法
JP7490687B2 (ja) 2022-01-13 2024-05-27 Ｓｐｐテクノロジーズ株式会社 基板処理方法
JP7431260B2 (ja) 2022-01-13 2024-02-14 Ｓｐｐテクノロジーズ株式会社 基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556500A (en) * 1994-03-03 1996-09-17 Tokyo Electron Limited Plasma etching apparatus
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
US6447937B1 (en) * 1997-02-26 2002-09-10 Kyocera Corporation Ceramic materials resistant to halogen plasma and components using the same
US20030024642A1 (en) * 1998-11-30 2003-02-06 Kawasaki Microelectronics, Inc. Method and apparatus for processing semiconductor substrates

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214740B1 (en) * 1996-01-26 2001-04-10 Matsushita Electronics Corporation Semiconductor manufacturing apparatus
JPH1161451A (ja) * 1997-08-25 1999-03-05 Hitachi Chem Co Ltd プラズマエッチング装置のフォーカスリング及びプラズマエッチング装置
JP4213790B2 (ja) * 1998-08-26 2009-01-21 コバレントマテリアル株式会社 耐プラズマ部材およびそれを用いたプラズマ処理装置
JP2004289003A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 石英リング、プラズマ処理装置および半導体装置の製造方法
KR100610010B1 (ko) * 2004-07-20 2006-08-08 삼성전자주식회사 반도체 식각 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
US5556500A (en) * 1994-03-03 1996-09-17 Tokyo Electron Limited Plasma etching apparatus
US6447937B1 (en) * 1997-02-26 2002-09-10 Kyocera Corporation Ceramic materials resistant to halogen plasma and components using the same
US20030024642A1 (en) * 1998-11-30 2003-02-06 Kawasaki Microelectronics, Inc. Method and apparatus for processing semiconductor substrates

Also Published As

Publication number Publication date
TW200627541A (en) 2006-08-01
KR100686763B1 (ko) 2007-02-26
CN1776889A (zh) 2006-05-24
KR20060054137A (ko) 2006-05-22
JP4645167B2 (ja) 2011-03-09
CN100456433C (zh) 2009-01-28
JP2006140423A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
TWI384545B (zh) Focusing ring, plasma etch device and plasma etching method
US7618515B2 (en) Focus ring, plasma etching apparatus and plasma etching method
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
US9208997B2 (en) Method of etching copper layer and mask
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US8975191B2 (en) Plasma etching method
JP2014225501A (ja) プラズマエッチング方法及びプラズマエッチング装置
US8177990B2 (en) Etching method, plasma processing system and storage medium
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
TW202235978A (zh) Lcos元件中之鏡接地的結構與方法
US8716144B2 (en) Method for manufacturing semiconductor device
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
TWI499001B (zh) Substrate processing methods and memory media
KR20200005506A (ko) 플라즈마 처리 동안 파티클 형성을 감소시키기 위한 척의 보호 층
KR20220119139A (ko) 반도체 애플리케이션들에 대해 재료 층을 에칭하기 위한 방법들
JP2002141407A (ja) 半導体装置およびその製造方法
JP2024526209A (ja) 半導体基板の上面及び底面への選択的炭素堆積
US20220238349A1 (en) Polymerization protective liner for reactive ion etch in patterning
JP4128365B2 (ja) エッチング方法及びエッチング装置
US6376156B1 (en) Prevent defocus issue on wafer with tungsten coating on back-side
US6183819B1 (en) Method for processing a poly defect
TW202433591A (zh) 含硼材料的乾蝕刻
TW202242953A (zh) 用於半導體圖案化應用之氧化錫及碳化錫材料
CN102427050B (zh) 一种无化学机械抛光的浅沟槽隔离工艺
JP2002261077A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees