CN1291793A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1291793A
CN1291793A CN00106907A CN00106907A CN1291793A CN 1291793 A CN1291793 A CN 1291793A CN 00106907 A CN00106907 A CN 00106907A CN 00106907 A CN00106907 A CN 00106907A CN 1291793 A CN1291793 A CN 1291793A
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor device
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00106907A
Other languages
English (en)
Inventor
小林俊雅
长沼香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1291793A publication Critical patent/CN1291793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

制造半导体器件的方法,能够改善半导体层和电极间的粘附性和接触电阻。在利用淀积法等形成的绝缘层的整个表面上形成抗蚀膜,在其中提供对应于p侧电极图形的开口。在p侧接触层由绝缘层保护的同时,利用氧的光灰化处理去除抗蚀剂的残留物。用抗蚀膜作掩模,按自对准方式在绝缘层中形成开口并形成p侧电极。可抑制对p侧接触层的损伤。p侧电极可形成在p侧接触层的洁净表面上。

Description

制造半导体器件的方法
本发明涉及一种制造例如半导体发光器件等半导体器件的方法，所说半导体器件包括由III族氮化物半导体构成的半导体层。具体说，本发明涉及一种制造具有与半导体层接触的电极的半导体器件的方法。
例如GaN、AlGaN、GaInN和AlGaInN等III族氮化物半导体具有作为直接跃迁半导体材料的特性，具有大于AlGaInAs型或AlGaInP型III-V族化合物半导体的带隙Eg。所以认为这些III族氮化物半导体具有作为半导体发光器件的材料的价值，所说半导体发光器件例如是具有从紫外线到绿光的短波长的LD(激光二极管)发光器件，或具有从紫外线到红光的宽波长范围的LED(发光二极管)发光器件。可能的应用有高密度光盘、全色显示元件等。
这些III族氮化物半导体有另一特性，即，在GaN的强电场中具有大饱和速度。另外，III族氮化物半导体能使氮化铝(AlN)用作MIS(金属-绝缘体-半导体)结构的绝缘层。所以可以按连续工艺形成半导体层和绝缘层。于是认为III族氮化物半导体可以作为高输出的高频电子器件的有效材料。
在上述的这种器件中，欧姆电极技术对于保证稳定工作来说极为重要。现有技术中，在LD或LED中，设置于由III族氮化物半导体构成的半导体层上的p侧欧姆电极例如由依次叠置于半导体层上的镍(Ni)和金(Au)或镍、铂(Pt)和金构成。另一方面，n侧欧姆电极例如由依次叠置于半导体层上的钛(Ti)和铝(Al)构成。
然而，这种结构的欧姆电极尤其是p侧电极会有许多由形成条件等决定的粘附性问题。所以，各电极会在制造器件或将器件安装于封装上的工艺中剥离。电极与半导体层的不稳定粘附造成了接触电阻增大。于是造成了可靠性问题。类似的问题也会发生在制造LD时解理晶片形成反射镜的过程中。
为解决这些问题，可能的方法是通过改变半导体层或欧姆电极的材料，或通过改变电极的合金处理中热处理的条件，改善欧姆电极与半导体层间的粘附性。然而，与现有技术的结构相比，使用优异粘附性的材料例如钛做p侧欧姆电极，把接触电阻增大了一位数。造成了器件性能或可靠性的退化。类似地，在改变电极合金处理中的热处理的条件的方法中，改善粘附性的努力造成了更大的p侧电极与半导体层间接触电阻。
另一可能的方法，是通过使半导体层的表面处理的条件优化，并在构图电极的光刻工艺中完全去除半导体层和p侧电极间的残留物，改善粘附性。
然而，用于改善半导体层和欧姆电极间粘附性的半导体层的表面处理，造成了半导体层的表面损伤。结果产生了半导体层表面载流子密度下降、半导体层和欧姆电极间接触电阻增大的问题。在利用CVD(化学汽相淀积)或溅射在半导体层表面上形成膜的情况下也如此。
接触电阻Rc一般与载流子密度Na有关，例如，Rc随Na-2成反比变化(RcocNa-2)。由于例如与p型GaAs相比，很难增大例如p型GaN等p型III族氮化物半导体的载流子密度，所以p侧电极与由III族氮化物半导体构成的半导体层间的接触电阻易变大。在采用GaAs半导体的情况下，载流子密度Na为2×1019／cm3，容易得到10-5Ωcm量级的接触电阻Rc。另一方面，在采用GaN半导体层的情况下，载流子密度Na为2×1018／cm3，许多情况下，容易得到大至10-3Ωcm量级的接触电阻Rc。例如对于LD的p侧电极来说，接触电阻Rc的这种增大会使器件的工作电压升高约0．1V至几V。所以导致了器件可靠性的下降。另外，即使例如p型GaAs层的灰化等表面处理对器件的特性没有明显影响，但对p型III族氮化物半导体层的类似表面处理，会造成半导体层表面损伤，增大接触电阻Rc，进而造成器件可靠性的显著下降。
另外，在LD等中，如果电极与半导体层表面物理接触的面积大于电极电连接半导体层表面的面积，则除电极与半导体层表面电连接的区域外的接触区中会产生寄生电容。除上述问题外，进而造成器件的高频特性退化的问题。
考虑到这些问题，做出了本发明。本发明的目的是提供一种制造半导体器件的方法，能够改善半导体层和电极间的粘附性，同时减小两者间的接触电阻。
本发明另一目的是提供制造半导体器件的方法，能够减小寄生电容，并能改善器件的高频特性。
根据本发明，提供一种制造半导体器件的方法，所说半导体器件包括半导体层和与该半导体层接触的电极，所说方法包括以下步骤：至少在半导体层的上表面上形成由抗腐蚀材料构成的保护层；在保护层的上表面上形成掩模层，然后在掩模层中形成开口，开口对应于电极图形；在半导体层由保护层保护的同时，去除在掩模层中形成开口时产生和附着于开口内的残留物；利用该掩模层选择性去除保护层的一个区域，该区域对应于开口区，从而选择性暴露半导体层；利用掩模层，在半导体层的暴露表面上形成电极。
在根据本发明的制造半导体器件的方法中，保护层和掩模层依次形成于半导体层的上表面上，然后在掩模层中形成开口。然后，在半导体层由保护层保护的同时，去除附着于掩模层中开口内的残留物。然后利用掩模层选择性去除保护层，从而选择性暴露半导体层。然后利用掩模层在半导体层的暴露表面上形成电极。
以下介绍可以更充分地展现本发明的其它和另外一些目的、特点及优点。
图1是展示根据本发明第1实施例的增益波导型LD的制造工艺的剖面图；
图2是展示上接图1的制造工艺的剖面图。
图3是展示上接图2的制造工艺的剖面图。
图4是展示上接图3的制造工艺的剖面图。
图5是展示上接图4的制造工艺的剖面图。
图6是展示上接图5的制造工艺的剖面图。
图7是展示上接图6的制造工艺的剖面图。
图8是展示上接图7的制造工艺的剖面图。
图9是展示根据本发明第二实施例的脊形波导型LD的制造工艺的剖面图。
图10是展示上接图9的制造工艺的剖面图。
图11是展示上接图10的制造工艺的剖面图。
图12是展示上接图11的制造工艺的剖面图。
图13是展示上接图12的制造工艺的剖面图。
图14是展示上接图13的制造工艺的剖面图。
图15是展示上接图14的制造工艺的剖面图。
图16是展示上接图15的制造工艺的剖面图。
图17是展示根据本发明第三实施例的脊形波导型LD的制造工艺的剖面图。
图18是展示根据本发明第四实施例的脊形波导型LD的制造工艺的剖面图。
图19是展示根据本发明第五实施例的LED的制造工艺的剖面图。
图20是展示根据本发明第六实施例的场效应晶体管的制造工艺的剖面图。
图21是展示上接图20的制造工艺的剖面图。
下面结合附图详细介绍本发明的各实施例。
(第一实施例)
首先，参照见1-8，这些图中描述了制造增益波导型LD的方法，作为根据本发明第一实施例的制造半导体器件的方法。
该例中，首先，如图1所示，制备由蓝宝石构成的衬底10。在衬底10上，例如利用MOCVD(金属有机化学汽相淀积)，生长III族氮化物半导体构成的缓冲层11。利用缓冲层11作晶核，依次生长底层12、n侧接触层13、n型包覆层14、有源层15、p型包覆层16、p侧接触层17(这些层在下文中作为一层，叫做半导体层)。缓冲层11、底层12、n侧接触层13、n型包覆层14、有源层15、p型包覆层16、p侧接触层17对应于本发明的“半导体层”的一个具体实例。n型包覆层14对应于本发明的“第一导电类型的包覆层”的一个具体实例，p型包覆层16对应于本发明的“第二导电类型的包覆层”。
具体说，生长30nm由在550℃下具有接近单晶的晶体结构的GaN或AlGaN化合物晶体构成的缓冲层11，然后，在1000℃，生长1．5微米例如由未掺杂的GaN构成的底层12。然后，例如依次生长由掺杂硅(Si)作为n型杂质的n型GaN构成的4．5微米厚的n侧接触层13，由掺杂硅作杂质的n型AlGaN化合物晶体构成的1．0微米厚的n型包覆层14，具有由GaInN化合物晶体和GaN构成的多量子阱结构的0．05微米厚的有源层15，由掺杂镁(Mg)作为p型杂质的p型AlGaN化合物晶体的0．8微米厚的p型包覆层16，及由掺杂镁(Mg)作杂质的p型GaN构成的0．1微米厚的p侧接触层17。
制造上述每层用的材料气的例子如下：对于铝(Al)来说为三甲基铝气((CH3)3Al)；对于镓(Ga)来说为三甲基镓气((CH3)3Ga)或三乙基镓气((C2H5)3Ga)，对于铟(In)来说为三甲基铟气((CH3)3In)，对于氮(N)来说为氨气，对于硅来说为甲硅烷(SiH4)，对于镁(Mg)来说为二甲基环戊二烯基镁气(MeCp2Mg)或双环戊二烯络镁气(Cp2Mg)。
选择性腐蚀p侧接触层17、p型包覆层16、有源层15、n型包覆层14和n侧接触层13的部分，暴露n侧接触层13。例如各层腐蚀2微米深。
在半导体层的整个暴露表面上，即n侧接触层13和p侧接触层17的表面上，及n侧接触层13、n型包覆层14、有源层15、p型包覆层16及p侧接触层17的侧面上，例如通过淀积、ECRCVD(电子回旋振荡化学汽相淀积)或ECR溅射，形成由例如二氧化(SiO2)或氮化硅(Si3N4)等具有耐腐蚀性材料构成的绝缘层18。绝缘层18对应于本发明的“保护层”的具体实例。采用淀积、ECRCVD或ECR溅射形成绝缘层18，可以减轻或避免淀积期间等离子体对半导体层表面造成的损伤。结果，与采用热CVD、PE(等离子增强)CVD或一般溅射的情况相比，靠近绝缘层18的区域受较少损伤。防止了由于损伤造成的p侧接触层17和p型包覆层16的载流子密度的下降。
如图2所示，例如利用旋涂法，在绝缘层18的整个表面上形成厚1微米的抗蚀膜19。抗蚀膜19对应于本发明的“掩模层”的一个具体实例。
如图3所示，例如利用光刻法，在抗蚀膜19中形成以后将介绍的对应于p侧电极21(见图7)图形的开口19a。具体说，利用高压汞灯，以1mW／cm3的输出，紫外线照射抗蚀膜19约10秒。然后，利用无机磷酸类显影液，在20℃的温度下显影抗蚀膜19约30秒。此时，抗蚀膜19的显影部分未完全去除，因此可能会有残留物20附着于开口19a内。
为去除残留物20，在显影后，例如利用氧等离子体，在室温下进行3分钟的光灰化处理。如图4所示，去除残留物20，但不改变抗蚀膜19的形状。光灰化处理是一种弱条件下灰化少量附着残留物20的处理，所说弱条件例如以较低氧等离子体能量和设定温度，使抗蚀膜19的腐蚀率等于或小于每分钟0．05微米的条件。在灰化处理中，由于绝缘层18保护半导体层，所以半导体层的表面未受损伤。这还防止了p侧接触层17等的载流子密度下降。
如图5所示，用抗蚀膜19作掩模，用例如氢氟酸基腐蚀液，腐蚀绝缘层18，至达到p侧接触层17。在绝缘层18的对应于开口19a的区域形成开口18a。由于附着于开口19a中的残留物已被完全去除，所以通过腐蚀液去掉抗蚀膜19的残留物时，没有残留物附着于p侧接触层17的表面上。
如图6所示，例如利用淀积法在整个表面上即在选择性去除了绝缘层18的p侧接触层17和抗蚀膜19上生长镍膜或铂膜。然后，通过淀积合适的金属例如金膜，形成金属层21a。利用镍或铂作形成金属层21a的材料，可以实现与III族氮化物良好的欧姆接触。p侧接触层的暴露表面被金属层21a完全覆盖，或例如在靠近绝缘层18中开口18a的侧壁的区域，以1微米的宽度稍稍露出，如图所示。
如图7所示，利用有机溶剂例如丙酮，去除抗蚀膜19。同时，选择性去除(剥离)金属层21a的与抗蚀膜19接触的部分，因而，只留下金属层21a的与p侧接触层17接触的部分。通过热处理合金化留下的金属层21a，完成p侧电极21。另外，构图p侧电极21，使之成为条形(图7中，在垂直于纸面的方向延伸的条形)，用以在LD工作期间限制光仅仅进入有源层15的部分。
如图8所示，在整个表面上，即在绝缘层18和p侧电极21上施加抗蚀膜(未示出)，像形成开口18a的工艺一样，在绝缘层18的n侧接触层13上形成开口18b。然后，在整个表面上，即在选择性去除绝缘层18的n侧接触层13和抗蚀膜上，依次蒸发钛、铝、铂和金，从而象形成p侧电极21一样，形成n侧电极22。
通过在p侧电极21和p侧电极21周围的绝缘层18上，依次选择性蒸发例如钛和金，形成接触电极23。同时，在n侧电极22和n侧电极22的周围的绝缘层18上，形成接触电极24。接触电极23和24分别加强了p侧电极21和n侧电极22的粘附性。接触电极23和24还用作安装电极，即用作键合到封装上从而将完成的LD安装于封装上的键合焊盘和管芯的电极。
最后，在垂直于p侧电极21的长度方向(凹腔长度方向)的方向，以预定的宽度，解理衬底10。利用衬底的解理面作反射镜，完成增益波导型LD。根据需要，涂敷该解理面，以控制反射性。
在上述制造的增益波导型LD中，在某一电压通过接触电极23和24加于p侧电极21和n侧电极22上时，电流注入到有源层15中。该电流受绝缘层18的限制。在有源层15中，电子-空穴的复合造成光发射，光通过反射镜发射到外部。制造中，p侧接触层17和n侧接触层13的表面未受损伤。所以，p侧接触层17和p侧电极21及n侧接触层13和n侧电极22彼此间分别具有良好的欧姆接触。所以可以得到稳定的接触电阻。所以允许LD在稳定的电压下工作。
在该例中，在半导体层被绝缘层18保护的情况下，去除附着于抗蚀膜19和开口19a上的残留物20。所以抑制了对半导体层表面的损伤。因此，防止了p侧接触层17和p型包覆层16的载流子密度下降，所以可以实现p侧电极21和p侧接触层17间的稳定接触电阻。另外，防止了n侧电极22和n侧接触层13间接触电阻的增大。利用淀积法、ECRCVD或ECR溅射形成绝缘层18，抑制了对半导体层表面的损伤。此外，可以防止p侧接触层17和n侧接触层13的载流子密度下降。
在去除了附着于抗蚀膜19中开口19a内的残留物20后，在绝缘层18中形成开口18a。结果，由于形成开口18a期间将抗蚀剂的残留物移到腐蚀液中，所以没有残留物附着于p侧接触层17上。所以可以在洁净的p侧接触层17表面上形成p侧电极21，改善了p侧接触层17与p侧电极21间的粘附性。因而，防止了p侧电极21在制造工艺或安装到封装上期间剥落。
p侧电极21和n侧电极22上分别覆盖以接触电极23和24，于是增强了p侧电极21和n侧电极22间的粘附性。结果，p侧电极21可由例如镍、铂等具有良好欧姆接触的材料构成。由此可以减小接触电阻，防止电极剥落。此外，还改善了器件质量和可靠性。
在n侧接触层13和p侧接触层17的表面上，及n侧接触层13、n型包覆层14、有源层15、p型包覆层16和p侧接触层17的侧面上形成绝缘层18。与绝缘层18只形成于n侧接触层13和p侧接触层17的表面上的情况相比，这样做可以减小寄生电容。所以可以制造具有优异高频特性的LD。
形成绝缘层18，覆盖PN结表面即有源层15的侧面。这样可以抑制安装于封装上期间条形焊料中发生电短路。所以可以实现高可靠安装状态。
利用抗蚀膜19作掩模自对准形成p侧电极21，可以减少制造工艺步骤。
(第二实施例)
本实施例公开了一种制造脊形波导型LD的方法，这种LD是增益波导型和折射率波导型的组合。下面结合图1-7和图9-16作介绍。
该例中，首先，如图9所示，象第一实施例的图1-7所示的步骤一样，在形成于衬底10上的半导体层上，通过绝缘层18的开口18a，形成条形p侧电极21A。该实施例要求抑制p侧电极21A的腐蚀以免影响电极特性，以便用p侧电极21a作以后介绍的腐蚀掩模。p侧电极21A的上表面较好是由具有高于金的相对于III族氮化物半导体的选择腐蚀率的镍或铂构成。这种结构的p侧电极21A的一个例子是依次在p侧接触层17上叠置铂、金和镍或镍、铂、金和镍。
如图10所示，在例如利用氢氟酸基腐蚀液腐蚀去除了绝缘层18后，利用p侧电极21A作掩模，用氯气(Cl2)G1作反应剂气体，例如利用RIE(反应离子刻蚀)，选择性腐蚀p侧接触层17和p型包覆层16。利用该步骤，自对准式暴露p型包覆层16，形成由p型包覆层16的上部、p侧接触层17及p侧电极21A构成的脊R。
如图11所示，在整个暴露的表面上，即n侧接触层13、p型包覆层16和p侧电极21A的表面上及脊R的侧面上，例如利用淀积法形成由折射率为1．46的二氧化硅构成的绝缘层31。
如图12所示，例如利用旋涂法，在绝缘层31的整个表面上形成抗蚀膜32。p侧电极21A上表面上的抗蚀膜32的厚度薄于形成于其余区域上的抗蚀膜32。具体说，如果脊R和绝缘层31的总高度(厚度)是1微米，则p侧电极21A上表面上的抗蚀膜32例如形成为厚0．5到0．8微米。
如图13所示，例如用氧气(O2)G2作反应剂气体，用RIE选择性去除对应于脊R的抗蚀膜32的区域，暴露绝缘膜31。如上所述，p侧电极21A上表面上的抗蚀膜32的厚度薄于形成在其余区域上的抗蚀膜32。由此能够只去除形成于对应于脊R的区域的上部的抗蚀膜32。
如图14所示，用四氟化碳气(CF4)G3作为反应剂气体，例如用RIE选择性去除绝缘层31的暴露表面，于是暴露p侧电极21A。然后，如图15所示，用氧气G2作反应剂，例如利用RIE去除抗蚀膜32。利用该步骤，使除p侧电极21A表面外的区域覆盖以绝缘层31。
如图16所示，例如象第一实施例的方法一样，形成n侧电极22、接触电极23和24。然后，以垂直于p侧电极21的长度方向的方向，以预定宽度解理衬底10。利用衬底10的解理表面作反射镜，完成脊形波导型LD。
上述制造的脊形波导型LD象第一实施例的增益波导型LD一样运行。在脊形波导型LD中，脊R上覆盖以由折射率大于脊R的材料构成的层，即本实施例中的绝缘层18。结果，该脊形波导型LD可以有效地限制光。在脊R中，p侧电极21A、p侧接触层17和p型包覆层16的折射率例如分别为1．64、2．53、2．49。
在该例中，利用p侧电极21作掩模，按自对准方式将p侧接触层17和p型包覆层16形成脊形。所以减少了脊形波导型LD的制造工艺步骤。
另外，脊R的侧面覆盖以由折射率低于构成脊R的材料构成的绝缘层31。在有源层15的宽度方向产生了折射率差。此外，p侧接触层17和p侧电极21A的导电宽度与p侧电极21A的宽度相同。于是可提高光限制效应。
(第三实施例)
本实施例涉及利用导电材料构成的衬底制造脊形波导型LD的方法。
在该例中，首先，制备例如由GaN或SiC(碳化硅)构成的导电衬底40(见图7)。例如象图1至7和图9至图15所示第一或第二实施例一样，在导电衬底40上，形成具有脊R的半导体层和p侧电极21A。
如图17所示，在p侧电极21A和p侧电极21A周围的绝缘层31上，通过选择性淀积例如钛和金形成接触电极23。然后，在导电衬底40的背面上，依次形成n侧电极22和接触电极24。最后，在垂直于p侧电极21A的长度方向的方向，以预定宽度解理导电衬底40。n侧电极22在其整个表面上可以是均匀的，或具有指定LD的条或片的位置的图形。
(第四实施例)
在根据本实施例的制造脊形波导型LD的方法中，如图18所示，象图1所示的第一实施例一样，在衬底10上淀积半导体层。然后，在暴露p侧包覆层16的同时，将p侧接触层17和p侧包覆层16的部分选择性腐蚀成脊形。
然后，利用MOCVD，在p型包覆层16的暴露表面上，形成再生长层51，以包围p型接触层17和p型包覆层16的脊。再生长层51由折射率小于p侧包覆层16和p侧接触层17的III族氮化物半导体构成，例如GaInN或AlGaN。再生长层51形成为其表面具有与p侧接触层17的表面共同的平面。
再生长层51例如可用以下两工艺之一形成。一是选择生长技术。该技术中，在除p型包覆层16的暴露表面外的区域上，形成了由二氧化硅、氮化硅等构成的绝缘层后，GaInN等选择性再生长于p型包覆层16的暴露表面上。根据该技术，尽管限制了再生长晶体的种类和生长条件，但再生长时，可以按希望的形状得到再生长层51。另一种方法是，在衬底60的整个表面上再生长GaInN等后，去除不必要的部分。根据该方法，再生长晶体的种类和生长条件可以比较自由地确定，但，需要p侧接触层17的暴露工艺。
然后，象图1至8所示的第一实施例的工艺一样，形成绝缘层18、p侧电极21、n侧电极22、及接触电极23和24。
尽管图中未示出，但再生长层51后，又在p侧接触层17和再生长层51上生长p侧接触层。由此可以增大p侧接触层和p侧电极间的接触区，减小接触电阻。
根据该实施例，在p侧接触层17的侧面上形成再生长层51，使之与p侧接触层17齐平后，形成p侧电极1和接触电极23。于是，脊形波导型LD的表面比第二和第三实施例更平坦。所以可以改善安装于封装中的热阻特性，与焊料等的粘附性及安装可靠性。
(第五实施例)
本发明的第五实施例涉及制造LED的方法。在本实施例中，如图19所示，p侧电极21和接触电极23形成有小厚度，所以其总厚度约为5-15nm。p侧电极21和接触电极23也形成为使p侧电极21和p侧接触层17的接触区较大。此外，不解理衬底10。或者，象实施例1一样形成p侧电极21和接触电极23。在LED中，p侧电极21和接触电极23形成为具有小厚度，从而可以使衬底10的上侧即p侧电极21侧象图19的箭头所指示的那样发光。显然，如果衬底10允许所发射的光波长在其中传输，则衬底10可构成为允许其背侧发光。
(第六实施例)
本实施例公开了制造FET(场效应晶体管)的方法。
本实施例中，如图20所示，制备例如由蓝宝石构成的衬底60。在生长了30nm例如由550℃的温度下具有接近单晶的晶体结构的GaN或AlGaN化合物晶体构成的缓冲层61后，在衬底60上，在1000℃的温度下，生长掺杂了硅作n型杂质的n型GaN。另外，连续生长由AlN或具有较大铝组分比x的AlxGa1-xN(x＜1)构成的栅绝缘膜63。栅绝缘膜63可由例如二氧化硅等其它绝缘材料构成。缓冲层61和沟道层62对应于本发明的“半导体层”的具体实例。
例如用如氢氧化钾(KOH)水溶液等碱溶液，去除栅绝缘膜63的除对应于以后介绍的栅极66的区域外的部分。然后，在整个暴露的表面上，即沟道层62的表面及绝缘膜63的表面和侧面上，例如利用淀积法、ECRCVD或ECR溅射，形成例如二氧化硅或氮化硅等由耐腐蚀的绝缘材料构成的绝缘层64。绝缘层64对应于本发明的“保护层”的具体实例。
在绝缘层64的整个表面上，例如旋涂形成抗蚀膜65。抗蚀膜65是本发明的“掩模层”的具体实例。象图3-5所示的第一实施例的工艺一样，在抗蚀膜65中分别形成以后介绍(见图21)的对应于栅极66、源极67和漏极68的图形的开口65a、65b和65c。去除了附着于开口65a、65b和65c中的残留物(未示出)后，在绝缘层64中，分别形成对应于开口65a、65b和65c的开口64a、64b和64c。
例如利用淀积法，在衬底60的整个表面上，在沟道层62上依次叠置钛(Ti)、铂(Pt)和金(Au)，形成金属层，之后，去除抗蚀膜65，如图21所示。同时，选择性去除金属层的与抗蚀层65接触的部分，金属层的其余部分变为栅极66、源极67和漏极68。
在上述制造的FET中，在栅极66上加电压，改变通过栅极66在源极67和漏极68间馈送的漏电流。这抑制了制造工艺中对与源极67和漏极68接触的沟道层62表面的损伤。源极67和漏极68与沟道层62分别具有良好的欧姆接触，所以可得到稳定的接触电阻。
该例中，象第一实施例一样，可以减小源极67和漏极68与沟道层62间的接触电阻，并可以改善源极67和漏极68间的粘附性。所以提高了器件的质量和可靠性。能够在洁净的栅绝缘层63的表面上形成栅极66，确保了良好的特性。
尽管利用某些实施例介绍了本发明，但本发明并不限于上述实施例，而可以做各种改进。例如，在上述实施例中，尽管在去除残留物20时，半导体层的表面和侧面都由绝缘层18保护，但也可以只保护半导体层的表面。然而，考虑到减少寄生电容，较好是在半导体层的侧面也形成绝缘层18。半导体层可由一种金属材料的金属层保护，这种金属材料能够例如利用淀积法在对半导体层表面没有损伤的情况下淀积，并能选择性腐蚀抗蚀膜19和半导体层，这种金属材料例如为铝和钛。这种情况下，形成了p侧电极21或n侧电极22后，需要去除该金属层，是由于在器件具有该金属层时，该金属层会引起电短路。另外，保护层可由绝缘材料和金属材料的组合材料构成。
尽管本发明可应用于制造具有由其它半导体构成的半导体器件，但在上述实施例中，半导体层由III族氮化物半导体构成。
在上述的第二和第三实施例中，利用p侧电极21A作掩模，按自对准方式将p侧接触层17和p型包覆层16形成脊形。然而，可以在形成了脊形p侧接触层17和p型包覆层16后，形成p侧电极21A。这种情况下，可不管脊的高度和p侧电极21A条的宽度，形成p侧电极21A。另外，在形成p侧电极21A时，不必平面化衬底60的表面。这可以延及工艺顺序的选择。例如，可以在形成n侧电极22后形成p侧电极21A。这种情况下，工艺顺序可根据热处理条件等确定。
在上述各实施例中，以LD、LED和FET作半导体器件的例子。本发明可广泛应用于制造其它半导体器件，利用该发明可形成双极晶体管的发射极、基极和集电极，光电二极管的电极等等。本发明还可应用于制造与上述器件集成的集成器件。
在上述实施例中，p侧电极21和21A形成为条形。然而，可相反地设置彼此对应的n型层和p型层，同时n侧电极22形成条形。
另外，上述实施例中，尽管通过利用氧的灰化处理去除残留物20，但也可以通过利用碱性腐蚀液等的湿式腐蚀去除残留物20。这种情况下，半导体层的表面不会受损伤。然而，抗蚀膜19易被碱性腐蚀液去掉，结果会限制抗蚀膜19的选择性。不平的表面会给处理表面上的凹下部分造成困难。
如上所述，根据本发明的制造半导体器件的方法，在半导体层由保护层保护时，去除附着于掩模层开口中的残留物。然后，利用该掩模层，在保护层中形成开口，并形成电极。由此抑制了去除残留物期间对半导体层表面的损伤。还能按自对准方式在半导体层的洁净暴露表面上形成电极。所以，可以利用简便的工艺，增强半导体层和电极间的粘附性，减小两者间的接触电阻。
尤其是，根据本发明的制造半导体器件的方法，保护层形成为覆盖半导体层的上表面和侧面。所以，与保护层只形成于半导体层上表面上的情况相比，能够减小寄生电容。所以可以制造具有优异高频特性的半导体器件。
显然，在上述教导下，可以对本发明做出各种改进和变化。因此，应理解，要所附权利要求的范围内，可以按除上述特定方式外的方式实施本发明。

Claims (11)

1．一种制造半导体器件的方法，所说半导体器件包括半导体层和与半导体层接触的电极，所说方法包括以下步骤：
至少在半导体层的上表面上形成由抗腐蚀材料构成的保护层；
在保护层的上表面上形成掩模层，然后在掩模层中形成开口，开口对应于所说电极的图形；
在所说半导体层由保护层保护的同时，去除在掩模层中形成开口时产生和附着于开口内的残留物；
利用所说掩模层选择性去除保护层的一个区域，该区域对应于所说开口，从而选择性暴露半导体层；及
利用所说掩模层，在半导体层的暴露表面上形成电极。
2．根据权利要求1的制造半导体器件的方法，其中通过利用氧的灰化处理去除残留物。
3．根据权利要求1的制造半导体器件的方法，其中保护层由绝缘材料构成。
4．根据权利要求3的制造半导体器件的方法，其中保护层由二氧化硅或氮化硅构成。
5．根据权利要求3的制造半导体器件的方法，其中保护层由铝构成。
6．根据权利要求3的制造半导体器件的方法，其中保护层形成为在半导体层的上表面和侧面上延伸。
7．根据权利要求1的制造半导体器件的方法，其中保护层通过淀积、电子回旋共振溅射或电子回旋共振化学汽相淀积形成。
8．根据权利要求1的制造半导体器件的方法，其中半导体层由包括氮(N)和选自由镓(Ga)、铝(Al)、铟(In)和硼(B)构成的组中的至少一种III族元素的III族氮化物半导体构成。
9．根据权利要求1的制造半导体器件的方法，其中所说电极由至少包括选自由镍(Ni)和铂(Pt)构成的组中的一种金属构成。
10．根据权利要求1的制造半导体器件的方法，其中所说半导体层由多个半导体层组成，包括一个叠于另一个上的至少第一导电类型的包覆层、有源层和第二导电类型的包覆层，第一导电类型的包覆层、有源层和第二导电类型的包覆层在形成电极的步骤中电连接到电极，从而形成半导体发光器件。
11．根据权利要求1的制造半导体器件的方法，其中所说电极是晶体管的源极或漏极。
CN00106907A 1999-04-22 2000-04-21 制造半导体器件的方法 Pending CN1291793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11545199A JP3449535B2 (ja) 1999-04-22 1999-04-22 半導体素子の製造方法
JP115451/1999 1999-04-22

Publications (1)

Publication Number Publication Date
CN1291793A true CN1291793A (zh) 2001-04-18

Family

ID=14662885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00106907A Pending CN1291793A (zh) 1999-04-22 2000-04-21 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US20030207480A1 (zh)
EP (1) EP1047120A1 (zh)
JP (1) JP3449535B2 (zh)
CN (1) CN1291793A (zh)
SG (1) SG85171A1 (zh)
TW (1) TW444269B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024850B (zh) * 2009-09-18 2012-11-14 台湾积体电路制造股份有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN103915404A (zh) * 2013-01-04 2014-07-09 佳邦科技股份有限公司 用于增加内外电极间的结合力的电子结构及电子封装构件
CN111641102A (zh) * 2020-05-20 2020-09-08 深圳瑞波光电子有限公司 半导体激光器、巴条及制作方法
CN113488532A (zh) * 2021-07-14 2021-10-08 南方科技大学 一种p型氮化镓基器件的电极及其制备方法和用途

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164575A (ja) * 2000-11-27 2002-06-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
US7372077B2 (en) 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
DE102004037868A1 (de) * 2004-04-30 2005-11-24 Osram Opto Semiconductors Gmbh Strahlungsemittierendes und/oder -empfangendes Halbleiterbauelement und Verfahren zur strukturierten Aufbringung eines Kontakts auf einen Halbleiterkörper
JP2007220959A (ja) 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
JP4986680B2 (ja) * 2007-03-29 2012-07-25 三洋電機株式会社 窒化物系半導体レーザ素子の製造方法
JP2008022043A (ja) * 2007-10-10 2008-01-31 Matsushita Electric Ind Co Ltd 半導体レーザ装置の製造方法
CN102124574B (zh) * 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
US8304783B2 (en) * 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
JP5493624B2 (ja) * 2009-09-15 2014-05-14 ソニー株式会社 画像表示装置及び電子機器
JP2011071443A (ja) * 2009-09-28 2011-04-07 Toyoda Gosei Co Ltd 発光素子の製造方法
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120045879A (ko) 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자 제조방법
JP2012169332A (ja) * 2011-02-10 2012-09-06 Toshiba Corp 半導体発光装置及びその製造方法
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP5644669B2 (ja) 2011-05-19 2014-12-24 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP2013065594A (ja) * 2011-09-15 2013-04-11 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN103730543B (zh) * 2012-10-10 2016-12-21 北京时代浩鼎节能技术有限公司 发光二极管的制作方法
CN105101633B (zh) * 2014-05-20 2018-01-30 佳邦科技股份有限公司 电子结构及其制作方法及电子封装构件
DE102014107555A1 (de) * 2014-05-28 2015-12-03 Osram Opto Semiconductors Gmbh Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
JP2017084992A (ja) * 2015-10-29 2017-05-18 株式会社沖データ 半導体複合装置、光プリントヘッド及び画像形成装置
JP6627728B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
JP6627727B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
DE102017110076A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
JP3082923B2 (ja) * 1989-12-26 2000-09-04 ソニー株式会社 半導体装置の製法
JP3078821B2 (ja) * 1990-05-30 2000-08-21 豊田合成株式会社 半導体のドライエッチング方法
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
JP3318241B2 (ja) * 1997-09-19 2002-08-26 富士通株式会社 アッシング方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024850B (zh) * 2009-09-18 2012-11-14 台湾积体电路制造股份有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN103915404A (zh) * 2013-01-04 2014-07-09 佳邦科技股份有限公司 用于增加内外电极间的结合力的电子结构及电子封装构件
CN111641102A (zh) * 2020-05-20 2020-09-08 深圳瑞波光电子有限公司 半导体激光器、巴条及制作方法
CN111641102B (zh) * 2020-05-20 2022-01-11 深圳瑞波光电子有限公司 半导体激光器、巴条及制作方法
CN113488532A (zh) * 2021-07-14 2021-10-08 南方科技大学 一种p型氮化镓基器件的电极及其制备方法和用途

Also Published As

Publication number Publication date
JP3449535B2 (ja) 2003-09-22
EP1047120A1 (en) 2000-10-25
SG85171A1 (en) 2001-12-19
US20030207480A1 (en) 2003-11-06
TW444269B (en) 2001-07-01
JP2000307184A (ja) 2000-11-02

Similar Documents

Publication Publication Date Title
CN1291793A (zh) 制造半导体器件的方法
JP2666237B2 (ja) ３族窒化物半導体発光素子
US9012953B2 (en) LED with improved injection efficiency
KR100921457B1 (ko) 수직 구조의 발광 다이오드 및 그 제조방법
KR100609117B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
JP3654738B2 (ja) ３族窒化物半導体発光素子
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
CN1178303C (zh) 半导体叠层衬底及其制造方法和半导体器件
JP3795624B2 (ja) 窒素−３族元素化合物半導体発光素子
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
JP2004530289A (ja) バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP2626431B2 (ja) 窒素−３族元素化合物半導体発光素子
JPH06151963A (ja) 窒素−３属元素化合物半導体発光素子
US7148149B2 (en) Method for fabricating nitride-based compound semiconductor element
KR100748247B1 (ko) 질화물계 반도체 발광다이오드 및 그 제조방법
US5953581A (en) Methods for manufacturing group III nitride compound semiconductor laser diodes
US20110133159A1 (en) Semiconductor light-emitting device with passivation in p-type layer
KR100762003B1 (ko) 수직구조 질화물계 발광다이오드 소자의 제조방법
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
TW202139452A (zh) Iii族氮化物多波長發光二極體陣列
JP5212202B2 (ja) 化合物半導体装置の製造方法
CN101840969A (zh) 一种具有提升光取出率的半导体光电元件及其制造方法
KR20120081042A (ko) ＧａＮ계 화합물 반도체 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication