TW202139452A - Iii族氮化物多波長發光二極體陣列 - Google Patents

Iii族氮化物多波長發光二極體陣列 Download PDF

Info

Publication number
TW202139452A
TW202139452A TW109144627A TW109144627A TW202139452A TW 202139452 A TW202139452 A TW 202139452A TW 109144627 A TW109144627 A TW 109144627A TW 109144627 A TW109144627 A TW 109144627A TW 202139452 A TW202139452 A TW 202139452A
Authority
TW
Taiwan
Prior art keywords
mesa
type layer
led
active area
color active
Prior art date
Application number
TW109144627A
Other languages
English (en)
Other versions
TWI769622B (zh
Inventor
羅伯 阿米塔吉
伊賽克 威德生
Original Assignee
美商亮銳公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/725,445 external-priority patent/US11404473B2/en
Priority claimed from US17/096,391 external-priority patent/US11923398B2/en
Application filed by 美商亮銳公司 filed Critical 美商亮銳公司
Publication of TW202139452A publication Critical patent/TW202139452A/zh
Application granted granted Critical
Publication of TWI769622B publication Critical patent/TWI769622B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Abstract

本發明揭示一種發光二極體(LED)陣列，其包括一第一台面，該第一台面包括一頂面、包含一第一p型層、一第一n型層及一第一彩色主動區域之至少一第一LED及該第一LED上之一穿隧接面、該穿隧接面上之一第二n型層。該LED陣列進一步包括一相鄰台面，其包括一頂面、該第一LED、包含該第二n型層、一第二p型層及一第二彩色主動區域之一第二LED。一第一溝槽分離該第一台面與該相鄰台面，陰極鍍金屬位於該第一溝槽中且與該相鄰台面之該第一彩色主動區域及該第二彩色主動區域電接觸，且陽極金屬化接點位於該第一台面之該n型層及該相鄰台面之該陽極層上。該等裝置及其製造方法包含一薄膜電晶體(TFT)。

Description

III族氮化物多波長發光二極體陣列
本發明之實施例大體上係關於發光二極體(LED)裝置陣列及其製造方法。更特定言之，實施例係針對包括一晶圓上之III族氮化物層之發光二極體裝置陣列，其提供包括穿隧接面之微型LED。
一發光二極體(LED)係在電流流動通過其時發射可見光之一半導體光源。LED組合一P型半導體與一N型半導體。LED通常使用III族化合物半導體。III族化合物半導體在高於使用其他半導體之裝置之一溫度提供穩定操作。III族化合物通常形成於由藍寶石或碳化矽(SiC)形成之一基板上。
包含可穿戴裝置、頭戴式及大面積顯示器之各種新興顯示應用需要由具有低至小於100 µm X 100 µm之一橫向尺寸之一高密度之微型LED (µLED或uLED)陣列組成之小型化晶片。微型LED (uLED)通常具有在製造彩色顯示器時藉由使包括紅色、藍色及綠色波長之微型LED緊密接近對準來使用之約50 µm及更小直徑或寬度尺寸。一般而言，已利用兩種方法組裝由個別微型LED晶粒建構之顯示器。第一種係一取放法，其包括拾取且接著對準及附接各個別藍色、綠色及紅色波長微型LED至一背板上，接著將背板電連接至一驅動器積體電路。歸因於各微型LED之小尺寸，此組裝序列較慢且易出現製造誤差。此外，隨著晶粒大小減小以滿足顯示器之日益提高解析度要求，必須在各取放操作中轉移越來越多晶粒來填充所需尺寸之一顯示器。
替代地，為避免複雜取放質傳程序，已提出各種單片製造方法來實現微型LED顯示器。期望提供LED裝置及製造LED裝置之方法，其提供單片製造方法。
本發明之實施例係針對LED陣列及用於製造LED陣列之方法。在一第一實施例中，一種發光二極體(LED)陣列包括一第一台面，其包括一頂面、包含一第一p型層、一第一n型層及一第一彩色主動區域之至少一第一LED及該第一LED上之一第一穿隧接面，該第一台面之該頂面包括該第一穿隧接面上之一第二n型層；一相鄰台面，其包括一頂面、該第一LED、包含該第二n型層、一第二p型層及一第二彩色主動區域之一第二LED；該相鄰台面之該第二LED上之一第二穿隧接面及該相鄰台面之該第二穿隧接面上之一第三n型層；一第一溝槽，其分離該第一台面與該相鄰台面；及陽極接點，其位於該第一台面之該第二n型層及該相鄰台面之該頂面上。該LED陣列進一步包括一TFT驅動器，其包括：一驅動電晶體，其具有連接至一VDD 線之一第一電極及一第二電極；一電容器，其連接至該驅動電晶體之該第二電極及一第一電極，該第一電極連接至一選擇電晶體；及該選擇電晶體，其具有該第一電極及一第二電極，該選擇電晶體之該第二電極連接至一資料線，其中該選擇電晶體經組態以由一選擇線控制，其中該驅動電晶體之該第二電極連接至該等陽極接點之一者。
在一第二實施例中，第一實施例經修改使得該相鄰台面之該頂面包括該第三n型層。
在一第三實施例中，第一實施例進一步包括：一第三彩色主動區域，其位於該相鄰台面之該n型層上且該相鄰台面包括包含一第三p型層之一頂面；一第三台面，其包括該第一LED、該第二LED、該第二穿隧接面及該第二穿隧接面上之該第三n型層；一第二溝槽，其分離該相鄰台面與該第三台面；陰極鍍金屬，其位於該第一溝槽中且與該相鄰台面之該第一彩色主動區域及該第二彩色主動區域電接觸；陰極鍍金屬，其位於該第二溝槽中且與該第三台面之該第一彩色主動區域及該第二彩色主動區域電接觸且該陰極鍍金屬在該第一溝槽中與該相鄰台面之該第一彩色主動區域、該第二彩色主動區域及該第三彩色主動區域電接觸；及一陽極接點，其位於該第三台面之該第三n型層上。
在一第四實施例中，第三實施例包含該相鄰台面之該第三p型層係一非蝕刻p型層之一特徵。在一第五實施例中，修改第三實施例或第四實施例，其中該第一彩色主動區域係一藍色主動區域且該第二彩色主動區域係一綠色主動區域。在一第六實施例中，修改第三實施例或第四實施例，其中該第一彩色主動區域係一藍色主動區域，該第二彩色主動區域係一綠色主動區域，且該第三彩色主動區域係一紅色主動區域。
在一第七實施例中，第一實施例至第六實施例之任何者經修改使得該第一p型層、該第二p型層、該第一n型層及該第二n型層包括III族氮化物材料。在一第八實施例中，第七實施例包含該III族氮化物材料包括GaN之特徵。在一第九實施例中，第三實施例至第六實施例之任何者包含該第一p型層、該第二p型層、該第三p型層、該第一n型層、該第二n型層及該第三n型層包括III族氮化物材料之特徵。在一第十實施例中，該第九實施例使得該III族氮化物材料包括GaN。
在一第十一實施例中，第一實施例至第十實施例之任何者包含以下特徵：該第一台面具有一側壁且該相鄰台面具有一側壁，且該第一台面側壁及該相鄰台面側壁與其上形成該等台面之一基板之一頂面形成自60度至小於90度之一範圍內之一角度。
本發明之另一態樣係關於一種電子系統，且在一第十二實施例中，係關於一種包括第一實施例至第十一實施例之任何者之LED陣列及經組態以將獨立電壓提供至一或多個陽極接點之驅動器電路系統之電子系統。在一第十三實施例中，第十二實施例包含特徵，其中該電子系統係選自由一基於LED之照明器具、一發光條、一發光片、一光學顯示器及一微型LED顯示器組成之群組。
另一態樣係關於一種製造一LED陣列之方法。在一第十四實施例中，一種方法包括：形成一第一台面，該第一台面包括一頂面、包含一第一p型層、一第一n型層及一第一彩色主動區域之至少一第一LED及該第一LED上之一第一穿隧接面，該頂面包括該第一穿隧接面上之一第二n型層；形成一相鄰台面，該相鄰台面包括該第一LED、包含該第二n型層、一第二p型層及一第二彩色主動區域之一第二LED；在該相鄰台面之該第二LED上形成一第二穿隧接面，且在該相鄰台面p型層之該第二穿隧接面上形成一第三n型層；形成分離該第一台面與該相鄰台面之一第一溝槽；及在該第一台面之該第二n型層及該相鄰台面之該第三n型層上形成陽極接點。
在一第十五實施例中，第十四實施例進一步包括形成包括該第三n型層之該相鄰台面之一頂面。在一第十六實施例中，第十四實施例或第十五實施例進一步包括：在該相鄰台面之該n型層上形成一第三彩色主動區域且該相鄰台面包括包含一第三p型層之一頂面；形成一第三台面，該第三台面包括一頂面、該第一LED、該第二LED、該第二穿隧接面且包含該第二穿隧接面上之該第三n型層；及該第三彩色主動區域，該第三台面之該頂面包括該第三n型層；形成分離該相鄰台面與該第三台面之一第二溝槽；在該第一溝槽中形成與該相鄰台面之該第一彩色主動區域及該第二彩色主動區域電接觸之陰極鍍金屬；在該第二溝槽中形成與該第三台面之該第一彩色主動區域及該第二彩色主動區域電接觸之陰極鍍金屬，且該n型鍍金屬在該第一溝槽中與該第二相鄰台面之該第一彩色主動區域、該第二彩色主動區域及該第三彩色主動區域電接觸，且該陰極鍍金屬在該第一溝槽中與該第三彩色主動區域電接觸；及在該第三台面之該第三n型層上形成一陽極接點。該方法進一步包括形成一TFT驅動器，該TFT驅動器包括：一驅動電晶體，其具有連接至一VDD 線之一第一電極及一第二電極；一電容器，其連接至該驅動電晶體之該第二電極及一第一電極，該第一電極連接至一選擇電晶體；及該選擇電晶體，其具有該第一電極及一第二電極，該選擇電晶體之該第二電極連接至一資料線，其中該選擇電晶體經組態以由一選擇線控制，其中該驅動電晶體之該第二電極連接至該等陽極接點之一者。
在一第十七實施例中，第十六實施例使得其中該第一LED、該第二LED及該第三LED之各者包括磊晶沈積之III族氮化物材料。在一第十八實施例中，該第一LED、該第二LED及該第三LED形成於一基板上。在一第十九實施例中，第十八實施例使得該第一溝槽及該第二溝槽藉由蝕刻溝槽來形成以形成該第一台面、該相鄰台面及該第三台面。在一第二十實施例中，第十八實施例或第十九實施例使得該III族氮化物材料包括GaN。
在描述本發明之若干例示性實施例之前，應瞭解，本發明不受限於以下描述中所闡述之構造或程序步驟之細節。本發明容許其他實施例且能够依各種方式實踐或實施。
根據一或多個實施例，本文中所使用之術語「基板」係指具有一程序作用於其上之具有一表面或一表面之部分之一中間或最終結構。另外，在一些實施例中，關於一基板之指涉係指基板之僅一部分，除非內文另有清楚指示。此外，根據一些實施例，關於沈積於一基板上之指涉包含沈積於一裸基板或其上沈積或形成有一或多個層、膜、特徵或材料之一基板上。
在一或多個實施例中，「基板」意謂在一製程期間對其執行膜處理之一基板上形成之任何基板或材料表面。在例示性實施例中，對其執行處理之一基板表面包含諸如矽、氧化矽、絕緣體上矽(SOI)、應變矽、非晶矽、摻雜矽、摻碳氧化矽、鍺、砷化鎵、玻璃、藍寶石之材料及諸如金屬、金屬氮化物、III族氮化物(例如GaN、AlN、InN及其他合金)、金屬合金及其他導電材料之任何其他適合材料，其取決於應用。基板包含(但不限於)發光二極體(LED)裝置。在一些實施例中，基板暴露於一預處理程序以拋光、蝕刻、還原、氧化、羥化、退火、UV固化、電子束固化及/或烘烤基板表面。除直接在基板本身之表面上進行膜處理之外，在一些實施例中，亦對形成於基板上之一下層執行所揭示之膜處理步驟之任何者，且術語「基板表面」意欲根據內文指示包含此下層。因此，例如，當一膜/層或部分膜/層已沈積至一基板表面上時，新沈積之膜/層之暴露表面變成基板表面。
術語「晶圓」及「基板」在本發明中將可互換使用。因此，如本文中所使用，一晶圓充當用於形成本文中所描述之LED裝置之基板。
本文中所描述之實施例描述LED裝置陣列及用於形成LED裝置陣列(或LED陣列)之方法。特定言之，本發明描述LED裝置及用於自一單一晶圓產生發射多個色彩或波長之LED裝置之方法。藉由在磊晶沈積形成LED裝置之材料之後調整微影步驟及蝕刻深度來控制發射多個色彩或波長之LED裝置之位置及大小。在一些實施例中，發射多個色彩或波長之相鄰LED使用一共同n型電接點。在一些實施例中，LED可藉由使用無需移除基板之一程序來形成。本發明之一或多個實施例可用於製造微型LED顯示器。
在一或多個實施例中，藉由利用在一單一晶圓上整合發射不同波長之兩個或更多個主動區域之LED裝置及其製造方法來提供一不複雜微型LED製程。根據一或多個實施例所描述之裝置及方法利用可經製造以形成藍色、綠色及紅色LED之III族氮化物材料，例如AlInGaN材料系統中之材料。本文中所描述之實施例提供可用於微型LED顯示器中之一多色裝置，諸如一晶片。在一或多個實施例中，多個層堆疊於一單一磊晶生長程序中，且多個層經組態以依不同波長發射。提供經組態使得可在不同波長之發射體之間改變各自發射强度比之裝置。
根據一或多個實施例，裝置及方法提供經組態以在一單一主動區域內(即，在一個p-n接面之p層與n層之間)發射紅光、綠光及藍光之多量子井(MQW)。在一或多個實施例中，形成相同LED裝置中之不同波長之兩個或更多個像素，其包括相同磊晶晶圓上之若干p-n接面。藉由使用本文中將進一步描述之多個步驟來蝕刻台面，實施例提供至p-n接面之各者之獨立電接點之形成。根據一或多個實施例，不同波長之一或多個發射體層嵌入於具有單獨電流路徑之單獨p-n接面中以獨立控制波長及輻射。
圖3展示相同晶圓上經組態以發射彼此相鄰之兩個或更多個不同色彩之一LED陣列之例示性實施例。若干p-n接面及主動區域彼此上下堆疊，在一些實施例中，其等由一磊晶生長序列製成，其中藉由生長後蝕刻移除非必要層。在一或多個實施例中，提供利用乾式蝕刻來打開溝槽用於接觸埋藏層之方法。然而，吾人發現，乾式蝕刻之程序給磊晶層之III族氮化物晶體結構帶來原子級損壞，其使p型層之導電類型改變為n型層。
歸因於乾式蝕刻期間之此導電類型轉換，無法獲得至已由乾式蝕刻暴露之一埋藏p型氮化物表面之低電阻歐姆接觸。因此，在由導致p-GaN表面損壞之乾式蝕刻處理之圖3中所展示之類型之一LED陣列109中，至經乾式蝕刻p-GaN表面之非歐姆接觸導致藍色及綠色主動區域之1伏特或更多之一正向電壓損失。即使一裝置製造商可接受電壓損失，但p-GaN層將必須比最佳厚度生長得厚很多以在控制蝕刻速率時提供一足够誤差裕度來確保蝕刻停止於p-GaN層中。
根據一或多個實施例，藉由將穿隧接面併入至磊晶層中來達成圖3中所展示之功能，但無與試圖形成至經蝕刻p-GaN表面之電接點相關聯之困難。在特定實施例中，形成至n型GaN層之電接點，其可生長至相當高之厚度而不損壞主動區域或誘發光學吸收損失。本文中所描述之微影及蝕刻方法之實施例允許在相同晶圓上之相鄰位置處製造經組態以發射不同色彩之LED。形成至一群組之不同LED色彩之一共同n型電接點而無需移除基板。
根據一或多個實施例，提供LED陣列及其製程，其導致比既有方法減少之必須經製造以產生微型LED顯示器之源晶粒之單獨磊晶方案數目。減少磊晶方案數目降低LED陣列製造之磊晶製造階段之成本及複雜性。既有方法需要產生單獨藍色、綠色及紅色磊晶方案。在一或多個實施例中，由於可一起轉移像素陣列而非一次僅轉移一個像素，因此減少填充一顯示器所需之取放操作之數目。較少取放操作將導致顯示器組裝階段之成本及產量改良。在一些實施例中，完全無需取放操作且實施例代以允許將像素之整個晶圓級轉移至一顯示器上，因為各晶圓可含有所有三個所需色彩(紅色、藍色及綠色)。在此等實施例中，整個經處理晶圓或其之一大塊可直接併入至顯示器中。根據一或多個實施例，避免必須形成至經蝕刻p-GaN表面之一歐姆電接觸之問題以可實現較低操作電壓及較高電光轉換效率。在一些實施例中，放寬對蝕刻速率之控制之限制，因為使穿隧接面中之所有經蝕刻接點至可比p-GaN層生長厚很多之n-GaN層，同時維持高LED效率。
因此，一或多個實施例提供一基於III族氮化物之LED，諸如一基於GaN之LED晶圓，其含有經組態以發射不同色彩之兩個或更多個單獨主動區域，主動區域循序生長且由穿隧接面連接。實施例提供一多級台面蝕刻程序，其允許形成至單獨主動區域之各者之獨立電接點以在相同晶圓上產生彼此緊密接近之兩個或三個不同色彩之LED。一或多個實施例包含至經蝕刻台面之側壁之一n型電接點，而非至平面n型III族氮化物(例如GaN)表面之接點。自與基板側對置之晶圓側形成之一共同n接點可用於整個陣列之紅色、綠色及藍色LED台面。
本發明之一態樣係關於一種製造一LED陣列之方法。首先參考圖1，藉由在一基板101上形成複數個III族氮化物層以在基板上形成包含彩色主動區域之複數個LED來製造一LED裝置100。彩色主動區域包含一第一彩色主動區域124、一第二彩色主動區域114及一第三彩色主動區域104。儘管堆疊不同彩色主動區域之任何順序係在本發明之範疇內，但在特定實施例中，針對朝向自其形成層之基板101發射之一裝置，最短發射波長之彩色主動區域係在形成兩個或更多個彩色主動區域之序列中生長之第一彩色主動區域。因此，在一或多個實施例中，第一彩色主動區域124首先形成於基板上且係一藍色主動區域，且接著形成係一綠色主動區域之第二彩色主動區域114，且接著形成係一紅色主動區域之第三彩色主動區域104。第一彩色主動區域124係藍色，第二彩色主動區域114係綠色且第三彩色主動區域104係紅色之此序列避免來自藍色主動區域124之發射由較長波長之彩色主動區域內部吸收。
因此，根據某些特定實施例，LED裝置100包括一第一LED，其包含形成於基板上之一第一n型層126、形成於第一n型層126上之一第一p型層122及第一n型層126與第一p型層122之間的一第一彩色主動區域124。在一或多個實施例中，第一彩色主動區域124係一藍色主動區域。在所展示之實施例中，第一LED，特定言之，第一p型層122上存在一第一穿隧接面120。一穿隧接面係允許電子在反向偏壓中自一p型層之價帶穿隧至一n型層之導帶之一結構。其中一p型層與一n型層彼此鄰接之位置稱為一p/n接面。當一電子穿隧時，一電洞被留在p型層中，使得載子產生於兩個區域中。因此，在如二極體之一電子裝置中，當僅一小漏電流在反向偏壓中流動時，可在反向偏壓中跨一穿隧接面載送一大電流。一穿隧接面包括p/n穿隧接面處導帶與價帶之一特定對準。此可藉由使用非常高之摻雜來達成(例如在p++/n++接面中)。另外，III族氮化物材料具有在不同合金組合物之間的異質界面處產生一電場之一固有極化。亦可利用此極化場達成用於穿隧之帶對準。
仍參考圖1，LED裝置100進一步包括一第二LED，其包含第一穿隧接面120上之一第二n型層116、形成於第二n型層116上之一第二p型層112及第二n型層116與第二p型層112之間的一第二彩色主動區域114。在一或多個實施例中，第二彩色主動區域114係一綠色主動區域。在所展示之實施例中，第二LED，特定言之，第二p型層112上存在一第二穿隧接面110。LED裝置100進一步包括一第三LED，其包含形成於第二穿隧接面110上之一第三n型層106、形成於第三n型層106上之一第三p型層102及第三n型層106與第三彩色主動區域之間的一第三彩色主動區域104。在一或多個實施例中，第三彩色主動區域104係一綠色主動區域。
基板101可為熟習技術者已知之任何基板，其經組態用於形成III族氮化物LED裝置。在一或多個實施例中，基板包括藍寶石、碳化矽、矽石(Si)、石英、氧化鎂(MgO)、氧化鋅(ZnO)、尖晶石及其類似者之一或多者。在特定實施例中，基板101包括藍寶石。在一或多個實施例中，在基板101之一頂面101t上形成LED之前不圖案化基板101。因此，在一些實施例中，基板101未被圖案化且可被視為平坦或實質上平坦的。在其他實施例中，基板101係一圖案化基板。
在一或多個實施例中，第一LED、第二LED及第三LED之各者之n型層及p型層各包括III族氮化物材料層。在一些實施例中，III族氮化物材料包括鎵(Ga)、鋁(Al)及銦(In)之一或多者。因此，在一些實施例中，各自LED之n型層及p型層包括以下之一或多者：氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鎵鋁(GaAlN)、氮化鎵銦(GaInN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵(InGaN)、氮化銦鋁(InAlN)及其類似者。在特定實施例中，各自LED之n型層及p型層包括n摻雜GaN及p摻雜GaN。
在一或多個實施例中，藉由以下之一或多者來沈積形成第一LED、第二LED及第三LED之III族氮化物材料層：濺鍍沈積、原子層沈積(ALD)、化學汽相沈積(CVD)、物理汽相沈積(PVD)、電漿增強原子層沈積(PEALD)及電漿增強化學汽相沈積(PECVD)。
本文中所使用之「濺鍍沈積」係指藉由濺鍍之薄膜沈積之一物理汽相沈積(PVD)方法。在濺鍍沈積中，例如III族氮化物之一材料自一靶材(其係一來源)噴射至一基板上。技術係基於一來源材料(靶材)之離子轟擊。歸因於一純物理程序(即，靶材料之濺鍍)，離子轟擊導致一蒸汽。
如根據本文之一些實施例所使用，「原子層沈積(ALD)」或「循環沈積」係指用於將薄膜沈積於一基板表面上之一汽相技術。ALD程序涉及將一基板之表面或基板之一部分暴露於交替前軀體(即，兩個或更多個反應性化合物)以將一層材料沈積於基板表面上。當基板暴露於交替前軀體時，循序或同時引入前軀體。將前軀體引入至一處理室之一反應區中，且將基板或基板之部分單獨暴露於前軀體。
如本文中根據一些實施例所使用，「化學汽相沈積」係指其中藉由在一基板表面上分解化學物來自汽相沈積材料膜之一程序。在CVD中，將一基板表面同時或實質上同時暴露於前軀體及/或共試劑。如本文中所使用，「實質上同時」係指共流或其中前軀體之大多數暴露存在重疊。
如本文中根據一些實施例所使用，「電漿增強原子層沈積(PEALD)」係指用於將薄膜沈積於一基板上之一技術。在相對於熱ALD程序之PEALD程序之一些實例中，一材料可由相同化學前軀體形成，但以一較高沈積速率及一較低溫度。一PEALD程序一般將一反應物氣體及一反應物電漿循序引入至一處理室(室中具有一基板)中。第一反應物氣體被脈衝傳輸至處理室中且被吸附至基板表面上。其後，反應物電漿被脈衝傳輸至處理室中且與第一反應物氣體反應以形成一沈積材料，例如一基板上之一薄膜。類似於一熱ALD程序，可在反應物之各者之遞送之間進行一沖洗步驟。
如本文中根據一或多個實施例所使用，「電漿增强化學汽相沈積(PECVD)」係指用於將薄膜沈積於一基板上之一技術。在一PECVD程序中，將呈氣相或液相之一來源材料(諸如一氣相III族氮化物材料或已夾帶於一載體氣體中之一液相III族氮化物材料之一蒸汽)引入至一PECVD室中。亦將一電漿引發之氣體引入至室中。室中產生之電漿產生激發自由基。將激發自由基化學結合至位於室中之一基板之表面以在表面上形成所要膜。
在一或多個實施例中，藉由將基板101放置於一有機金屬汽相磊晶(MOVPE)反應器中使得LED裝置層磊晶生長來製造將形成一LED陣列之一LED裝置100。第一n型層126包括包含不同組合物及摻雜物濃度之一或多個半導體材料層。在特定實施例中，第一n型層126藉由生長III族氮化物(例如n-GaN)之一磊晶層來形成。第一p型層122包括包含不同組合物及摻雜物濃度之一或多個半導體材料層。在特定實施例中，第一p型層122藉由生長III族氮化物(例如p-GaN)之一磊晶層來形成。在使用中，引起一電流流動通過第一彩色主動區域124中之p-n接面，且第一彩色主動區域124產生部分由材料之帶隙能判定之一第一波長之光。在一些實施例中，包括第一n型層126、第一p型層122及第一彩色主動區域124之第一LED包含一或多個量子井。在一或多個實施例中，第一彩色主動區域124經組態以發射藍光。
在特定實施例中，在完成包括藍色LED之p-GaN層之第一p型層122之形成之後，修改磊晶生長條件以生長第一穿隧接面120。接著形成第二LED，其包括第二n型層116、第二p型層112及第二n型層116與第二p型層112之間的第二彩色主動區域114。第二n型層116藉由生長III族氮化物(例如n-GaN)之一磊晶層來形成。第二p型層112包括包含不同組合物及摻雜物濃度之一或多個半導體材料層。在特定實施例中，第二p型層112藉由生長III族氮化物(例如p-GaN)之一磊晶層來形成。在使用中，引起一電流流動通過第二彩色主動區域114中之p-n接面，且第二彩色主動區域114產生部分由材料之帶隙能判定之一第二波長之光。在一些實施例中，包括第二n型層116、第二p型層112及第二彩色主動區域114之第二LED包含一或多個量子井。在一或多個實施例中，第二彩色主動區域114經組態以發射綠光。根據一些實施例形成第二LED包含改變第二n型層116之厚度及/或生長條件。
在特定實施例中，在完成包括綠色LED之p-GaN層之第二p型層112之形成之後，修改磊晶生長條件以生長第二穿隧接面110。接著形成第三LED，其包括第三n型層106、第三p型層102及第三n型層106與第三p型層102之間的第三彩色主動區域104。第三n型層106藉由生長III族氮化物(例如n-GaN)之一磊晶層來形成。第三p型層102包括包含不同組合物及摻雜物濃度之一或多個半導體材料層。在特定實施例中，第三p型層102藉由生長III族氮化物(例如p-GaN)之一磊晶層來形成。在使用中，引起一電流流動通過第三彩色主動區域104中之p-n接面，且第三彩色主動區域104產生部分由材料之帶隙能判定之一第三波長之光。在一些實施例中，包括第三n型層106、第三p型層102及第三彩色主動區域104之第三LED包含一或多個量子井。在一或多個實施例中，第三彩色主動區域104經組態以發射紅光。根據一些實施例形成第三LED包含改變第三n型層106之厚度及/或生長條件。
本發明不受限於第一穿隧接面120及第二穿隧接面110或LED彩色主動區域之任何特定磊晶設計。在第一LED、第二LED及第三LED之磊晶生長之後，根據一或多個實施例利用一系列光微影及乾式蝕刻程序來形成一LED陣列109，如圖2至圖8中所展示。光微影及乾式蝕刻程序之最終結果係具有不同高度之一台面陣列，如圖8中所展示。在一些台面中蝕除一特定發射色彩不需要之量子井及p-n接面，其導致台面具有一不同高度。
根據實施例，各種選項可用於光微影及乾式蝕刻程序中，如下文將討論。已自圖2至圖8省略諸如光阻劑曝光、顯影、剝離及清潔步驟之常規處理步驟。在一蝕刻程序之一實施例中，在第三p型層102之一部分上圖案化一第一犧牲層125a，其中期望一台面具有最大高度，如圖2中所展示。一第二犧牲層125b係第三p型層102之一部分之圖案化，其中一相鄰台面具有大於第一台面之高度之一高度。第一犧牲層125a具有大於第二犧牲層125b之一高度。
在形成第一犧牲層125a及第二犧牲層125b之後，一蝕刻遮罩層127沈積於未由第一犧牲層125a及第二犧牲層125覆蓋之第三p型層102及第一犧牲層125a及第二犧牲層上，如圖2中所展示。在所展示之實施例中，形成蝕刻遮罩層127之材料及形成第一犧牲層125a及第二犧牲層125b之材料兩者不受乾式蝕刻化學物影響。因此，在足以蝕刻穿過蝕刻遮罩層127及/或犧牲層之蝕刻時長內，蝕刻至磊晶晶圓中之深度取決於蝕刻遮罩層及犧牲層之厚度。接著，使用犧牲層之厚度及犧牲層、蝕刻遮罩層及第一LED、第二LED及第三LED之磊晶形成層之間的蝕刻速率差來控制台面之各者之高度，可使用一單一乾式蝕刻步驟來獲得具有不同高度之相鄰台面。一第一台面103具有由H標示之一第一高度，一相鄰台面105具有一第二高度，且一第三台面107具有一第三高度。在所展示之實施例中，第一台面103之第一高度H小於相鄰台面105之一第二高度及第三台面107之一第三高度。相鄰台面105之第二高度大於第三台面107之第三高度。因此，第一台面103係三個台面中最矮的。第一溝槽111分離第一台面103與相鄰台面105，且第二溝槽113分離相鄰台面105與第三台面107。第一台面103具有一側壁103s，相鄰台面105具有一側壁105s，且第三台面107具有一側壁107s。在一或多個實施例中，側壁103s、105s及107s相對於基板之一頂面101t成角度。第一台面103之側壁103s、相鄰台面105之側壁105s及第三台面107之側壁107s各與基板101之頂面101t形成自75度至小於90度之一範圍內之一角度「a」。
在將相對於圖8A討論之一些實施例中，存在一第一台面103及一相鄰台面105。因此，在此等實施例中，在製程期間僅利用一第一犧牲層且僅形成一第一溝槽。
在第一溝槽111及第二溝槽113處，由於基板幾乎不受用於蝕刻III族氮化物磊晶層之條件下之蝕刻影響，因此蝕刻程序有效地停止於基板101處。在一或多個實施例中，蝕刻遮罩層127、第一犧牲層125a及第二犧牲層125b由相同材料或不同材料構成。光阻劑或介電材料(諸如二氧化矽及氮化矽)可用作遮罩及蝕刻程序之適合蝕刻遮罩材料。
在蝕刻程序之替代實施例中，在單獨乾式蝕刻步驟中處理各具有不同高度之第一台面103、相鄰台面105及第三台面107。在一第一蝕刻步驟中，產生相等高度之台面。停止第一蝕刻步驟且重新遮罩一些台面以防止其高度在後續蝕刻步驟中降低。遮罩層在程序期間未被完全蝕刻穿過且在一些實施例中，包括不受蝕刻化學物影響之一材料。此替代實施例展現比先前段落中所描述之實施例慢之一製造產量，但展現諸如遮罩及犧牲層厚度及蝕刻速率選擇性之參數之較不嚴格控制。
在圖3中所展示之台面蝕刻程序及適合清潔步驟結束之後，藉由透過埋藏p型層之經蝕刻側壁橫向擴散氫來實現埋藏p型層之活化。根據一或多個實施例，在台面蝕刻之後而非在程序中較早期使台面退火，因為台面之間的空間允許氫自p型層橫向擴散及逸出之一有效路徑。退火可類似於一習知LED之退火或可使用較高溫度及/或較長時間。
現參考圖4，在p型層活化退火之後，使用諸如電漿增强化學汽相沈積、原子層沈積或濺鍍之一方法在台面及其側壁上沈積例如二氧化矽之一介電層130之一保形塗層。介電層130使金屬接點彼此隔離，如稍後程序步驟中將製造。
如本文中所使用，術語「介電」係指可由一外加電場極化之一電絕緣體材料。在一或多個實施例中，介電層包含(但不限於)氧化物(例如氧化矽(SiO2 )、氧化鋁(Al2 O3 ))、氮化物(例如氮化矽(Si3 N4 ))。在一或多個實施例中，介電層包括氮化矽(Si3 N4 )。在一或多個實施例中，介電層包括氧化矽(SiO2 )。在一些實施例中，介電層組合物係相對於理想分子式之非化學計量。例如，在一些實施例中，介電層包含(但不限於)氧化物(例如氧化矽、氧化鋁)、氮化物(例如氮化矽(SiN))、碳氧化物(例如碳氧化矽(SiOC))及碳氮氧化物(例如碳氮氧化矽(SiNCO))。
在一或多個實施例中，介電層130由濺鍍沈積、原子層沈積(ALD)、化學汽相沈積(CVD)、物理汽相沈積(PVD)、電漿增强原子層沈積(PEALD)及電漿增强化學汽相沈積(PECVD)之一或多者沈積。
現參考圖5，隨後使用光阻劑遮罩台面之部分且在介電層130中乾式蝕刻開口。如圖5中所展示，介電層130僅覆蓋第三p型層102處之相鄰台面105之側壁105s及相鄰台面105之第三彩色主動區域104 (紅色主動區域)。在第三台面107上，介電層130僅在第三n型層106、第二穿隧接面110、第二p型層112及第二彩色主動區域114 (綠色主動區域)處之側壁107s上延伸。在第一台面103上，介電層130僅覆蓋第二n型層116、第一穿隧接面120、第一p型層122及第一彩色主動區域124 (藍色主動區域)處之側壁103s。
現參考圖6，一陰極金屬化層132沈積於由圖5中所展示之乾式蝕刻步驟留下之開口區域中。在一或多個實施例中，陰極金屬化層132包括一含鋁金屬層且由物理汽相沈積來沈積及如圖6中所展示般圖案化。n接觸金屬化層132覆蓋第一台面103及相鄰台面105之n型層126上之側壁。n接觸金屬化層132延伸至且覆蓋相鄰台面105之第三n型層106之側壁。n接觸金屬化層132延伸至且覆蓋第三台面107之側壁至第二n型層116。
現參考圖7，相鄰台面之間的第一溝槽111及第二溝槽113使用基於溶液之電沈積一金屬(諸如銅)(使用先前沈積之含鋁金屬作為一晶種層)來部分填充。可視需要在一後續處理步驟中使用化學機械平坦化來平坦化電沈積金屬。
現參考圖8B，在清潔之後，再次遮罩LED陣列109且圖案化用於陽極金屬化接點之一組開口且在介電層130中蝕刻另一組開口。接著，將包括一導電金屬(諸如銀)之一陽極金屬化接點圖案化至開口中，如圖8B中所展示。若期望將不同接觸金屬用於第一台面103上之第三p型層102 (紅色LED)上之電極接點及第三台面107之藍色LED及相鄰台面105之綠色LED之n-GaN穿隧接面接點上之p型金屬化接點136，則可視情況在單獨光微影及沈積步驟中執行圖8B中所展示之圖案化。
在圖8B中，綠色LED第三台面107之陰極金屬化層132亦接觸第三台面107中之藍色LED之層，且紅色LED第一台面103之陰極金屬化層132亦接觸該台面中之綠色及藍色LED之層。然而，此接觸不妨礙共用一共陰極之相鄰LED之獨立操作。在典型應用中，偏壓電壓不會超過4 V，其不足以注入電洞超過最靠近陽極之主動區域，即使陰極金屬接觸磊晶結構內之較深層。圖8B中之虛線箭頭150展示小於4 V之典型偏壓之電流之路徑。
本發明之另一態樣係關於圖8A及圖8B中所展示之一LED陣列。在圖8A所展示之一第一實施例中，一LED陣列109a包括一第一台面103，其包括一頂面103t、包含一第一p型層122、一第一n型層126及一第一彩色主動區域124之至少一第一LED及第一LED之p型層122上之一第一穿隧接面120，第一台面103之頂面103t包括第一穿隧接面120上之一第二n型層116。仍參考圖8A，存在一相鄰台面150，其包括一頂面105t、第一LED、包括第二n型層116、一第二p型層112及一第二彩色主動區域114之一第二LED。相鄰台面105之第二LED上存在一第二穿隧接面110，且相鄰台面105之第二穿隧接面110上存在一第三n型層106。存在分離第一台面103與相鄰台面105之一第一溝槽111。第一溝槽111中存在與相鄰台面105之第一彩色主動區域124及第二彩色主動區域114電接觸之陰極鍍金屬134。第一台面103之第二n型層116及相鄰台面105之第三n型層106上存在陽極金屬化接點136。在圖8A所展示之實施例中，相鄰台面105之頂面105t包括第三n型層106。
因此，圖8中所展示之LED陣列109a包括由第一台面103形成之一單色(藍色) LED及由相鄰台面105形成之一雙色LED (藍色及綠色)。
圖8B展示一LED陣列109B之另一實施例，其包括一第一台面103，第一台面103包括一頂面103t、包含一第一p型層122、一第一n型層126及一第一彩色主動區域124之至少一第一LED及第一LED之p型層122上之一第一穿隧接面120，第一台面103之頂面103t包括第一穿隧接面120上之一第二n型層116。一相鄰台面105包括一頂面105t、第一LED、包含第二n型層116、一第二p型層112及一第二彩色主動區域114之一第二LED。相鄰台面105之第二LED (即，p型層112)上存在一第二穿隧接面110，且相鄰台面105之第二穿隧接面110上存在一第三n型層106。存在分離第一台面103與相鄰台面105之一第一溝槽111。第一溝槽111中存在與相鄰台面104之第一彩色主動區域124及第二彩色主動區域114電接觸之n型鍍金屬134。第一台面之第二n型層及相鄰台面105之頂面105t上存在p型金屬化接點136。
圖8B中所展示之LED陣列109b進一步包括相鄰台面105之n型層106上之一第三彩色主動區域104且相鄰台面包括包含一第三p型層102之一頂面105t。LED陣列109b進一步包括一第三台面107，其包括第一LED、第二LED、第二穿隧接面110及第二穿隧接面110上之第三n型層106。存在分離相鄰台面105與第三台面107之一第二溝槽113。第二溝槽113中存在與第三台面107之第一彩色主動區域124及第二彩色主動區域114電接觸之陰極鍍金屬134，且第一溝槽111中存在與相鄰台面105之第一彩色主動區域124、第二彩色主動區域114及第三彩色主動區域104電接觸之陰極鍍金屬134。另外，第三台面107之第三n型層106上存在一陽極金屬化接點136。
在一些實施例中，相鄰台面105之第三p型層102係一非蝕刻p型層。在一些實施例中，第一彩色主動區域124係一藍色主動區域且第二彩色主動區域114係一綠色主動區域。在一些實施例中，第一彩色主動區域124係一藍色主動區域，第二彩色主動區域114係一綠色主動區域，且第三彩色主動區域104係一紅色主動區域。
在其中光朝向結構之基板側發射之實施例中，台面之高度依增大發射波長之順序增大(在此實例中，紅色＞綠色＞藍色)。
現參考圖9，展示一電子系統或裝置200，其包括圖8之LED陣列109及經組態以將獨立電壓提供至第一台面103、相鄰台面105及第三台面之陽極接點136之一或多者之驅動器電路系統。此可由一背板190 (諸如一CMOS背板190)達成，背板190藉由金屬192 (諸如金屬焊料凸塊)連接至陽極接點136。在一或多個實施例中，電子系統係選自由一基於LED之照明器具、一發光條、一發光片、一光學顯示器及一微型LED顯示器組成之群組。
現參考圖10至圖15，展示包括薄膜電晶體(TFT)驅動電路系統之一電子裝置800，其包括與一或多個TFT驅動器850整合之一LED陣列809。在一或多個實施例中，包含一或多個TFT驅動器850之TFT驅動電路系統併入本文中所描述之LED陣列之任何實施例。
圖10中展示經組態以發射兩個或更多個色彩之LED陣列809之一部分俯視圖。圖10之部分俯視圖展示包含具有複數個列及行之一TFT矩陣柵格802之一區段之LED陣列809。在所展示之實施例中，柵格802之區段具有三列及三行，總共九個單元，其中各列之三個單元依LED之藍色(854B)行、紅色(854R)行及綠色(854G)行之一圖案配置以提供複數個列(一上列855A、一中間列855B及一下列855C)。各單元包括電連接至一陽極金屬化接點836 (如圖12至圖14之橫截面中所展示)之一電極接點853，陽極金屬化接點836安置於本文中所描述之任何實施例之一LED之一台面上。各單元之各電極接點853由一n型材料852 (例如n型GaN)包圍。
柵格802進一步包括平行於列855A、855B、855C之各者運行之至少複數個選擇線856及垂直於各列運行之複數個VDD 線858及複數個資料線860。複數個VDD 線858及複數個資料線860沈積於選擇線856上方之至少一層，如下文將進一步詳細描述。在一或多個實施例中，複數個VDD 線858之各者為各LED供應高於臨限「接通」電壓之恆定電壓。顯示器之各列存在一個選擇線856且各顯示器行存在一個VDD 線858，但其等所有連接至一個共同外部電源供應器。各行驅動器存在連接至外部CMOS行驅動器(在每個顯示器行上)之一個資料線860。一LED共陰極在諸如一顯示器之一裝置外部連接至一接地。
圖11繪示一或多個TFT驅動器850之一示意圖，如由圖10中虛線描繪之區段A所指示。為清楚起見，未描繪絕緣體材料。如所繪示，TFT驅動器850之各者包括至少兩個電晶體、一電容器、選擇線856之一者、VDD 線858之一者及資料線860之一者。VDD 線858連接至一驅動電晶體865之一第一電極868，驅動電晶體865經組態為裝置之一閘。驅動電晶體865連接至一電容器864，電容器864繼而連接至一選擇電晶體863之一第一電極867。選擇電晶體863之一第二電極869連接至資料線860。驅動電晶體865之一第二電極866連接至對LED供電之各台面之陽極金屬化接點836 (如圖12至圖14中所展示)。
根據一或多個實施例，VDD 線858經組態為提供高於各LED之一接通臨限值之一恆定電源供應電壓之一源極，且選擇線856經組態為一汲極。資料線860經組態以將電容器864充電至一所要電壓，且選擇線856經組態以打開驅動電晶體865。在操作中，VDD 線858提供一恆定電源供應電壓。至選擇線856之循環電壓打開選擇電晶體863，且至資料線860之電壓對電容器864充電。通過各LED之電流由儲存於電容器864內之電壓控制。在一或多個實施例中，一例示性電壓係3.5 V。
圖12繪示類似於圖8B中所展示之LED陣列且包括一第一台面803之LED陣列809，第一台面803包括一頂面803t、包含一第一p型層822、一第一n型層826及一第一彩色主動區域824之至少一第一LED及第一LED之p型層822上之一第一穿隧接面820，第一台面803之頂面803t包括第一穿隧接面820上之一第二n型層816。一相鄰台面805包括一頂面805t、第一LED、包含第二n型層816、一第二p型層812及一第二彩色主動區域814之一第二LED。相鄰台面805之第二LED (即，p型層812)上存在一第二穿隧接面810，且相鄰台面805之第二穿隧接面810上存在一第三n型層806。存在分離第一台面803與相鄰台面805之一第一溝槽。第一溝槽中存在與相鄰台面804之第一彩色主動區域824及第二彩色主動區域814電接觸之n型鍍金屬834。第一台面之第二n型層及相鄰台面805之頂面805t上存在陽極金屬化接點836。共同接地電極847沈積於第一溝槽及第二溝槽上方，且與陰極鍍金屬834接觸。
使用諸如電漿增强化學汽相沈積、原子層沈積或濺鍍之一方法在台面及其側壁上沈積例如二氧化矽之一介電層830之一保形塗層。介電層830使金屬接點彼此隔離，如稍後程序步驟中將製造。平坦化材料845 (其在一些實施例中包括介電材料)沈積於介電層830、台面及共同接地電極847上方。電接點延伸穿過平坦化材料845，其將第一台面803、相鄰台面805及第三台面807之p型金屬化接點836連接至一或多個TFT驅動器850之驅動電晶體865之第二電極866以對LED供電。
圖13及圖14繪示包括一或多個TFT驅動器850之堆疊層，其中圖14更詳細繪示堆疊層，如由圖13中虛線B所指示。為便於參考，圖13及圖14中不重複LED之圖12之所有細節。應瞭解，圖12中所展示之電容器864在圖13及圖14所展示之橫截面圖中不可見。一TFT下介電層870沈積於平坦化材料845上，在一些實施例中，TFT下介電層870用作電容器及選擇電晶體863之閘極之一絕緣體。亦存在包括一第一部分872a、一第二部分872b及一第三部分872c之一下級TFT金屬化層872。在一些實施例中，下TFT金屬化層872之此等第一部分、第二部分及第三部分用作選擇電晶體863之一閘極及驅動電晶體865之源極及汲極。選擇電晶體863包括TFT下介電層870上之半導體材料863S，如圖13及圖14中所展示。驅動電晶體865包括下TFT金屬化層872之第二部分872b及第三部分872c上之半導體材料865S。存在包括一第一部分877a、一第二部分877b及第三部分877c之一上級TFT金屬化層877，在一些實施例中，該等部分分別用作選擇電晶體之一閘極及驅動電晶體865之源極及汲極。驅動電晶體865之半導體材料865S上存在一TFT上介電層879，其在一些實施例中用作驅動電晶體865之閘極之一絕緣體。亦存在包括一第一部分881a、一第二部分881b及一第三部分881c之一上級TFT金屬化層881，在一些實施例中，該等部分分別用作選擇電晶體863之一源極(881a)及一汲極(881b)及驅動電晶體865之閘極(881c)。儘管圖13及圖14之橫截面中未展示，但下金屬化層之第三部分872c連接至電容器864之底部，且下金屬化層之第一部分872a連接至選擇線856。電子裝置800包括LED陣列809及經組態以將獨立電壓提供至第一台面803、相鄰台面805及第三台面807之陽極金屬化接點836之一或多者之驅動器電路系統。此可由本文中根據一或多個實施例所展示及描述之TFT電路系統達成。在一或多個實施例中，電子系統800選自由一基於LED之照明器具、一發光條、一發光片、一光學顯示器及一微型LED顯示器組成之群組。
根據本文中所提供之實施例，CMOS閘極及行驅動器取得一視訊輸入信號且將視訊輸入信號轉換為資料線上之電壓，電壓程式化LED以發射產生一影像所需之光度。在本文所描述之實施例中，裝置800之操作分配於「程式化」與「顯示」循環之間。在一「程式化」循環中，至一選擇線之電壓沿一指定列打開驅動電晶體，且至資料線之電壓依一所要電壓對行上之各電容器充電。在一或多個實施例中，裝置800之程式化一次進行一列。在「顯示」循環中，通過各LED之電流由在「程式化」循環中儲存於電容器上之電壓控制。
根據實施例，電晶體係一非晶矽N通道電晶體。源極及汲極接點可為具有高n型(磷)摻雜之單獨沈積非晶矽薄膜。非源極及汲極半導體區域係具有弱p型導電性之非有意摻雜非晶Si。在一些實施例中，外加閘極電壓使閘極下之p型材料反相至n型以接通一橫向方向上之電流。在一些實施例中，介電材料係由電漿增强化學汽相沈積(其亦係用於沈積非晶Si之方法)製造之SiNx 。一些實施例之金屬通常為Cr或Mo且由電子束蒸鍍或濺鍍沈積。
在一或多個實施例中，可用於製造TFT、具有適合於一LED晶圓之程序溫度之半導體材料包含非晶矽、雷射結晶化多晶矽、非晶導電氧化物(諸如氧化銦鎵鋅)或II至VI族化合物(諸如CdS)。TFT一般可為N通道或P通道，但非晶Si電晶體總是為N通道(歸因於不佳電洞遷移率)。在一些實施例中，多晶Si可允許TFT之較小實體尺寸以允許較小像素節距。再者，多晶Si具有較佳長期可靠性且可提高顯示器之電效率。
本發明之較簡單實施例包括磊晶生長序列特徵，僅一個穿隧接面(而非兩個穿隧接面)及僅兩個色彩(而非三個色彩)之主動區域。儘管圖展示其中基板保持附接於成品裝置中之架構，但在一些實施例中，可施加雷射剝離或其他磊晶膜分離程序，使得在成品裝置中移除基板。可在移除基板之後施加光電化學蝕刻以使暴露GaN表面粗糙化且提高光萃取效率。
在描述本文中所討論之材料及方法之內文中(尤其在以下申請專利範圍之內文中)，術語「一」及「該」及類似指涉之使用應被解釋為涵蓋單數及複數兩者，除非本文中另有指示或與內文明顯矛盾。除非本文中另有指示，否則本文中所列舉之值範圍僅意欲充當個別參考落於範圍內之各單獨值之一簡記法，且各單獨值宛如在本文中個別列舉般併入本說明書中。可依任何適合順序執行本文中所描述之所有方法，除非本文中另有指示或與內文明顯矛盾。本文中所提供之任何及所有實例或例示性語言(例如「諸如」)之使用僅意欲較佳繪示材料及方法且不形成對範疇之一限制，除非另有主張。本說明書中之任何語言不應被解釋為指示實踐所揭示材料及方法必不可少之任何未主張元件。
本說明書所涉及之術語「第一」、「第二」、「第三」等等在本文中可用於描述各種元件，且此等元件不應受限於此等術語。此等術語可用於使元件彼此區分。
本說明書中將一層、區域或基板稱為「在另一元件上」或延伸「至另一元件上」意謂其可直接在另一元件上或直接延伸至另一元件上，或亦可存在介入元件。當一元件指稱「直接在另一元件上」或「直接延伸至另一元件上」時，不可能存在介入元件。此外，當一元件指稱「連接」或「耦合」至另一元件時，其可直接連接或耦合至另一元件及/或經由一或多個介入元件連接或耦合至另一元件。當一元件指稱「直接連接」或「直接耦合」至另一元件時，元件與另一元件之間不存在介入元件。應瞭解，除圖中所描繪之任何定向之外，此等術語亦意欲涵蓋元件之不同定向。
諸如「下方」、「上方」、「上」、「下」、「水平」或「垂直」之相對術語在本文中可用於描述一元件、層或區域與另一元件、層或區域之關係，如圖中所繪示。應瞭解，除圖中所描繪之定向之外，此等術語亦意欲涵蓋裝置之不同定向。
參考本說明書之「一實施例」、「某些實施例」或「一或多個實施例」意謂結合實施例所描述之一特定特徵、結構、材料或特性包含於本發明之至少一實施例中。因此，出現於本說明書之各種位置中之諸如「在一或多個實施例中」、「在某些實施例中」或「在一實施例中」之片語未必係指本發明之相同實施例。在一或多個實施例中，特定特徵、結構、材料或特性依任何適合方式組合。
儘管已參考特定實施例描述本發明，但應瞭解，此等實施例僅繪示本發明之原理及應用。熟習技術者將明白，可在不背離本發明之精神及範疇之情況下對本發明之方法及設備作出各種修改及變動。因此，本發明意欲包含隨附申請專利範圍及其等效物之範疇內之修改及變動。
100:發光二極體(LED)裝置 101:基板 101t:頂面 102:第三p型層 103:第一台面 103s:側壁 103t:頂面 104:第三彩色主動區域 105:相鄰台面 105s:側壁 105t:頂面 106:第三n型層 107:第三台面 107s:側壁 109:LED陣列 109a:LED陣列 109b:LED陣列 110:第二穿隧接面 111:第一溝槽 112:第二p型層 113:第二溝槽 114:第二彩色主動區域 116:第二n型層 120:第一穿隧接面 122:第一p型層 124:第一彩色主動區域 125a:第一犧牲層 125b:第二犧牲層 126:第一n型層 127:蝕刻遮罩層 130:介電層 132:陰極金屬化層/n接觸金屬化層 134:陰極鍍金屬/n型鍍金屬 136:陽極金屬化接點/p型金屬化接點 150:路徑 190:背板 192:金屬 200:電子系統或裝置 800:電子裝置 802:薄膜電晶體(TFT)矩陣柵格 803:第一台面 803t:頂面 805:相鄰台面 805t:頂面 806:第三n型層 807:第三台面 809:LED陣列 810:第二穿隧接面 812:第二p型層 814:第二彩色主動區域 816:第二n型層 820:第一穿隧接面 822:第一p型層 824:第一彩色主動區域 826:第一n型層 830:介電層 834:陰極鍍金屬/n型鍍金屬 836:陽極金屬化接點/p型金屬化接點 845:平坦化材料 847:共同接地電極 850:TFT驅動器 852:n型材料 853:電極接點 854B:藍色行 854G:綠色行 854R:紅色行 855A:上列 855B:中間列 855C:下列 856:選擇線 858:VDD 線 860:資料線 863:選擇電晶體 863S:半導體材料 864:電容器 865:驅動電晶體 865S:半導體材料 866:第二電極 867:第一電極 868:第一電極 869:第二電極 870:TFT下介電層 872:下級TFT金屬化層 872a:第一部分 872b:第二部分 872c:第三部分 877:上級TFT金屬化層 877a:第一部分 877b:第二部分 877c:第三部分 879:TFT上介電層 881:上級TFT金屬化層 881a:第一部分 881b:第二部分 881c:第三部分 A:區段 a:角度 B:區段 H:第一高度
為能夠詳細理解本發明之上述特徵，可藉由參考實施例來更具體描述以上簡要概述之本發明，其中一些實施例繪示於附圖中。然而，應注意，附圖僅繪示本發明之典型實施例且因此不被視為限制其範疇，因為本發明可容許其他同樣有效實施例。附圖中依舉例而非限制方式繪示本文中所描述之實施例，其中相同元件符號指示類似元件。
圖1繪示根據一或多個實施例之包含多個量子井之一紅色、綠色及藍色LED裝置之一橫截面圖；
圖2繪示形成於圖1之LED裝置上之犧牲層及一蝕刻遮罩；
圖3繪示在一蝕刻程序之後提供三個台面來形成一LED陣列之圖2之裝置；
圖4繪示圖3之LED陣列之三個台面上之一保形介電層；
圖5繪示在圖4之裝置之介電層中蝕刻開口之後的圖4之LED陣列；
圖6繪示在開口中沈積陰極鍍金屬之後的圖5之LED陣列；
圖7繪示電沈積導電金屬之後的圖6之LED陣列；
圖8A繪示在陽極形成之後包括一第一台面及一第二台面之一LED陣列；
圖8B繪示p接點形成之後的圖7之LED陣列；
圖9繪示連接至一背板之圖7之LED陣列；
圖10繪示根據一實施例之包括經組態以發射兩個或更多個色彩之一LED陣列之一電子裝置之一俯視圖；
圖11繪示圖10之區段A；
圖12繪示根據一實施例之包含一LED陣列及一或多個TFT驅動器之一電子裝置之一側視圖；
圖13繪示包括一LED陣列及TFT驅動器之一電子裝置之一實施例；及
圖14繪示圖13之區段B。
101:基板
102:第三p型層
103:第一台面
103t:頂面
104:第三彩色主動區域
105:相鄰台面
105t:頂面
106:第三n型層
107:第三台面
109b:發光二極體(LED)陣列
110:第二穿隧接面
112:第二p型層
114:第二彩色主動區域
116:第二n型層
120:第一穿隧接面
122:第一p型層
124:第一彩色主動區域
126:第一n型層
130:介電層
132:陰極金屬化層/n接觸金屬化層
134:陰極鍍金屬/n型鍍金屬
136:陽極金屬化接點/p型金屬化接點
150:路徑

Claims (20)

  1. 一種發光二極體(LED)陣列，其包括： 一第一台面，其包括一頂面、包含一第一p型層、一第一n型層及一第一彩色主動區域之至少一第一LED及該第一LED上之一第一穿隧接面，該第一台面之該頂面包括該第一穿隧接面上之一第二n型層； 一相鄰台面，其包括一頂面、該第一LED、包含該第二n型層、一第二p型層及一第二彩色主動區域之一第二LED； 該相鄰台面之該第二LED上之一第二穿隧接面及該相鄰台面之該第二穿隧接面上之一第三n型層；及 一第一溝槽，其分離該第一台面與該相鄰台面； 陽極金屬化接點，其等位於該第一台面之該第二n型層及該相鄰台面之該頂面上。
  2. 如請求項1之LED陣列，其進一步包括一薄膜電晶體(TFT)驅動器，該TFT驅動器包括：一驅動電晶體，其具有連接至一VDD 線之一第一電極及一第二電極；一電容器，其連接至該驅動電晶體之該第二電極及一第一電極，該第一電極連接至一選擇電晶體；及該選擇電晶體，其具有該第一電極及一第二電極，該選擇電晶體之該第二電極連接至一資料線，其中該選擇電晶體經組態以由一選擇線控制，其中該驅動電晶體之該第二電極連接至該等陽極金屬化接點之一者。
  3. 如請求項1之LED陣列，其中該相鄰台面之該頂面包括該第三n型層。
  4. 如請求項1之LED陣列，其進一步包括： 一第三彩色主動區域，其位於該相鄰台面之該n型層上且該相鄰台面包括包含一第三p型層之一頂面； 一第三台面，其包括該第一LED、該第二LED、該第二穿隧接面及該第二穿隧接面上之該第三n型層； 一第二溝槽，其分離該相鄰台面與該第三台面； 陰極鍍金屬，其位於該第一溝槽中且與該相鄰台面之該第一彩色主動區域及該第二彩色主動區域電接觸； 陰極鍍金屬，其位於該第二溝槽中且與該第三台面之該第一彩色主動區域及該第二彩色主動區域電接觸且該陰極鍍金屬在該第一溝槽中與該相鄰台面之該第一彩色主動區域、該第二彩色主動區域及該第三彩色主動區域電接觸；及 一陽極金屬化接點，其位於該第三台面之該第三n型層上。
  5. 如請求項4之LED陣列，其中該相鄰台面之該第三p型層係一非蝕刻p型層。
  6. 如請求項4之LED陣列，其中該第一彩色主動區域係一藍色主動區域且該第二彩色主動區域係一綠色主動區域。
  7. 如請求項4之LED陣列，其中該第一彩色主動區域係一藍色主動區域，該第二彩色主動區域係一綠色主動區域，且該第三彩色主動區域係一紅色主動區域。
  8. 如請求項1之LED陣列，其中該第一p型層、該第二p型層、該第一n型層及該第二n型層包括III族氮化物材料。
  9. 如請求項8之LED陣列，其中該III族氮化物材料包括GaN。
  10. 如請求項4之LED陣列，其中該第一p型層、該第二p型層、該第三p型層、該第一n型層、該第二n型層及該第三n型層包括III族氮化物材料。
  11. 如請求項10之LED陣列，其中該III族氮化物材料包括GaN。
  12. 如請求項1之LED陣列，其中該第一台面具有一側壁且該相鄰台面具有一側壁，且該第一台面側壁及該相鄰台面側壁與其上形成該等台面之一基板之一頂面形成自60度至小於90度之一範圍內之一角度。
  13. 一種電子系統，其包括： 如請求項2之LED陣列；及 驅動器電路系統，其經組態以將獨立電壓提供至陽極接點之一或多者。
  14. 如請求項13之電子系統，其中該電子系統選自由一基於LED之照明器具、一發光條、一發光片、一光學顯示器及一微型LED顯示器組成之群組。
  15. 一種製造一LED陣列之方法，該方法包括： 形成一第一台面，該第一台面包括一頂面、包含一第一p型層、一第一n型層及一第一彩色主動區域之至少一第一LED及該第一LED上之一第一穿隧接面，該頂面包括該第一穿隧接面上之一第二n型層； 形成一相鄰台面，該相鄰台面包括該第一LED、包含該第二n型層、一第二p型層及一第二彩色主動區域之一第二LED； 在該相鄰台面之該第二LED上形成一第二穿隧接面，且在該相鄰台面p型層之該第二穿隧接面上形成一第三n型層； 形成分離該第一台面與該相鄰台面之一第一溝槽；及 在該第一台面之該第二n型層及該相鄰台面之該第三n型層上形成陽極金屬化接點。
  16. 如請求項15之方法，其進一步包括形成一薄膜電晶體(TFT)驅動器，該TFT驅動器包括：一驅動電晶體，其具有連接至一VDD 線之一第一電極及一第二電極；一電容器，其連接至該驅動電晶體之該第二電極及一第一電極，該第一電極連接至一選擇電晶體；及該選擇電晶體，其具有該第一電極及一第二電極，該選擇電晶體之該第二電極連接至一資料線，其中該選擇電晶體經組態以由一選擇線控制，其中該驅動電晶體之該第二電極連接至該等陽極金屬化接點之一者。
  17. 如請求項15之方法，其進一步包括形成包括該第三n型層之該相鄰台面之一頂面。
  18. 如請求項15之方法，其進一步包括： 在該相鄰台面之該n型層上形成一第三彩色主動區域且該相鄰台面包括包含一第三p型層之一頂面； 形成一第三台面，該第三台面包括一頂面、該第一LED、該第二LED、該第二穿隧接面且包含該第二穿隧接面上之該第三n型層； 及該第三彩色主動區域，該第三台面之該頂面包括該第三n型層； 形成分離該相鄰台面與該第三台面之一第二溝槽； 在該第一溝槽中形成與該相鄰台面之該第一彩色主動區域及該第二彩色主動區域電接觸之陰極鍍金屬； 在該第二溝槽中形成與該第三台面之該第一彩色主動區域及該第二彩色主動區域電接觸之陰極鍍金屬，且該陰極鍍金屬在該第一溝槽中與該第二相鄰台面之該第一彩色主動區域、該第二彩色主動區域及該第三彩色主動區域電接觸，且該n型鍍金屬在該第一溝槽中與該第三彩色主動區域電接觸；及 在該第三台面之該第三n型層上形成一陽極金屬化接點。
  19. 如請求項18之方法，其中該第一LED、該第二LED及該第三LED之各者包括磊晶沈積之III族氮化物材料。
  20. 如請求項19之方法，其中該第一LED、該第二LED及該第三LED形成於一基板上，且其中藉由蝕刻溝槽來形成該第一溝槽及第二溝槽以形成該第一台面、該相鄰台面及該第三台面。
TW109144627A 2019-12-23 2020-12-17 Iii族氮化物多波長發光二極體陣列 TWI769622B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US16/725,445 2019-12-23
US16/725,445 US11404473B2 (en) 2019-12-23 2019-12-23 III-nitride multi-wavelength LED arrays
US202063055597P 2020-07-23 2020-07-23
US63/055,597 2020-07-23
US17/096,391 US11923398B2 (en) 2019-12-23 2020-11-12 III-nitride multi-wavelength LED arrays
US17/096,391 2020-11-12

Publications (2)

Publication Number Publication Date
TW202139452A true TW202139452A (zh) 2021-10-16
TWI769622B TWI769622B (zh) 2022-07-01

Family

ID=74096060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144627A TWI769622B (zh) 2019-12-23 2020-12-17 Iii族氮化物多波長發光二極體陣列

Country Status (6)

Country Link
EP (1) EP4082043A1 (zh)
JP (1) JP7423787B2 (zh)
KR (1) KR20220119118A (zh)
CN (1) CN114788005A (zh)
TW (1) TWI769622B (zh)
WO (1) WO2021133530A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202320362A (zh) * 2021-07-28 2023-05-16 英商普羅科技有限公司 控制ｌｅｄ顯示裝置之方法
CN114899298B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 一种像素单元及其制作方法、微显示屏、分立器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261207A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体発光素子
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
JP5381836B2 (ja) 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
TWI487140B (zh) * 2012-08-15 2015-06-01 華夏光股份有限公司 交流發光裝置
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
US11211525B2 (en) * 2017-05-01 2021-12-28 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
US20190198709A1 (en) * 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions

Also Published As

Publication number Publication date
EP4082043A1 (en) 2022-11-02
CN114788005A (zh) 2022-07-22
JP2023508046A (ja) 2023-02-28
WO2021133530A1 (en) 2021-07-01
TWI769622B (zh) 2022-07-01
JP7423787B2 (ja) 2024-01-29
KR20220119118A (ko) 2022-08-26

Similar Documents

Publication Publication Date Title
KR102590362B1 (ko) 식각 정지 층을 갖는 iii-질화물 다중 파장 led 어레이들
US11923401B2 (en) III-nitride multi-wavelength LED arrays
US11942507B2 (en) Light emitting diode devices
JP7285491B2 (ja) ナノワイヤ発光スイッチデバイス及びその方法
US11677043B2 (en) Light emitting diode device
TWI769622B (zh) Iii族氮化物多波長發光二極體陣列
US11923398B2 (en) III-nitride multi-wavelength LED arrays
CN109216395B (zh) 发光结构、发光晶体管及其制造方法
US11848402B2 (en) Light emitting diode devices with multilayer composite film including current spreading layer
KR102582373B1 (ko) 발광 트랜지스터 소자 및 발광 구조물
JP2023507445A (ja) 発光ダイオード前駆体およびその製造方法
US20230154968A1 (en) Thin-film led array with low refractive index patterned structures
US20230155070A1 (en) Thin-film led array with low refractive index patterned structures and reflector
US20220140198A1 (en) Light Emitting Diode Devices
WO2021054321A1 (ja) 半導体装置及びその製造方法