JP7423787B2 - Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ - Google Patents

Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ Download PDF

Info

Publication number
JP7423787B2
JP7423787B2 JP2022538775A JP2022538775A JP7423787B2 JP 7423787 B2 JP7423787 B2 JP 7423787B2 JP 2022538775 A JP2022538775 A JP 2022538775A JP 2022538775 A JP2022538775 A JP 2022538775A JP 7423787 B2 JP7423787 B2 JP 7423787B2
Authority
JP
Japan
Prior art keywords
type layer
mesa
led
layer
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022538775A
Other languages
English (en)
Other versions
JP2023508046A (ja
Inventor
アーミテージ，ロバート
ワイルドソン，アイザック
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/725,445 external-priority patent/US11404473B2/en
Priority claimed from US17/096,391 external-priority patent/US11923398B2/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023508046A publication Critical patent/JP2023508046A/ja
Application granted granted Critical
Publication of JP7423787B2 publication Critical patent/JP7423787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本開示の実施形態は、概して、発光ダイオード（ＬＥＤ）デバイスのアレイ及びそれを製造する方法に関する。より具体的には、実施形態は、トンネル接合を有するマイクロＬＥＤを提供するＩＩＩ族窒化物層をウエハ上に有する発光ダイオードデバイスのアレイに向けられる。
発光ダイオード（ＬＥＤ）は、それを電流が流れるときに可視光を発する半導体光源である。ＬＥＤは、Ｐ型半導体をＮ型半導体と組み合わせる。ＬＥＤは一般的に、ＩＩＩ族化合物半導体を使用する。ＩＩＩ族化合物半導体は、安定した動作を、他の半導体を用いるデバイスよりも高い温度で提供する。ＩＩＩ族化合物は典型的に、サファイア又は炭化ケイ素（ＳｉＣ）で形成された基板上に形成される。
ウェアラブル装置、ヘッドマウント型、及び大面積ディスプレイを含め、新たに出現した様々なディスプレイアプリケーションは、横方向の寸法が１００μｍ×１００μｍ未満まで小さくされた高密度のマイクロＬＥＤ（μＬＥＤ又はｕＬＥＤ）のアレイで構成される小型チップを必要とする。マイクロＬＥＤ（ｕＬＥＤ）は典型的に、直径又は幅で約５０μｍ以下の寸法を持ち、赤、青、及び緑の波長を有するマイクロＬＥＤを近接させて配置することにより、カラーディスプレイの製造に使用される。一般に、個々のマイクロＬＥＤダイから構築されるディスプレイを組み立てるのには、２つのアプローチが利用されてきた。１つ目は、ピックアンドプレースアプローチであり、これは、個別の青、緑、及び赤の波長のマイクロＬＥＤの各々をピックアップし、アライメントしてバックプレーン上に取り付け、続いてバックプレーンをドライバ集積回路に電気接続することを有する。各マイクロＬＥＤの小さいサイズに起因して、この組み立てシーケンスは遅く、製造誤差を被る。さらに、ディスプレイのますます高まる解像度要求を満たすためにダイサイズが小さくなるにつれて、必要な寸法のディスプレイを埋めるには、各ピックアンドプレース操作でますます多くのダイを移さなければならない。
代わりに、複雑化するピックアンドプレース物質移動プロセスを回避するために、マイクロＬＥＤディスプレイを実現するために多様なモノリシック製造法が提案されてきた。モノリシック製造法を提供するＬＥＤデバイス及びその製造方法を提供することが望ましい。
本開示の実施形態は、ＬＥＤアレイ、及びＬＥＤアレイを製造する方法に関する。第１の実施形態において、発光ダイオード（ＬＥＤ）アレイは、頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサであり、当該第１メサの頂面は、第１のトンネル接合上の第２のｎ型層を有する、第１メサと、頂面と、第１のＬＥＤと、第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、を有する隣接メサと、隣接メサの第２のＬＥＤ上の第２のトンネル接合、及び隣接メサの第２のトンネル接合上の第３のｎ型層と、第１メサと隣接メサとを分離する第１のトレンチと、第１メサの第２のｎ型層上及び隣接メサの頂面上のアノードコンタクトと、を有する。ＬＥＤアレイは更に、ＶＤＤラインに接続される第１電極及び第２電極を持つ駆動トランジスタと、該駆動トランジスタの第２電極及び選択トランジスタの第１電極に接続されたキャパシタと、第１電極及び第２電極を持つ選択トランジスタと、を有するＴＦＴドライバを有し、選択トランジスタの第２電極はデータラインに接続され、選択トランジスタは、選択ラインによって制御されるように構成され、駆動トランジスタの第２電極は、アノードコンタクトのうちの１つに接続される。
第２の実施形態において、第１の実施形態は、隣接メサの頂面が第３のｎ型層を有するように変更される。
第３の実施形態において、第１の実施形態は更に、隣接メサのｎ型層上の第３のカラー活性領域であり、隣接メサは、第３のｐ型層を含む頂面を有する、第３のカラー活性領域と、第１のＬＥＤ、第２のＬＥＤ、第２のトンネル接合、及び第２のトンネル接合上の第３のｎ型層、を有する第３メサと、隣接メサと第３メサとを分離する第２のトレンチと、
隣接メサの第１のカラー活性領域及び第２のカラー活性領域と電気的に接触した、第１のトレンチ内のカソードメタライゼーションと、第３メサの第１のカラー活性領域及び第２のカラー活性領域と電気的に接触し、且つ隣接メサの第１のカラー活性領域、第２のカラー活性領域、及び第３のカラー活性領域と電気的に接触した第１のトレンチ内のカソードメタライゼーションと電気的に接触した、第２のトレンチ内のカソードメタライゼーションと、第３メサの第３のｎ型層上のアノードメタライゼーションコンタクトと、を有する。
第４の実施形態において、第３の実施形態は、隣接メサの第３のｐ型層がエッチングされていないｐ型層であるという特徴を含む。第５の実施形態において、第３又は第４の実施形態は、第１のカラー活性領域が青色活性領域であり、第２のカラー活性領域が緑色活性領域であるとして変更される。第６の実施形態において、第３又は第４の実施形態は、第１のカラー活性領域が青色活性領域であり、第２のカラー活性領域が緑色活性領域であり、第３のカラー活性領域が赤色活性領域であるとして変更される。
第７の実施形態において、第１乃至第６の実施形態のいずれかが、第１のｐ型層、第２のｐ型層、第１のｎ型層、及び第２のｎ型層がＩＩＩ族窒化物材料を有するように変更される。第８の実施形態において、第７の実施形態は、ＩＩＩ族窒化物材料がＧａＮを有するという特徴を含む。第９の実施形態において、第３乃至第６の実施形態のいずれかが、第１のｐ型層、第２のｐ型層、第３のｐ型層、第１のｎ型層、第２のｎ型層、及び第３のｎ型層がＩＩＩ族窒化物材料を有するという特徴を含む。第１０の実施形態において、第９の実施形態が、ＩＩＩ族窒化物材料はＧａＮを有するようにされる。
第１１の実施形態において、第１乃至第１０の実施形態のいずれかが、第１メサが側壁を持ち、隣接メサが側壁を持ち、第１メサの側壁及び隣接メサの側壁が、メサが上に形成された基板の頂面と、６０度から９０度未満までの範囲内の角度を形成するという特徴を含む。
本開示の他の一態様は、エレクトロニクスシステムに関し、第１２の実施形態において、エレクトロニクスシステムは、第１乃至第１１の実施形態のいずれかのＬＥＤアレイと、
１つ以上のアノードコンタクトに独立した電圧を提供するように構成されたドライバ回路と、を有する。第１３の実施形態において、第１２の実施形態は、当該エレクトロニクスシステムが、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなる群から選択されるという特徴を含む。
他の一態様は、ＬＥＤアレイを製造する。第１４の実施形態において、方法は、頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサを形成し、頂面は、第１のトンネル接合上の第２のｎ型層を有し、第１のＬＥＤと、第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、を有する隣接メサを形成し、隣接メサの第２のＬＥＤ上の第２のトンネル接合と、隣接メサの第２のトンネル接合上の第３のｎ型層とを形成し、第１メサと隣接メサとを分離する第１のトレンチを形成し、そして、第１メサの第２のｎ型層上及び隣接メサの第３のｎ型層上にアノードコンタクトを形成する、ことを有する。
第１５の実施形態において、第１４の実施形態は更に、第３のｎ型層を有する隣接メサの頂面を形成することを有する。第１６の実施形態において、第１４又は第１５の実施形態は更に、隣接メサのｎ型層上に第３のカラー活性領域を形成することであり、隣接メサは、第３のｐ型層を含む頂面を有する、形成することと、頂面、第１のＬＥＤ、第２のＬＥＤ、第２のトンネル接合、及び該第２のトンネル接合上の第３のｎ型層、を含む第３メサを形成することであり、該第３メサの頂面は第３のｎ型層を有する、形成することと、隣接メサと第３メサとを分離する第２のトレンチを形成することと、第１のトレンチ内に、隣接メサの第１のカラー活性領域及び第２のカラー活性領域と電気的に接触したカソードメタライゼーションを形成することと、第３メサの第１のカラー活性領域及び第２のカラー活性領域と電気的に接触し、且つ第２の隣接メサの第１のカラー活性領域、第２のカラー活性領域、及び第３のカラー活性領域と電気的に接触した第１のトレンチ内のｎ型メタライゼーション並びに第３のカラー活性領域と電気的に接触した第１のトレンチ内のカソードメタライゼーションと電気的に接触した、第２のトレンチ内のカソードメタライゼーションを形成することと、第３メサの第３のｎ型層上にアノードコンタクトを形成することと、を有する。当該方法は更に、ＶＤＤラインに接続される第１電極及び第２電極を持つ駆動トランジスタと、該駆動トランジスタの第２電極及び選択トランジスタの第１電極に接続されたキャパシタと、第１電極及び第２電極を持つ選択トランジスタと、を有するＴＦＴドライバを形成することを有し、選択トランジスタの第２電極はデータラインに接続され、選択トランジスタは、選択ラインによって制御されるように構成され、駆動トランジスタの第２電極は、アノードコンタクトのうちの１つに接続される。
第１７の実施形態において、第１６の実施形態は、第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤの各々がエピタキシャル堆積されたＩＩＩ族窒化物材料を有するようにされる。第１８の実施形態において、第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤは基板上に形成される。第１９の実施形態において、第１８の実施形態は、第１のトレンチ及び第２のトレンチが、第１メサ、隣接メサ及び第３メサを形成するようにトレンチをエッチングすることによって形成されるようにされる。第２０の実施形態において、第１８又は第１９の実施形態は、ＩＩＩ族窒化物材料がＧａＮを有するようにされる。
本開示の上述の特徴を詳細に理解することができるように、上で簡単に要約した本開示のより具体的な説明が、実施形態を参照して行われ、実施形態の一部が添付の図面に示される。しかしながら、言及しておくことには、添付の図面は、この開示の典型的な実施形態のみを示しており、それ故に、その範囲を制限するものとみなされるべきでなく、本開示は、等しく有効な他の実施形態を認め得るものである。ここに記載される実施形態は、同様の要素を似通った参照符号で指し示す添付図面の図に、限定ではなく例として示される。
１つ以上の実施形態に従った多重量子井戸を含む赤色、緑色、及び青色ＬＥＤデバイスの断面図を示している。 図１のＬＥＤデバイスの上に形成された犠牲層及びエッチングマスクを示している。 ＬＥＤアレイを形成する３つのメサを提供するためのエッチングプロセス後の、図２のデバイスを示している。 図３のＬＥＤアレイの３つのメサ上のコンフォーマル誘電体層を示している。 図４のデバイスの誘電体層内に開口をエッチングした後の、図４のＬＥＤアレイを示している。 開口内へのカソードメタライゼーションの堆積後の、図５のＬＥＤアレイを示している。 導電金属の電着後の、図６のＬＥＤアレイを示している。 アノード形成後の第１メサ及び第２メサを有するＬＥＤアレイを示している。 ｐコンタクト形成後の図７のＬＥＤアレイを示している。 バックプレーンに接続された図７のＬＥＤアレイを示している。 一実施形態に従った、２つ以上の色を発するように構成されたＬＥＤアレイを有するエレクトロニクス装置の上面図を示している。 図１０のセクションＡを示している。 一実施形態に従った、ＬＥＤアレイ及び１つ以上のＴＦＴドライバを含むエレクトロニクス装置の側面図を示している。 ＬＥＤアレイ及びＴＦＴドライバを有するエレクトロニクス装置の一実施形態を示している。 図１３のセクションＢを示している。
本開示の幾つかの例示的な実施形態を説明する前に、理解されるべきことには、本開示は、以下の説明に記載される構成又はプロセスステップの詳細に限定されるものではない。本開示は、他の実施形態が可能であり、様々なやり方で実施されたり実行されたりすることができる。
１つ以上の実施形態に従ってここで使用される用語“基板”は、プロセスが作用する表面又は表面部分を持つった、中間構造又は最終構造を指す。さらに、一部の実施形態における基板への言及は、文脈が明確に別のことを示さない限り、基板の一部のみも指す。また、一部の実施形態に従った基板上に堆積することへの言及は、ベア基板上に堆積すること、又は１つ以上の層、膜、フィーチャ若しくは材料が上に堆積若しくは形成された基板上に堆積することを含む。
１つ以上の実施形態において、“基板”は、製造プロセス中に膜処理が行われる任意の基板又は基板上に形成された材料表面を意味する。例示的な実施形態において、処理が行われる基板表面は、用途に応じて、例えばシリコン、酸化シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、歪みシリコン、アモルファスシリコン、ドープトシリコン、炭素ドープト酸化シリコン、ゲルマニウム、ガリウム砒素、ガラス、サファイアなどの材料、及び例えば金属、金属窒化物、ＩＩＩ族窒化物（例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、及び他の合金）、金属合金、及び他の導電性材料などの、任意の他の好適材料を含む。基板は、限定することなく、発光ダイオード（ＬＥＤ）デバイスを含む。一部の実施形態における基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶキュア、電子ビームキュア、及び／又はベークするための前処理プロセスに曝される。基板自体の表面上での直接的な膜処理に加えて、一部の実施形態において、開示される膜処理工程のいずれかはまた、基板上に形成された下地層上も実行され、用語“基板表面”は、文脈が示すような下地層を含むことを意図している。従って、例えば、膜／層又は部分的な膜／層が基板表面上に堆積される場合、新たに堆積された膜／層の露出面が基板表面となる。
用語“ウエハ”及び“基板”は、本開示において、相互に交換可能に使用される。従って、ここで使用されるとき、ウエハは、ここに記載されるＬＥＤデバイスの形成のための基板として機能する。
ここに記載される実施形態は、ＬＥＤデバイスのアレイ、及びＬＥＤデバイスのアレイ（又はＬＥＤアレイ）を形成する方法を記述する。特に、本開示は、複数の色又は波長を放つＬＥＤデバイス、及びそのようなＬＥＤデバイスを単一のウエハから製造する方法を記述する。複数の色又は波長を放つＬＥＤデバイスの位置及びサイズは、ＬＥＤデバイスを形成する材料のエピタキシャル堆積後に、リソグラフィ工程及びエッチング深さを調節することによって制御される。一部の実施形態において、複数の色又は波長を放つ隣接し合うＬＥＤが、共通のｎ型電気コンタクトを使用する。一部の実施形態において、ＬＥＤは、基板除去を必要としないプロセスを使用することによって形成されることができる。本開示の１つ以上の実施形態は、マイクロＬＥＤディスプレイの製造に使用されることができる。
１つ以上の実施形態において、異なる波長を発する２つ以上の活性領域を単一のウエハ上に集積するＬＥＤデバイス及びその製造のための方法を利用することによって、あまり複雑でないマイクロＬＥＤ製造プロセスが提供される。１つ以上の実施形態に従って記述されるデバイス及び方法は、例えばＡｌＩｎＧａＮ材料系の材料といった、青色、緑色、及び赤色ＬＥＤを形成するように製造されることができるＩＩＩ族窒化物材料を利用する。ここに記載される実施形態は、マイクロＬＥＤディスプレイに使用されることができる例えばチップなどのマルチカラーデバイスを提供する。１つ以上の実施形態において、単一のエピタキシャル成長プロセスで複数の層が積層され、それら複数の多層が、異なる波長で発光するように構成される。異なる波長のエミッタ間でそれぞれの発光強度比を変化させることができるように構成されたデバイスが提供される。
１つ以上の実施形態によれば、デバイス及び方法は、単一の活性領域内で、すなわち、１つのｐｎ接合のｐ層及びｎ層の間で、赤色、緑色、及び青色光を発するように構成された多重量子井戸（ＭＱＷ）を提供する。１つ以上の実施形態において、同一のエピタキシャルウエハ上に幾つかのｐｎ接合を有した、同一のＬＥＤデバイス内の異なる波長の２つ以上のピクセルが形成される。ここに更に記載されるような複数の工程を用いてメサをエッチングすることにより、実施形態は、それら複数のｐｎ接合の各々への独立した電気コンタクトの形成を提供する。１つ以上の実施形態によれば、異なる波長の１つ以上のエミッタ層が、別々の電流経路を有する別々のｐｎ接合に埋め込まれ、そうして、波長及び放射輝度が独立に制御される。
図３は、同一ウエハ上で互いに隣接して２つ以上の異なる色を放つように構成されたＬＥＤアレイの例示的な実施形態を示している。幾つかのｐｎ接合及び活性領域が互いの上に積層されており、それらは、一部の実施形態において、不要な層が成長後エッチングによって除去されるエピタキシャル成長シーケンスによって作製される。１つ以上の実施形態において、ドライエッチングを使用して、埋め込まれた層にコンタクトをとるためのトレンチを開ける方法が提供される。しかしながら、発見されたことには、ドライエッチングのプロセスは、エピタキシャル層のＩＩＩ族窒化物結晶構造に原子レベルのダメージを導入し、それがｐ型層の導電型をｎ型層に変化させてしまう。
ドライエッチング中のこの導電型変換に起因して、ドライエッチングによって露出された埋め込みｐ型窒化物表面に対して低抵抗のオーミックコンタクトを得ることができない。従って、ドライエッチングによって製造される図３に示すタイプのＬＥＤアレイ１０９では、ｐ－ＧａＮ表面にダメージをもたらし、ドライエッチングされたｐ－ＧａＮ表面への非オーミックコンタクトが、青色及び緑色の活性領域に対して１ボルト以上の順方向電圧ペナルティを生じさせる。たとえ電圧ペナルティがデバイス製造者に受け入れ可能であったとしても、ｐ－ＧａＮ層内でエッチングが停止することを確実にすべくエッチング速度を制御する際の誤差に対して十分なマージンを提供するために、ｐ－ＧａＮ層を最適よりも遥かに厚く成長されなければならないことになる。
１つ以上の実施形態によれば、エピタキシャル層にトンネル接合を組み込むことにより、エッチングされたｐ－ＧａＮ表面に対して電気コンタクトを為すことを試みることに伴う困難さなく、図３に示す機能が達成される。特定の実施形態において、電気コンタクトは、活性領域にダメージを与えることなく又は光吸収損失を誘起することなく、かなり大きい厚さに成長されることができるものであるｎ型ＧａＮ層に対して為される。ここに記載されるリソグラフィ及びエッチング方法の実施形態は、同一ウエハ上の隣接する位置における、異なる色を発するように構成されたＬＥＤの製造を可能にする。基板除去を必要とすることなく、異なるＬＥＤ色のグループに共通のｎ型電気コンタクトが作製される。
１つ以上の実施形態によれば、既存の方法と比較して、マイクロＬＥＤディスプレイ用のソースダイを作り出すために製造されなければならない別々のエピタキシレシピの数の削減をもたらすＬＥＤアレイ及びその製造プロセスが提供される。エピタキシレシピの数の削減は、ＬＥＤアレイ製造のエピタキシャル製造段階におけるコスト及び複雑さを低減させる。既存の方法は、別々の青色、緑色、及び赤色エピタキシレシピの製造を必要とする。１つ以上の実施形態において、一度に１つのピクセルのみに代えて、ピクセルのアレイを一緒に転写することができるので、ディスプレイを埋めるのに必要なピックアンドプレース操作の数が減少する。より少ないピックアンドプレース操作は、ディスプレイ組み立て段階におけるコスト及びスループットの改善につながる。一部の実施形態では、ピックアンドプレース操作の必要性が完全に排除され、代わりに、各ウエハが３つの必要な色（赤、青、及び緑）の全てを含むことができるので、ウエハレベル全体でのディスプレイ上へのピクセルの転写を可能にする。そのような実施形態では、処理されるウエハの全体又はその大きなピースがディスプレイに直接組み込まれ得る。１つ以上の実施形態によれば、エッチングされたｐ－ＧａＮ表面にオーミック電気コンタクトを為さなければならない問題が回避され、より低い動作電圧及びより高いウォールプラグ（wall-plug）効率を可能にする。一部の実施形態において、トンネル接合内のエッチングによるコンタクトの全てが、高いＬＥＤ効率を維持しながらｐ－ＧａＮ層よりも遥かに厚く成長させることができるｎ－ＧａＮ層に対して為されるので、エッチング速度の制御に対する制約が緩和される。
従って、１つ以上の実施形態は、異なる色を発するように構成された、順に成長されてトンネル接合によって接続された２つ以上の別々の活性領域を含んだ、例えばＧａＮ系ＬＥＤウエハなどのＩＩＩ族窒化物系ＬＥＤを提供する。実施形態は、２つ又は３つの異なる色のＬＥＤを互いに近接させて同一ウエハ上に作り出す別々の活性領域の各々に対して独立した電気コンタクトを為すことを可能にするマルチレベルメサエッチングプロセスを提供する。１つ以上の実施形態は、平面状のｎ型ＩＩＩ族窒化物（例えば、ＧａＮ）表面に対して為されたコンタクトに代えて、エッチングされたメサの側壁に対して為されたｎ型電気コンタクトを含む。ウエハの、基板側とは反対側から為された共通のｎコンタクトが、赤色、緑色、及び青色ＬＥＤメサのアレイ全体に使用され得る。
本開示の一態様は、ＬＥＤアレイを製造する方法に関する。先ず図１を参照するに、ＬＥＤデバイス１００は、基板１０１上に複数のＩＩＩ族窒化物層を形成して、基板上に複数のカラー活性領域を含む複数のＬＥＤを形成することによって製造される。それらカラー活性領域は、第１のカラー活性領域１２４、第２のカラー活性領域１１４、及び第３のカラー活性領域１０４を含む。これら異なるカラー活性領域を積層する如何なる順序も本開示の範囲内であるが、特定の実施形態において、そこから層が形成される基板１０１側に放射するデバイスでは、最も短い発光波長のカラー活性領域が、２つ以上のカラー活性領域を形成する順序で、成長される最初のカラー活性領域である。従って、１つ以上の実施形態において、第１のカラー活性領域１２４が、最初に基板上に形成され、且つ青色活性領域であり、次いで、第２のカラー活性領域１１４は形成され、これは緑色活性領域であり、次いで、赤色活性領域である第３のカラー活性領域１０４が形成される。第１のカラー活性領域１２４が青色であり、第２のカラー活性領域１１４が緑色であり、第３のカラー活性領域１０４が赤色であるこのシーケンスは、青色活性領域１２４からの発光の、より長い波長のカラー活性領域による内部吸収を回避する。
従って、ある一定の特定の実施形態によれば、ＬＥＤデバイス１００は、基板上に形成された第１のｎ型層１２６、第１のｎ型層１２６上に形成された第１のｐ型層１２２、及び第１のｎ型層１２６と第１のｐ型層１２２との間の第１のカラー活性領域１２４を含む第１のＬＥＤを有する。１つ以上の実施形態において、第１のカラー活性領域１２４は青色活性領域である。図示した実施形態において、特には第１のｐ型層１２２上である第１のＬＥＤ上に、第１のトンネル接合１２０が存在する。トンネル接合は、逆バイアスにて、ｐ型層の価電子帯からｎ型層の伝導帯に電子がトンネリングすることを可能にする構造である。ｐ型層とｎ型層とが互いに接する箇所をｐ／ｎ接合と呼ぶ。電子がトンネリングするとき、ｐ型層内に正孔が残され、その結果、双方の領域にキャリアが生成される。従って、逆バイアスで小さいリーク電流のみが流れるダイオードのような電子デバイスにおいて、トンネル接合を横切って逆バイアスで大きい電流を運ぶことができる。トンネル接合は、ｐ／ｎトンネル接合における伝導帯（伝導バンド）と価電子帯（価電子バンド）との特定のアライメントを有する。これは、非常に高いドーピング（例えば、ｐ＋＋／ｎ＋＋接合）を用いることによって達成されることができる。さらに、ＩＩＩ族窒化物材料は、異なる合金組成間のヘテロ界面に電場を作り出す固有の分極を持つ。この分極場も、トンネリングのためのバンドアライメントを達成するのに利用されることができる。
なおも図１を参照するに、ＬＥＤデバイス１００は更に、第１のトンネル接合１２０上の第２のｎ型層１１６、第２のｎ型層１１６上に形成された第２のｐ型層１１２、及び第２のｎ型層１１６と第２のｐ型層１１２との間の第２のカラー活性領域１１４を含む第２のＬＥＤを有する。１つ以上の実施形態において、第２のカラー活性領域１１４は緑色活性領域である。図示した実施形態において、特には第２のｐ型層１１２上である第２のＬＥＤ上に、第２のトンネル接合１１０が存在する。ＬＥＤデバイス１００は更に、第２のトンネル接合１１０上に形成された第３のｎ型層１０６、第３のｎ型層１０６上に形成された第３のｐ型層１０２、及び第３のｎ型層１０６と第３のｐ型層１０２との間の第３のカラー活性領域１０４を含む第３のＬＥＤを有する。１つ以上の実施形態において、第３のカラー活性領域１０４は赤色活性領域である。
基板１０１は、ＩＩＩ族窒化物ＬＥＤデバイスの形成に使用されるように構成された、当業者に知られた任意の基板とし得る。１つ以上の実施形態において、基板は、サファイア、炭化ケイ素、シリカ（Ｓｉ）、石英、酸化マグネシウム（ＭｇＯ）、酸化亜鉛（ＺｎＯ）、スピネル、及びこれらに類するもの、のうちの１つ以上を有する。特定の実施形態において、基板１０１はサファイアを有する。１つ以上の実施形態において、基板１０１は、基板１０１の頂面１０１ｔ上でのＬＥＤの形成に先立ってパターニングされない。従って、一部の実施形態において、基板１０１は、パターニングされず、平坦又は実質的に平坦であるとみなされることができる。他の実施形態において、基板１０１はパターニングされた基板である。
１つ以上の実施形態において、第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤの各々のｎ型層及びｐ型層は各々、ＩＩＩ族窒化物材料の層を有する。一部の実施形態において、ＩＩＩ族窒化物材料は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、及びインジウム（Ｉｎ）のうち１つ以上を有する。従って、一部の実施形態において、それぞれのＬＥＤのｎ型層及びｐ型層は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウムインジウム（ＡｌＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、及びこれらに類するもの、のうちの１つ以上を有する。特定の実施形態において、それぞれのＬＥＤのｎ型層及びｐ型層は、ｎドープされたＧａＮ及びｐドープされたＧａＮを有する。
１つ以上の実施形態において、第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤを形成するＩＩＩ族窒化物材料の層は、スパッタ堆積、原子層成長（ＡＬＤ）、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、プラズマ原子層成長（ＰＥＡＬＤ）、及びプラズマ化学気相成長（ＰＥＣＶＤ）のうちの１つ以上によって堆積される。
ここで使用される“スパッタ堆積”は、スパッタリングによる薄膜堆積の物理気相成長（ＰＶＤ）法を指す。スパッタ堆積では、例えばＩＩＩ族窒化物といった材料が、供給源であるターゲットから基板上へと放出される。この技術は、ソース材料であるターゲットのイオン衝撃に基づく。イオン衝撃は、純物理的プロセス、すなわち、ターゲット材料のスパッタリングによって蒸気を生じさせる。
ここでの一部の実施形態に従って使用されるとき、“原子層成長”（ＡＬＤ）又は“周期的堆積”は、基板表面上に薄膜を堆積させるために使用される気相技術を指す。ＡＬＤのプロセスは、基板表面上に材料の層を堆積させるために、基板の表面又は基板の一部が、つまりは２つ以上の反応性化合物である代わる代わるの前駆体に曝されることを伴う。基板が代わる代わるの前駆体に曝されるとき、前駆体が順次又は同時に導入される。処理チャンバの反応ゾーンに前駆体が導入され、基板又はその一部がそれらの前駆体に別々に曝される。
一部の実施形態に従ってここで使用されるとき、“化学気相成長”は、材料の膜が、化学物質の分解によって気相から基板表面上に堆積されるプロセスを指す。ＣＶＤでは、基板表面が、複数の前駆体及び／又は補助試薬に同時又は実質的同時に曝される。ここで使用されるとき、“実質的同時に”は、共通フロー、又は前駆体の曝露の大部分について重なりがある場合、のいずれかを指す。
一部の実施形態に従ってここで使用されるとき、“プラズマ原子層成長（ＰＥＡＬＤ）”は、基板上に薄膜を堆積させるための技術を指す。ＰＥＡＬＤプロセスの一部の例では、熱ＡＬＤプロセスに対して、同じ化学的前駆体からではあるが、より高い堆積速度及びより低い温度で材料が形成され得る。ＰＥＡＬＤプロセスでは、一般的に、チャンバ内に基板を有するプロセスチャンバに反応性ガス及び反応性プラズマが順次に導入される。第１の反応性ガスがプロセスチャンバ中にパルス状に発せられて基板表面に吸着される。その後、反応性プラズマがプロセスチャンバ中にパルス状に発せられて第１の反応性ガスと反応して、例えば薄膜である堆積材料を基板上に形成する。熱ＡＬＤプロセスと同様に、これら反応物質の各々の送達間にパージ工程が行われ得る。
１つ以上の実施形態に従ってここで使用されるとき、“プラズマ化学気相成長（ＰＥＣＶＤ）”は、基板上に薄膜を堆積させるための技術を指す。ＰＥＣＶＤプロセスでは、キャリアガスに混入された、例えば気相ＩＩＩ窒化物材料又は液相ＩＩＩ窒化物材料の蒸気などの、気相又は液相にあるソース材料が、ＰＥＣＶＤチャンバに導入される。プラズマ開始ガスもチャンバに導入される。チャンバ内でのプラズマの生成が励起ラジカルを作り出す。チャンバ内に置かれた基板の表面に励起ラジカルが化学的に結合されて、基板上に所望の膜を形成する。
１つ以上の実施形態において、ＬＥＤアレイを形成することになるＬＥＤデバイス１００は、ＬＥＤデバイス層がエピタキシャルに成長されるように基板１０１を有機金属気相エピタキシ（ＭＯＶＰＥ）炉内に配置することによって製造される。
第１のｎ型層１２６は、異なる組成及びドーパント濃度を含む半導体材料の１つ以上の層を有する。特定の実施形態において、第１のｎ型層１２６は、例えばｎ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。第１のｐ型層１２２は、異なる組成及びドーパント濃度を含む半導体材料の１つ以上の層を有する。特定の実施形態において、第１のｐ型層１２２は、例えばｐ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。使用時に、第１のカラー活性領域１２４のｐｎ接合を流れる電流が発生され、第１のカラー活性領域１２４が、材料のバンドギャップエネルギーによって部分的に決定される第１の波長の光を生成する。一部の実施形態において、第１のｎ型層１２６、第１のｐ型層１２２、及び第１のカラー活性領域１２４を有する第１のＬＥＤは、１つ以上の量子井戸を含む。１つ以上の実施形態において、第１のカラー活性領域１２４は青色光を発するように構成される。
特定の実施形態において、青色ＬＥＤのｐ－ＧａＮ層を有する第１のｐ型層１２２の形成が完了した後、第１のトンネル接合１２０を成長させるためにエピタキシャル成長条件が変更される。次いで、第２のｎ型層１１６、第２のｐ型層１１２、及び第２のｎ型層１１６と第２のｐ型層１１２との間の第２のカラー活性領域１１４を有する第２のＬＥＤが形成される。第２のｎ型層１１６は、例えばｎ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。第２のｐ型層１１２は、異なる組成及びドーパント濃度を含む半導体材料の１つ以上の層を有する。特定の実施形態において、第２のｐ型層１１２は、例えばｐ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。使用時に、第２のカラー活性領域１１４のｐｎ接合を流れる電流が発生され、第２のカラー活性領域１１４が、材料のバンドギャップエネルギーによって部分的に決定される第２の波長の光を生成する。一部の実施形態において、第２のｎ型層１１６、第２のｐ型層１１２、及び第２のカラー活性領域１１４を有する第２のＬＥＤは、１つ以上の量子井戸を含む。１つ以上の実施形態において、第２のカラー活性領域１１４は緑色光を発するように構成される。一部の実施形態に従った第２のＬＥＤの形成は、第２のｎ型層１１６の厚さ及び／又は成長条件に対する変更を含む。
特定の実施形態において、緑色ＬＥＤのｐ－ＧａＮ層を有する第２のｐ型層１１２の形成が完了した後、第２のトンネル接合１１０を成長させるためにエピタキシャル成長条件が変更される。次いで、第３のｎ型層１０６、第３のｐ型層１０２、及び第３のｎ型層１０６と第３のｐ型層１０２との間の第３のカラー活性領域１０４を有する第３のＬＥＤが形成される。第３のｎ型層１０６は、例えばｎ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。第３のｐ型層１０２は、異なる組成及びドーパント濃度を含む半導体材料の１つ以上の層を有する。特定の実施形態において、第３のｐ型層１０２は、例えばｐ－ＧａＮといったＩＩＩ族窒化物のエピタキシャル層を成長させることによって形成される。使用時に、第３のカラー活性領域１０４のｐｎ接合を流れる電流が発生され、第３のカラー活性領域１０４が、材料のバンドギャップエネルギーによって部分的に決定される第３の波長の光を生成する。一部の実施形態において、第３のｎ型層１０６、第３のｐ型層１０２、及び第３のカラー活性領域１０４を有する第３のＬＥＤは、１つ以上の量子井戸を含む。１つ以上の実施形態において、第３のカラー活性領域１０４は赤色光を発するように構成される。一部の実施形態に従った第３のＬＥＤの形成は、第３のｎ型層１０６の厚さ及び／又は成長条件に対する変更を含む。
本開示は、第１のトンネル接合１２０及び第２のトンネル接合１１０又はＬＥＤカラー活性領域の如何なる特定のエピタキシャル設計にも限定されない。第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤのエピタキシャル成長後、図２－図８に示すように、一連のフォトリソグラフィ及びドライエッチングプロセスを使用して、１つ以上の実施形態に従ったＬＥＤアレイ１０９を形成する。フォトリソグラフィ及びドライエッチングプロセスの最終結果は、図８に示すような異なる高さを有するメサのアレイである。特定の発光色にとって必要でない量子井戸及びｐｎ接合がメサの一部でエッチング除去され、それが、異なる高さを持つメサをもたらす。
実施形態によれば、以下に説明するように、フォトリソグラフィ及びドライエッチングプロセスにおいて様々なオプションを使用することができる。例えばフォトレジスト露光、現像、剥離及び洗浄の工程などの通常の処理工程は、図２－図８から省略されている。エッチングプロセスの一実施形態において、図２に示すように、最大の高さを持つメサが望まれる場所の第３のｐ型層１０２の部分の上に、第１の犠牲層１２５ａがパターン形成される。第１メサの高さよりも大きい高さを持つ隣接メサの場所の第３のｐ型層１０２の部分の上に、第２の犠牲層１２５ｂがパターン形成される。第１の犠牲層１２５ａは、第２の犠牲層１２５ｂよりも大きい高さを持つ。
第１の犠牲層１２５ａ及び第２の犠牲層１２５ｂの形成後、図２に示すように、第１の犠牲層１２５ａ及び第２の犠牲層１２５ｂによって覆われていない第３のｐ型層１０２の上と、第１の犠牲層１２５ａ及び第２の犠牲層の上とに、エッチングマスク層１２７が堆積される。図示の実施形態において、エッチングマスク層１２７を形成する材料も、第１の犠牲層１２５ａ及び第２の犠牲層１２５ｂを形成する材料も、ドライエッチングケミストリに対して不浸透性ではない。従って、エッチングマスク層１２７及び／又は犠牲層をエッチングし去るのに十分な長さのエッチング時間に対して、エピタキシャルウエハ内までエッチングされる深さが、エッチングマスク層及び犠牲層の厚さに依存する。そこで、メサの各々の高さを制御すべく、犠牲層、エッチングマスク層、並びに第１のＬＥＤ、第２のＬＥＤ、及び第３のＬＥＤのエピタキシャル形成層の間のエッチングレートの差と、犠牲層の厚さとを用いて、相異なる高さの隣接し合うメサを単一のドライエッチング工程で得ることができる。第１メサ１０３は、Ｈによって表記する第１の高さを持ち、隣接メサ１０５は第２の高さを持ち、第３メサ１０７は第３の高さを持つ。図示の実施形態において、第１メサ１０３の第１の高さＨは、隣接メサ１０５の第２の高さ及び第３メサ１０７の第３の高さよりも小さい。隣接メサ１０５の第２の高さは、第３メサ１０７の第３の高さよりも大きい。従って、第１メサ１０３が、３つのメサのうち最も短い。第１のトレンチ１１１が、第１メサ１０３と隣接メサ１０５とを分離し、第２のトレンチ１１３が、隣接メサ１０５と第３メサ１０７とを分離する。第１メサ１０３は側壁１０３ｓを持ち、隣接メサ１０５は側壁１０５ｓを持ち、第３メサ１０７は側壁１０７ｓを持つ。１つ以上の実施形態において、側壁１０３ｓ、１０５ｓ、及び１０７ｓは、基板の頂面１０１ｔに対して角度付けられる。第１メサ１０３の側壁１０３ｓ、隣接メサ１０５の側壁１０５ｓ、及び第３メサ１０７の側壁１０７ｓは各々、基板１０１の頂面１０１ｔと、７５度から９０度未満までの範囲内又は６０度から９０度未満までの範囲内の角度“ａ”を形成する。
図８Ａに関して説明することになる一部の実施形態では、第１メサ１０３と隣接メサ１０５とが存在する。従って、そのような実施形態では、製造プロセス中に、第１の犠牲層のみが使用され、第１のトレンチのみが形成される。
第１のトレンチ１１１及び第２のトレンチ１１３の位置で、このエッチングプロセスは、実効的に基板１０１で停止する。何故なら、基板は、ＩＩＩ族窒化物エピタキシャル層をエッチングするのに使用される条件下のエッチングに対してほぼ不浸透性であるからである。１つ以上の実施形態において、エッチングマスク層１２７、第１の犠牲層１２５ａ、及び第２の犠牲層１２５ｂは、同じ材料又は異なる材料で構成される。マスキング及びエッチングプロセスのための好適なエッチングマスク材料として、フォトレジスト又は例えば二酸化シリコンや窒化シリコンなどの誘電体材料を用いることができる。
エッチングプロセスの代替実施形態において、各々異なる高さを持つ第１メサ１０３、隣接メサ１０５、及び第３メサ１０７は、別々のドライエッチング工程で処理される。第１のエッチング工程にて、相等しい高さのメサが作製される。第１のエッチング工程が終了され、一部のメサは、それらの高さが後続エッチング工程で減らされるのを防ぐために再マスキングされる。そのマスク層は、プロセス中に完全にはエッチングされず、一部の実施形態において、そのエッチングケミストリに対して不浸透性である材料を有する。この代替実施形態は、前の段落で説明した実施形態よりも遅い製造スループットを示すが、例えばマスク及び犠牲層の厚さ及びエッチングレート選択性などのパラメータの制御があまり厳しくないことを示す。
図３に示したメサエッチングプロセスの終了及び好適な洗浄工程に続いて、埋め込まれたｐ型層の活性化が、それら埋め込みｐ型層のエッチングされた側壁を通じて水素を横方向に拡散させることによって遂行される。１つ以上の実施形態によれば、メサは、プロセスの初期ではなくメサエッチング後にアニールされる。何故なら、メサ間の空間が、水素の横方向拡散及びｐ型層からの脱出のための効率的な経路を可能にするからである。このアニールは、従来ＬＥＤのアニールと同様であってもよいし、より高い温度及び／又はより長い時間を使用してもよい。
次に図４を参照するに、ｐ型層活性化アニールの後、メサ及びそれらの側壁を覆って、例えば二酸化シリコンといった誘電体層１３０のコンフォーマルコーティングが、例えばプラズマ化学気相成長、原子層成長、又はスパッタリングなどの方法を用いて堆積される。誘電体層１３０は、後のプロセス工程で製造されるメタルコンタクトを互いに分離するものである。
ここで使用されるとき、用語“誘電体”は、印加される電場によって分極されることができる電気絶縁体材料を指す。１つ以上の実施形態において、誘電体層は、以下に限られないが、例えば酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）といった酸化物、例えば窒化シリコン（Ｓｉ３Ｎ４）といった窒化物を含む。１つ以上の実施形態において、誘電体層は窒化シリコン（Ｓｉ３Ｎ４）を有する。１つ以上の実施形態において、誘電体層は酸化シリコン（ＳｉＯ２）を有する。一部の実施形態において、誘電体層の組成は、理想的な分子式に対して、化学量論的ではない。例えば、一部の実施形態において、誘電体層は、以下に限られないが、酸化物（例えば、酸化シリコン、酸化アルミニウム）、窒化物（例えば、窒化シリコン（ＳｉＮ））、酸炭化物（例えば、酸炭化シリコン（ＳｉＯＣ））、及び酸炭窒化物（例えば、酸炭窒化シリコン（ＳｉＮＣＯ））を含む。
１つ以上の実施形態において、誘電体層１３０は、スパッタ堆積、原子層成長（ＡＬＤ）、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、プラズマ原子層成長（ＰＥＡＬＤ）、及びプラズマ化学気相成長（ＰＥＣＶＤ）のうちの１つ以上によって堆積される。
次に図５を参照するに、その後、メサの一部がレジストでマスキングされ、誘電体層１３０内に開口がドライエッチングされる。図５に示すように、誘電体層１３０は、隣接メサ１０５の側壁１０５ｓを、隣接メサ１０５の第３のｐ型層１０２及び第３のカラー活性領域１０４（赤色活性領域）の位置で覆うのみである。第３メサ１０７上で、誘電体層１３０は、第３のｎ型層１０６、第２のトンネル接合１１０、第２のｐ型層１１２、及び第２のカラー活性領域１１４（緑色活性領域）の位置でのみ、側壁１０７ｓ上に延在する。第１メサ１０３上で、誘電体層１３０は、第２のｎ型層１１６、第１のトンネル接合１２０、第１のｐ型層１２２、及び第１のカラー活性領域１２４（青色カラー活性領域）の位置で側壁１０３ｓを覆うのみである。
次に図６を参照するに、図５に示したドライエッチング工程によって残された開口領域内にカソードメタライゼーション層１３２が堆積される。１つ以上の実施形態において、カソードメタライゼーション層１３２は、アルミニウム含有金属層を有し、物理気相成長によって堆積され、そして、図６に示すようにパターニングされる。このｎコンタクトメタライゼーション層１３２は、第１メサ１０３及び隣接メサ１０５のｎ型層１２６上で側壁を覆う。ｎコンタクトメタライゼーション層１３２は、隣接メサ１０５の第３のｎ型層１０６の側壁まで延在して覆う。ｎコンタクトメタライゼーション層１３２は、第３メサ１０７の側壁を第２のｎ型層１１６まで延在して覆う。
次に図７を参照するに、先に堆積されたアルミニウム含有金属をシード層として使用して、例えば銅などの金属の溶液ベースの電着を用いて、隣接し合うメサ間の第１のトレンチ１１１及び第２のトレンチ１１３が部分的に充填される。必要な場合、電着された金属が、次の処理工程で、化学機械平坦化を用いて平坦化され得る。
次に図８Ｂを参照するに、洗浄後、ＬＥＤアレイ１０９が再びマスキングされ、アノードメタライゼーションコンタクト用の一組の開口のセットがパターン形成され、別の一組の開口が誘電体層１３０内にエッチングされる。次いで、図８Ｂに示すように、開口部に、例えば銀などの導電金属を有するアノードメタライゼーションコンタクトがパターン形成される。オプションで、第１メサ１０３上の第３のｐ型層１０２（赤色ＬＥＤ）上の電極コンタクトと、第３メサ１０７の青色ＬＥＤ及び隣接メサ１０５の緑色ＬＥＤのｎ－ＧａＮトンネル接合コンタクト上のｐ型メタライゼーションコンタクト１３６とに、相異なるコンタクトメタルを使用することが望ましい場合に、図８Ｂに示すパターン形成は、別々のフォトリソグラフィ及び堆積工程で行われることができる。
図８Ｂにおいて、緑色ＬＥＤ第３メサ１０７のカソードメタライゼーション層１３２は、第３メサ１０７内の青色ＬＥＤの層とも接触しており、また、赤色ＬＥＤ第１メサ１０３のカソードメタライゼーション層１３２は、そのメサ内の緑色及び青色ＬＥＤの層とも接触している。しかしながら、この接触は、共通カソードを共有する隣接し合うＬＥＤの独立した動作を妨げるものではない。典型的な用途におけるバイアス電圧は４Ｖを超えず、これは、たとえカソードメタルがエピタキシ構造内でより深い層と接触するとしても、アノードに最も近い活性領域を越えて正孔を注入するには不十分である。図８Ｂの破線矢印１５０は、４Ｖ未満の典型的なバイアスについての電流の経路を示している。
本開示の他の一態様は、図８Ａ及び８Ｂに示すＬＥＤアレイに関する。図８Ａに示す第１の実施形態において、ＬＥＤアレイ１０９ａは、頂面１０３ｔと、第１のｐ型層１２２、第１のｎ型層１２６、及び第１のカラー活性領域１２４を含む少なくとも第１のＬＥＤと、該第１のＬＥＤのｐ型層１２２上の第１のトンネル接合１２０と、を含む第１メサ１０３を有し、第１メサ１０３の頂面１０３ｔは、第１のトンネル接合１２０上の第２のｎ型層１１６を有する。なおも図８Ａを参照するに、頂面１０５ｔと、第１のＬＥＤと、第２のｎ型層１１６、第２のｐ型層１１２、及び第２のカラー活性領域１１４を含む第２のＬＥＤと、を有する隣接メサ１５０が存在する。隣接メサ１０５の第２のＬＥＤ上の第２のトンネル接合１１０、及び隣接メサ１０５の第２のトンネル接合１１０上の第３のｎ型層１０６が存在する。第１メサ１０３と隣接メサ１０５とを分離する第１のトレンチ１１１が存在する。第１のトレンチ１１１内に、隣接メサ１０５の第１のカラー活性領域１２４及び第２のカラー活性領域１１４と電気的に接触したカソードメタライゼーション１３４が存在する。第１メサ１０３の第２のｎ型層１１６上及び隣接メサ１０５の第３のｎ型層１０６上に、アノードメタライゼーションコンタクト１３６が存在する。図８Ａに示す実施形態において、隣接メサ１０５の頂面１０５ｔは、第３のｎ型層１０６を有する。
図８Ａに示すＬＥＤアレイ１０９ａは、従って、第１メサ１０３によって形成された単色（青色）のＬＥＤと、隣接メサ１０５によって形成された二色（青色及び緑色）のＬＥＤとを有する。
図８Ｂは、他の一実施形態のＬＥＤアレイ１０９Ｂを示しており、これは、頂面１０３ｔと、第１のｐ型層１２２、第１のｎ型層１２６、及び第１のカラー活性領域１２４を含む少なくとも第１のＬＥＤと、該第１のＬＥＤのｐ型層１２２上の第１のトンネル接合１２０と、を有する第１メサ１０３を有し、第１メサ１０３の頂面１０３ｔは、第１のトンネル接合１２０上の第２のｎ型層１１６を有する。隣接メサ１０５が、頂面１０５ｔと、第１のＬＥＤと、第２のｎ型層１１６、第２のｐ型層１１２、及び第２のカラー活性領域１１４を含む第２のＬＥＤと、を有している。隣接メサ１０５の第２のＬＥＤ上、すなわち、ｐ型層１１２上の第２のトンネル接合１１０、及び隣接メサ１０５の第２のトンネル接合１１０上の第３のｎ型層１０６が存在する。第１メサ１０３と隣接メサ１０５とを分離する第１のトレンチ１１１が存在する。第１のトレンチ１１１内に、隣接メサ１０５の第１のカラー活性領域１２４及び第２のカラー活性領域１１４と電気的に接触したｎ型メタライゼーション１３４が存在する。第１メサ１０３の第２のｎ型層上及び隣接メサ１０５の頂面１０５ｔ上に、ｐ型メタライゼーションコンタクト１３６が存在する。
図８Ｂに示すＬＥＤアレイ１０９ｂは更に、隣接メサ１０５のｎ型層１０６上の第３のカラー活性領域１０４を有し、隣接メサは、第３のｐ型層１０２を含む頂面１０５ｔを有する。ＬＥＤアレイ１０９ｂは更に、第１のＬＥＤと、第２のＬＥＤと、第２のトンネル接合１１０と、該第２のトンネル接合１１０上の第３のｎ型層１０６と、を有する第３メサ１０７を有する。隣接メサ１０５と第３メサ１０７とを分離する第２のトレンチ１１３が存在する。第２のトレンチ１１３内の、第３メサ１０７の第１のカラー活性領域１２４及び第２のカラー活性領域１１４と電気的に接触したカソードメタライゼーション１３４と、第１のトレンチ１１１内の、隣接メサ１０５の第１のカラー活性領域１２４、第２のカラー活性領域１１４、及び第３のカラー活性領域１０４と電気的に接触したカソードメタライゼーション１３４とが存在する。さらに、第３メサ１０７の第３のｎ型層１０６上のアノードメタライゼーションコンタクト１３６が存在する。
一部の実施形態において、隣接メサ１０５の第３のｐ型層１０２は、エッチングされていないｐ型層である。一部の実施形態において、第１のカラー活性領域１２４は青色活性領域であり、第２のカラー活性領域１１４は緑色活性領域である。一部の実施形態において、第１のカラー活性領域１２４は青色活性領域であり、第２のカラー活性領域１１４は緑色活性領域であり、第３のカラー活性領域１０４は赤色活性領域である。
この構造体の基板側に向けて光が放射される実施形態において、メサの高さは、発光波長が長くなる順（この例では、赤＞緑＞青）に増加する。
次に図９を参照するに、図８のＬＥＤアレイ１０９と、第１メサ１０３、隣接メサ１０５、及び第３メサのアノードコンタクト１３６のうちの１つ以上に独立した電圧を提供するように構成されたドライバ回路と、を有するエレクトロニクスシステム又は装置２００が示されている。これは、例えば金属はんだバンプなどのメタル１９２によってアノードコンタクト１３６に接続される例えばＣＭＯＳバックプレーン１９０などのバックプレーン１９０によって達成されることができる。１つ以上の実施形態において、当該エレクトロニクスシステムは、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなる群から選択される。
次に図１０から図１５を参照するに、１つ以上のＴＦＴドライバ８５０と集積されたＬＥＤアレイ８０９を有した、薄膜トランジスタ（ＴＦＴ）駆動回路を有するエレクトロニクス装置８００が示されている。１つ以上の実施形態において、１つ以上のＴＦＴドライバ８５０を含んだＴＦＴ駆動回路は、ここに記載されるＬＥＤアレイの実施形態のいずれかとともに組み込まれる。
２つ以上の色を放つように構成されたＬＥＤアレイ８０９の部分的な上面図が図１０に示されている。図１０の部分的な上面図は、複数のロウ及びカラムを持つＴＦＴマトリクスグリッド８０２のセクションを含むＬＥＤアレイ８０９を示している。図示の実施形態において、グリッド８０２の当該セクションは、合計９個のセルのための３つのロウ及び３つのカラムを有し、各ロウの３つのセルが、ＬＥＤの青色（８５４Ｂ）カラム、赤色（８５４Ｒ）カラム、及び緑色（８５４Ｇ）カラムのパターンで配置されて、複数のロウ（上のロウ８５５Ａ、中央のロウ８５５Ｂ、及び下のロウ８５５Ｃ）を提供している。各セルが、ここに記載される実施形態のいずれかのＬＥＤのメサ上に配置されたアノードメタライゼーションコンタクト８３６（図１２－図１４の断面に示す）に電気的に接続された電極コンタクト８５３を有する。これらのセルの各々の各電極コンタクト８５３は、ｎ型材料８５２（例えば、ｎ型ＧａＮ）によって囲まれている。
グリッド８０２は更に、少なくとも、ロウ８５５Ａ、８５５Ｂ、８５５Ｃの各々に平行に走る複数の選択ライン８５６と、ロウの各々に垂直に走る複数のＶＤＤライン８５８及び複数のデータライン８６０とを有する。複数のＶＤＤライン８５８及び複数のデータライン８６０は、更に詳細に後述するように、選択ライン８５６よりも上の少なくとも１つの層に堆積されている。１つ以上の実施形態において、複数のＶＤＤライン８５８の各々は、ＬＥＤの各々に対して閾値“オン”電圧を超える定電圧を供給する。ディスプレイのロウごとに１つの選択ライン８５６が存在し、ディスプレイのカラムごとに１つのＶＤＤライン８５８が存在するが、全てが１つの共通外部電源に接続する。外部のＣＭＯＳカラムドライバに（ディスプレイカラムごとに）接続された各カラムドライバに対して１つのデータライン８６０が存在する。ＬＥＤ共通カソードが、例えばディスプレイなどの装置に対して外部のグランドに接続される。
図１１は、図１０に点線で示したセクションＡによって示されるような、１つ以上のＴＦＴドライバ８５０の概略図を示している。明瞭さのため、絶縁体材料は描かれていない。図示のように、ＴＦＴドライバ８５０の各々が、少なくとも２つのトランジスタ、キャパシタ、選択ライン８５６のうちの１つ、ＶＤＤライン８５８のうちの１つ、及びデータライン８６０のうちの１つを備える。ＶＤＤライン８５８は、駆動トランジスタ８６５の第１の電極８６８に接続され、駆動トランジスタ８６５は、デバイスのゲートとして構成される。駆動トランジスタ８６５はキャパシタ８６４に接続され、そして、キャパシタ８６４は、選択トランジスタ８６３の第１の電極８６７に接続される。選択トランジスタ８６３の第２の電極８６９は、データライン８６０に接続される。駆動トランジスタ８６５の第２の電極８６６は、ＬＥＤに電力供給する各メサのアノードメタライゼーションコンタクト８３６（図１２－図１４に示す）に接続される。
１つ以上の実施形態によれば、ＶＤＤライン８５８は、各ＬＥＤのターンオン閾値を超える一定の電源電圧を提供するソースとして構成され、選択ライン８５６は、ドレインとして構成される。データライン８６０は、キャパシタ８６４を所望電圧に充電するように構成され、選択ライン８５６は、駆動トランジスタ８６５を開くように構成される。動作時、ＶＤＤライン８５８は一定の電源電圧を提供する。選択ライン８５６へのサイクル電圧が選択トランジスタ８６３を開き、データライン８６０への電圧がキャパシタ８６４を充電する。各ＬＥＤを通る電流は、キャパシタ８６４内に蓄えられた電圧によって制御される。１つ以上の実施形態において、例示的な電圧は３．５Ｖである。
図１２は、図８Ｂに示したＬＥＤアレイと同様のＬＥＤアレイ８０９を示しており、これは、頂面８０３ｔと、第１のｐ型層８２２、第１のｎ型層８２６、及び第１のカラー活性領域８２４を含む少なくとも第１のＬＥＤと、該第１のＬＥＤのｐ型層８２２上の第１のトンネル接合８２０と、を有する第１メサ８０３を有し、第１メサ８０３の頂面８０３ｔは、第１のトンネル接合８２０上の第２のｎ型層８１６を有する。隣接メサ８０５が、頂面８０５ｔと、第１のＬＥＤと、第２のｎ型層８１６、第２のｐ型層８１２、及び第２のカラー活性領域８１４を含む第２のＬＥＤと、を有している。隣接メサ８０５の第２のＬＥＤ上、すなわち、ｐ型層８１２上の第２のトンネル接合８１０、及び隣接メサ８０５の第２のトンネル接合８１０上の第３のｎ型層８０６が存在する。第１メサ８０３と隣接メサ８０５とを分離する第１のトレンチが存在する。第１のトレンチ内に、隣接メサ８０５の第１のカラー活性領域８２４及び第２のカラー活性領域８１４と電気的に接触したｎ型メタライゼーション８３４が存在する。第１メサ８０３の第２のｎ型層上及び隣接メサ８０５の頂面８０５ｔ上に、アノードメタライゼーションコンタクト８３６が存在する。第１及び第２のトレンチの上に、カソードメタライゼーション８３４と接触して共通グランド電極８４７が堆積される。
メサ及びそれらの側壁を覆って、例えば二酸化シリコンといった誘電体層８３０のコンフォーマルコーティングが、例えばプラズマ化学気相成長、原子層成長、又はスパッタリングなどの方法を用いて堆積される。誘電体層８３０は、後のプロセス工程で製造されることになるメタルコンタクトを互いに絶縁する。誘電体層８３０、メサ、及び共通グランド電極８４７の上に平坦化材料８４５（これは、一部の実施形態において、誘電体材料を有する）が堆積される。電気コンタクトが、平坦化材料８４５を貫通して、第１メサ８０３、隣接メサ８０５、及び第３メサ８０７のｐ型メタライゼーションコンタクト８３６を、上記１つ以上のＴＦＴドライバ８５０の駆動トランジスタ８６５の第２の電極８６６に接続し、ＬＥＤに電力供給する。
図１３及び図１４は、上記１つ以上のＴＦＴドライバ８５０を有するレイヤスタックを示しており、図１４は、図１３の点線Ｂで示されるレイヤスタックをいっそう詳細に示している。参照を容易にするために、図１３及び図１４では、ＬＥＤの図１２の細部の全てを繰り返すことはしていない。理解されることには、図１２に示したキャパシタ８６４は、図１３及び図１４に示す断面図には見えていない。平坦化材料８４５を覆ってＴＦＴ下部誘電体層８７０が堆積され、これは、一部の実施形態において、キャパシタ及び選択トランジスタ８６３のゲートのための絶縁体として機能する。また、第１部分８７２ａ、第２部分８７２ｂ、及び第３部分８７２ｃを有する下部レベルのＴＦＴメタライゼーション層８７２も存在している。一部の実施形態において、下部ＴＦＴメタライゼーション層８７２のこれらの第１、第２及び第３部分は、選択トランジスタ８６３のゲート並びに駆動トランジスタ８６５のソース及びドレインとして機能する。選択トランジスタ８６３は、図１３及び図１４に示すように、ＴＦＴ下部誘電体層８７０上に半導体材料８６３Ｓを有する。駆動トランジスタ８６５は、下部ＴＦＴメタライゼーション層８７２の第２部分８７２ｂ及び第３部分８７２ｃ上に半導体材料８６５Ｓを有する。第１部分８７７ａ、第２部分８７７ｂ、及び第３部分８７７ｃを有する上部レベルのＴＦＴメタライゼーション層８７７が存在しており、これらの部分は、一部の実施形態において、それぞれ、選択トランジスタのゲート並びに駆動トランジスタ８６５のソース及びドレインとして機能する。駆動トランジスタ８６５の半導体材料８６５Ｓ上にＴＦＴ上部誘電体層８７９が存在し、これは、一部の実施形態において、駆動トランジスタ８６５のゲート用の絶縁体として機能する。第１部分８８１ａ、第２部分８８１ｂ、及び第３部分８８１ｃを有する上部レベルのＴＦＴメタライゼーション層８８１も存在し、これらの部分は、一部の実施形態において、それぞれ、選択トランジスタ８６３のソース（８８１ａ）及びドレイン（８８１ｂ）並びに駆動トランジスタ８６５のゲート（８８１ｃ）として機能する。図１３及び図１４の断面図には示していないが、下部メタライゼーション層の第３部分８７２ｃはキャパシタ８６４底部に接続され、下部メタライゼーション層の第１部分８７２ａは選択ライン８５６に接続される。ＬＥＤアレイ８０９とドライバ回路とを有するエレクトロニクス装置８００は、第１メサ８０３、隣接メサ８０５、及び第３メサ８０７のアノードメタライゼーションコンタクト８３６のうちの１つ以上に独立した電圧を提供するように構成される。これは、１つ以上の実施形態に従った、ここに図示して説明したＴＦＴ回路によって達成されることができる。１つ以上の実施形態において、エレクトロニクス装置８００は、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなる群から選択される。
ここに提供される実施形態によれば、ＣＭＯＳゲート及びカラムドライバは、映像入力信号を取り込み、該映像入力信号を、画像を生成するのに必要な光レベルを放射するようにＬＥＤをプログラムするデータライン上の電圧へと変換する。ここに記載される実施形態において、装置８００の動作は、“プログラム”サイクルと“表示”サイクルとに分けられる。“プログラム”サイクルにて、選択ラインへの電圧が、指定されたロウに沿った選択トランジスタを開き、データラインへの電圧が、カラム上の各キャパシタを所望の電圧に充電する。１つ以上の実施形態において、装置８００のプログラミングは一度に１つのロウずつ進む。“表示”サイクルにて、各ＬＥＤを流れる電流が、“プログラム”サイクルでキャパシタに蓄えられた電圧によって制御される。
実施形態によれば、トランジスタは、アモルファスシリコンＮチャネルトランジスタである。ソース及びドレインのコンタクトを、高濃度のｎ型（リン）ドーピングを有するアモルファスシリコン膜上に別々に堆積させることができる。ソース及びドレインではない半導体領域は、僅かなｐ型導電性を有した、意図せずドープされたアモルファスＳｉである。一部の実施形態において、印加されたゲート電圧が、ゲート下のｐ型材料をｎ型に反転させ、ＯＮに切り換える電流が横方向に流れる。一部の実施形態において、誘電体材料は、プラズマ化学気相成長により作製されたＳｉＮｘであり、これはまた、アモルファスＳｉを堆積するのに使用される方法でもある。一部の実施形態のメタルは典型的にＣｒ又はＭｏであり、電子ビーム蒸着又はスパッタリングによって堆積される。
１つ以上の実施形態において、ＬＥＤウエハに適したプロセス温度を有する、ＴＦＴを製造するのに使用され得る半導体材料は、アモルファスシリコン、レーザ結晶化多結晶シリコン、例えば酸化インジウムガリウム亜鉛などのアモルファス導電性酸化物、又は例えばＣｄＳなどのＩＩ－ＶＩ族化合物を含む。ＴＦＴは一般的にＮチャネル又はＰチャネルとすることができるが、アモルファスＳｉトランジスタは常にＮチャネルである（乏しい正孔移動度のため）。一部の実施形態において、多結晶Ｓｉは、より小さい物理的寸法のＴＦＴを可能にして、より小さいピクセルピッチを可能にし得る。また、多結晶Ｓｉは、より良好な長期信頼性を持ち、ディスプレイの電気効率を改善し得る。
本開示のいっそう単純な実施形態は、エピタキシャル成長シーケンスが、（２つのトンネル接合の代わりに）１つのトンネル接合のみであること、及び（３つの色の代わりに）２つの色の活性領域のみであることを特徴とする。図は、完成デバイスにおいて基板が取り付けられたままであるアーキテクチャを示しているが、一部の実施形態では、完成デバイスにおいて基板が除去されるように、レーザリフトオフ又は他のエピタキシャル膜分離プロセスが適用され得る。基板が除去された後に、露出したＧａＮ表面を粗面化して光取り出し効率を改善するために、光電気化学エッチングを適用してもよい。
実施形態
様々な実施形態を以下に列挙する。理解されることには、以下に列挙される実施形態は、本発明の範囲に従って、全ての態様及び他の実施形態と組み合わされ得る。
実施形態（ａ）． 発光ダイオード（ＬＥＤ）アレイであって、頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサであり、当該第１メサの前記頂面は、前記第１のトンネル接合上の第２のｎ型層を有する、第１メサと、頂面と、前記第１のＬＥＤと、前記第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、を有する隣接メサと、前記隣接メサの前記第２のＬＥＤ上の第２のトンネル接合、及び前記隣接メサの前記第２のトンネル接合上の第３のｎ型層と、前記第１メサと前記隣接メサとを分離する第１のトレンチと、前記第１メサの前記第２のｎ型層上及び前記隣接メサの前記頂面上のアノードメタライゼーションコンタクトと、を有するＬＥＤアレイ。
実施形態（ｂ） ＶＤＤラインに接続される第１電極及び第２電極を持つ駆動トランジスタと、該駆動トランジスタの前記第２電極及び選択トランジスタの第１電極に接続されたキャパシタと、前記第１電極及び第２電極を持つ前記選択トランジスタと、を有する薄膜トランジスタ（ＴＦＴ）ドライバ、を更に有し、前記選択トランジスタの前記第２電極はデータラインに接続され、前記選択トランジスタは、選択ラインによって制御されるように構成され、前記駆動トランジスタの前記第２電極は、前記アノードメタライゼーションコンタクトのうちの１つに接続される、実施形態（ａ）のＬＥＤアレイ。
実施形態（ｃ）． 前記隣接メサの前記頂面は前記第３のｎ型層を有する、実施形態（ａ）又は実施形態（ｂ）のＬＥＤアレイ。
実施形態（ｄ）． 前記隣接メサの前記ｎ型層上の第３のカラー活性領域であり、前記隣接メサは、第３のｐ型層を含む頂面を有する、第３のカラー活性領域と、前記第１のＬＥＤ、前記第２のＬＥＤ、前記第２のトンネル接合、及び前記第２のトンネル接合上の前記第３のｎ型層、を有する第３メサと、前記隣接メサと前記第３メサとを分離する第２のトレンチと、前記隣接メサの前記第１のカラー活性領域及び前記第２のカラー活性領域と電気的に接触した、前記第１のトレンチ内のカソードメタライゼーションと、前記第３メサの前記第１のカラー活性領域及び前記第２のカラー活性領域と電気的に接触し、且つ前記隣接メサの前記第１のカラー活性領域、前記第２のカラー活性領域、及び前記第３のカラー活性領域と電気的に接触した前記第１のトレンチ内の前記カソードメタライゼーションと電気的に接触した、前記第２のトレンチ内のカソードメタライゼーションと、前記第３メサの前記第３のｎ型層上のアノードメタライゼーションコンタクトと、を更に有する実施形態（ａ）乃至（ｃ）のいずれか一のＬＥＤアレイ。
実施形態（ｅ）． 前記隣接メサの前記第３のｐ型層は、エッチングされていないｐ型層である、実施形態（ｄ）のＬＥＤアレイ。
実施形態（ｆ）． 前記第１のカラー活性領域は青色活性領域であり、前記第２のカラー活性領域は緑色活性領域である、実施形態（ｄ）のＬＥＤアレイ。
実施形態（ｇ）． 前記第１のカラー活性領域は青色活性領域であり、前記第２のカラー活性領域は緑色活性領域であり、前記第３のカラー活性領域は赤色活性領域である、実施形態（ｄ）のＬＥＤアレイ。
実施形態（ｈ）． 前記第１のｐ型層、前記第２のｐ型層、前記第１のｎ型層、及び前記第２のｎ型層は、ＩＩＩ族窒化物材料を有する、実施形態（ａ）乃至（ｇ）のいずれか一のＬＥＤアレイ。
実施形態（ｉ）． 前記ＩＩＩ族窒化物材料はＧａＮを有する、実施形態（ｈ）のＬＥＤアレイ。
実施形態（ｊ）． 前記第１のｐ型層、前記第２のｐ型層、前記第３のｐ型層、前記第１のｎ型層、前記第２のｎ型層、及び前記第３のｎ型層は、ＩＩＩ族窒化物材料を有する、実施形態（ｄ）のＬＥＤアレイ。
実施形態（ｋ）． 前記ＩＩＩ族窒化物材料はＧａＮを有する、実施形態（ｊ）のＬＥＤアレイ。
実施形態（ｌ）． 前記第１メサは側壁を持ち、前記隣接メサは側壁を持ち、前記第１メサの前記側壁及び前記隣接メサの前記側壁は、前記メサが上に形成された基板の頂面と、６０度から９０度未満までの範囲内の角度を形成する、実施形態（ａ）乃至（ｋ）のいずれか一のＬＥＤアレイ。
実施形態（ｍ）． 実施形態（ｂ）のＬＥＤアレイと、複数のアノードコンタクトのうちの１つ以上に独立した電圧を提供するように構成されたドライバ回路と、を有するエレクトロニクスシステム。
実施形態（ｎ）． 当該エレクトロニクスシステムは、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなる群から選択される、実施形態（ｍ）のエレクトロニクスシステム。
実施形態（ｏ）． ＬＥＤアレイを製造する方法であって、頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサを形成し、前記頂面は、前記第１のトンネル接合上の第２のｎ型層を有し、前記第１のＬＥＤと、前記第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、を有する隣接メサを形成し、前記隣接メサの前記第２のＬＥＤ上の第２のトンネル接合と、前記隣接メサの前記第２のトンネル接合上の第３のｎ型層とを形成し、前記第１メサと前記隣接メサとを分離する第１のトレンチを形成し、前記第１メサの前記第２のｎ型層上及び前記隣接メサの前記第３のｎ型層上にアノードメタライゼーションコンタクトを形成する、ことを有する方法。
実施形態（ｐ）． 当該方法は更に、ＶＤＤラインに接続される第１電極及び第２電極を持つ駆動トランジスタと、該駆動トランジスタの前記第２電極及び選択トランジスタの第１電極に接続されたキャパシタと、前記第１電極及び第２電極を持つ前記選択トランジスタと、を有する薄膜トランジスタ（ＴＦＴ）ドライバを形成することを有し、前記選択トランジスタの前記第２電極はデータラインに接続され、前記選択トランジスタは、選択ラインによって制御されるように構成され、前記駆動トランジスタの前記第２電極は、前記アノードメタライゼーションコンタクトのうちの１つに接続される、実施形態（ｏ）の方法。
実施形態（ｑ）． 前記第３のｎ型層を有する前記隣接メサの頂面を形成する、ことを更に有する実施形態（ｏ）又は実施形態（ｐ）の方法。
実施形態（ｒ）． 前記隣接メサの前記ｎ型層上に第３のカラー活性領域を形成することであり、前記隣接メサは、第３のｐ型層を含む頂面を有する、形成することと、頂面、前記第１のＬＥＤ、前記第２のＬＥＤ、前記第２のトンネル接合、及び前記第２のトンネル接合上の前記第３のｎ型層、を含む第３メサを形成することであり、当該第３メサの前記頂面は前記第３のｎ型層を有する、形成することと、前記隣接メサと前記第３メサとを分離する第２のトレンチを形成することと、前記第１のトレンチ内に、前記隣接メサの前記第１のカラー活性領域及び前記第２のカラー活性領域と電気的に接触したカソードメタライゼーションを形成することと、前記第３メサの前記第１のカラー活性領域及び前記第２のカラー活性領域と電気的に接触し、且つ前記第２の隣接メサの前記第１のカラー活性領域、前記第２のカラー活性領域、及び前記第３のカラー活性領域と電気的に接触した前記第１のトレンチ内のカソードメタライゼーション並びに前記第３のカラー活性領域と電気的に接触した前記第１のトレンチ内の前記ｎ型メタライゼーションと電気的に接触した、前記第２のトレンチ内のカソードメタライゼーションを形成することと、前記第３メサの前記第３のｎ型層上にアノードメタライゼーションコンタクトを形成する、こととを更に有する実施形態（ｏ）乃至（ｑ）のいずれか一の方法。
実施形態（ｓ）． 前記第１のＬＥＤ、前記第２のＬＥＤ、及び前記第３のＬＥＤの各々がエピタキシャル堆積されたＩＩＩ族窒化物材料を有する、実施形態（ｒ）の方法。
実施形態（ｔ）． 前記第１のＬＥＤ、前記第２のＬＥＤ、及び前記第３のＬＥＤは基板上に形成され、前記第１のトレンチ及び前記第２のトレンチは、前記第１メサ、前記隣接メサ及び前記第３メサを形成するようにトレンチをエッチングすることによって形成される、実施形態（ｓ）の方法。
ここで説明される材料及び方法を記述する文脈（特に、以下の請求項の文脈）における用語“ａ”、“ａｎ”及び“ｔｈｅ”並びに類似の指し示しの使用は、ここで別段の断りがあったり文脈によって明らかに否定されたりしない限り、単数及び複数の両方をカバーすると解釈されるべきである。ここでの値の範囲の記載は、ここで別段の断りがない限り、その範囲内に入る各々別個の値を個々に言及することの速記法としての役割を果たすことを意図しているに過ぎず、各々別個の値が、あたかもここで個別に記載されたかのように本明細書に組み込まれる。ここに記載された方法は全て、ここで別段の断りがあったり文脈によって明らかに否定されたりしない限り、任意の好適な順序で実行されることができる。ここで提供された任意の及び全ての例、又は例示的言語（例えば、“例えば～など”）の使用は、材料及び方法をいっそう明らかにすることを意図しているに過ぎず、別段の主張がない限り、範囲に対して限定を課すものではない。明細書中のいかなる文言も、請求項にない要素を、開示された材料及び方法の実施に不可欠であると示すものとして解釈されるべきでない。
ここでは、様々な要素を説明するために、この明細書を通して第１、第２、第３などの用語への言及は用いられることがあるが、それらの要素は、これらの用語によって限定されるべきでない。これらの用語は、１つの要素を別の要素から区別するために使用され得る。
この明細書を通して、他の要素“上に”ある又は他の要素“上に”延びるとして、層、領域、又は基板に言及することは、それが他の要素上に直にあったり他の要素上に直に延びたりし得ること、あるいは介在要素も存在してよいことを意味する。ある要素が他の要素“上に直接”ある又は他の要素“上に直接”延びるとして言及されるとき、介在要素は存在しないとし得る。また、ある要素が他の要素に“接続される”又は“結合される”として言及されるとき、それは、他の要素に直接接続又は結合され及び／又は１つ以上の介在要素を介して他の要素に接続又は結合され得る。ある要素が他の要素に“直接接続される”又は“直接結合される”として言及されるとき、その要素と他の要素との間に介在要素は存在しない。理解されることには、これらの用語は、図に示される向きに加えて、異なる向きでのその要素を包含することを意図している。
例えば“の下”、“の上”、“上側の”、“下側の”、“水平”、又は“垂直”などの相対的な用語は、ここでは、図に示されるような、１つの要素、区画、又は領域の、他の要素、区画、又は領域に対する関係を記述するために使用され得る。理解されることには、これらの用語は、図に示される向きに加えて、異なる向きでのそのデバイスを包含することを意図している。
この明細書を通して、“一実施形態”、“特定の実施形態”、“１つ以上の実施形態”、又は“ある実施形態”への言及は、その実施形態に関連して記載される特定の機構、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。従って、例えば“１つ以上の実施形態において”、“特定の実施形態において”、“一実施形態において”、又は“ある実施形態において”などの言い回しがこの明細書中の様々な箇所に現れることは、必ずしも本開示の同じ実施形態に言及しているわけではない。１つ以上の実施形態において、特定の機構、構造、材料、又は特性は、任意の好適なやり方で組み合わされる。
ここでの開示は特定の実施形態を参照して説明されているが、理解されるべきことには、これらの実施形態は単に本開示の原理及び用途を例示するものに過ぎない。当業者に明らかになることには、本開示の精神及び範囲から逸脱することなく、本開示の方法及び装置に様々な変更及び変形を加えることができる。従って、本開示は添付の請求項の範囲及びそれらの均等範囲の中での変更及び変形を含むことが意図される。

Claims (15)

  1. 発光ダイオード（ＬＥＤ）アレイであって、
    頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサであり、当該第１メサの前記頂面は、前記第１のトンネル接合上の第２のｎ型層を有する、第１メサと、
    頂面と、前記第１のＬＥＤと、前記第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、該第２のＬＥＤ上の第２のトンネル接合と、該第２のトンネル接合上の第３のｎ型層と、を有する隣接メサと、
    前記第１メサと前記隣接メサとを分離する第１のトレンチと、
    前記第１のトレンチ内の第１のカソードメタライゼーション層であり、前記第１のカラー活性領域から前記隣接メサの前記第２のカラー活性領域まで連続して延在している第１のカソードメタライゼーション層と、
    前記第１メサの前記第２のｎ型層上及び前記隣接メサの前記頂面上のアノードメタライゼーションコンタクトと、
    を有するＬＥＤアレイ。
  2. ＶＤＤラインに接続される第１電極及び第２電極を持つ駆動トランジスタと、該駆動トランジスタの前記第２電極及び選択トランジスタの第１電極に接続されたキャパシタと、前記第１電極及び第２電極を持つ前記選択トランジスタと、を有する薄膜トランジスタ（ＴＦＴ）ドライバ、を更に有し、前記選択トランジスタの前記第２電極はデータラインに接続され、前記選択トランジスタは、選択ラインによって制御されるように構成され、前記駆動トランジスタの前記第２電極は、前記アノードメタライゼーションコンタクトのうちの１つに接続される、請求項１に記載のＬＥＤアレイ。
  3. 前記隣接メサの前記頂面は前記第３のｎ型層を有する、請求項１に記載のＬＥＤアレイ。
  4. 前記隣接メサは更に、前記第３のｎ型層上の第３のカラー活性領域と、該第３のカラー活性領域上の第３のｐ型層とを有し、前記隣接メサの前記頂面は該第３のｐ型層を有し、
    当該ＬＥＤアレイは更に、
    前記第１のＬＥＤ、前記第２のＬＥＤ、前記第２のトンネル接合、及び前記第２のトンネル接合上の前記第３のｎ型層、を有する第３メサと、
    前記隣接メサと前記第３メサとを分離する第２のトレンチと、
    前記第２のトレンチ内の第２のカソードメタライゼーション層であり、当該第２のカソードメタライゼーション層は、前記第３メサの前記第２のカラー活性領域から前記隣接メサの前記第３のカラー活性領域まで連続して延在し、前記第１のトレンチ内の前記第１のカソードメタライゼーション層は、前記第１のカラー活性領域から前記隣接メサの前記第２のカラー活性領域へ、そして前記第３のカラー活性領域まで連続して延在している、第２のカソードメタライゼーション層と、
    前記第３メサの前記第３のｎ型層上のアノードメタライゼーションコンタクトと、
    を有する請求項１に記載のＬＥＤアレイ。
  5. 前記隣接メサの前記第３のｐ型層は、エッチングされていないｐ型層である、請求項４に記載のＬＥＤアレイ。
  6. 前記第１のカラー活性領域は青色活性領域であり、前記第２のカラー活性領域は緑色活性領域である、請求項４に記載のＬＥＤアレイ。
  7. 前記第１のカラー活性領域は青色活性領域であり、前記第２のカラー活性領域は緑色活性領域であり、前記第３のカラー活性領域は赤色活性領域である、請求項４に記載のＬＥＤアレイ。
  8. 前記第１のｐ型層、前記第２のｐ型層、前記第１のｎ型層、及び前記第２のｎ型層は、ＩＩＩ族窒化物材料を有する、請求項１に記載のＬＥＤアレイ。
  9. 前記ＩＩＩ族窒化物材料はＧａＮを有する、請求項８に記載のＬＥＤアレイ。
  10. 前記第１のｐ型層、前記第２のｐ型層、前記第３のｐ型層、前記第１のｎ型層、前記第２のｎ型層、及び前記第３のｎ型層は、ＩＩＩ族窒化物材料を有する、請求項４に記載のＬＥＤアレイ。
  11. 前記ＩＩＩ族窒化物材料はＧａＮを有する、請求項１０に記載のＬＥＤアレイ。
  12. 前記第１メサは側壁を持ち、前記隣接メサは側壁を持ち、前記第１メサの前記側壁及び前記隣接メサの前記側壁は、前記メサが上に形成された基板の頂面と、６０度から９０度未満までの範囲内の角度を形成する、請求項１に記載のＬＥＤアレイ。
  13. 請求項２に記載のＬＥＤアレイと、
    複数のアノードコンタクトのうちの１つ以上に独立した電圧を提供するように構成されたドライバ回路と、
    を有するエレクトロニクスシステム。
  14. 当該エレクトロニクスシステムは、ＬＥＤベースの照明器具、発光ストリップ、発光シート、光学ディスプレイ、及びマイクロＬＥＤディスプレイからなる群から選択される、請求項１３に記載のエレクトロニクスシステム。
  15. ＬＥＤアレイを製造する方法であって、
    頂面と、第１のｐ型層、第１のｎ型層、及び第１のカラー活性領域を含む少なくとも第１のＬＥＤと、該第１のＬＥＤ上の第１のトンネル接合と、を有する第１メサを形成し、前記頂面は、前記第１のトンネル接合上の第２のｎ型層を有し、
    前記第１のＬＥＤと、前記第２のｎ型層、第２のｐ型層、及び第２のカラー活性領域を含む第２のＬＥＤと、該第２のＬＥＤ上の第２のトンネル接合と、該第２のトンネル接合上の第３のｎ型層と、を有する隣接メサを形成し、
    前記第１メサと前記隣接メサとを分離する第１のトレンチを形成し、
    前記第１のトレンチ内の第１のカソードメタライゼーション層を形成し、該第１のカソードメタライゼーション層は、前記第１のカラー活性領域から前記隣接メサの前記第２のカラー活性領域まで連続して延在し、
    前記第１メサの前記第２のｎ型層上及び前記隣接メサの前記第３のｎ型層上にアノードメタライゼーションコンタクトを形成する、
    ことを有する方法。
JP2022538775A 2019-12-23 2020-12-03 Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ Active JP7423787B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US16/725,445 US11404473B2 (en) 2019-12-23 2019-12-23 III-nitride multi-wavelength LED arrays
US16/725,445 2019-12-23
US202063055597P 2020-07-23 2020-07-23
US63/055,597 2020-07-23
US17/096,391 US11923398B2 (en) 2019-12-23 2020-11-12 III-nitride multi-wavelength LED arrays
US17/096,391 2020-11-12
PCT/US2020/063051 WO2021133530A1 (en) 2019-12-23 2020-12-03 Iii-nitride multi-wavelength led array

Publications (2)

Publication Number Publication Date
JP2023508046A JP2023508046A (ja) 2023-02-28
JP7423787B2 true JP7423787B2 (ja) 2024-01-29

Family

ID=74096060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022538775A Active JP7423787B2 (ja) 2019-12-23 2020-12-03 Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ

Country Status (6)

Country Link
EP (1) EP4082043A1 (ja)
JP (1) JP7423787B2 (ja)
KR (1) KR20220119118A (ja)
CN (1) CN114788005A (ja)
TW (1) TWI769622B (ja)
WO (1) WO2021133530A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4378003A1 (en) * 2021-07-28 2024-06-05 Poro Technologies Ltd Led display device, method of controlling the same, and method of manufacturing a led display device
CN114899298B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 一种像素单元及其制作方法、微显示屏、分立器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261207A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体発光素子
JP2011197152A (ja) 2010-03-17 2011-10-06 Casio Computer Co Ltd 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
WO2019126728A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength light emitting diodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
TWI487140B (zh) * 2012-08-15 2015-06-01 華夏光股份有限公司 交流發光裝置
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
WO2018204402A1 (en) * 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261207A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体発光素子
JP2011197152A (ja) 2010-03-17 2011-10-06 Casio Computer Co Ltd 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
WO2019126728A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength light emitting diodes

Also Published As

Publication number Publication date
CN114788005A (zh) 2022-07-22
JP2023508046A (ja) 2023-02-28
TWI769622B (zh) 2022-07-01
EP4082043A1 (en) 2022-11-02
TW202139452A (zh) 2021-10-16
WO2021133530A1 (en) 2021-07-01
KR20220119118A (ko) 2022-08-26

Similar Documents

Publication Publication Date Title
US11923401B2 (en) III-nitride multi-wavelength LED arrays
JP7450122B2 (ja) エッチング停止層を有するｉｉｉ族－窒化物マルチ波長ｌｅｄアレイ
US11923398B2 (en) III-nitride multi-wavelength LED arrays
WO2010146865A1 (ja) 発光デバイスおよび発光デバイスの製造方法
CN113646894B (zh) 纳米线发光开关装置及其方法
US11677043B2 (en) Light emitting diode device
US11916169B2 (en) Active matrix LED array
JP7423787B2 (ja) Ｉｉｉ族窒化物マルチ波長ｌｅｄアレイ
CN109216395B (zh) 发光结构、发光晶体管及其制造方法
JP2023507445A (ja) 発光ダイオード前駆体およびその製造方法
TW202230827A (zh) 電壓可控的單片原生ｒｇｂ陣列
KR102582373B1 (ko) 발광 트랜지스터 소자 및 발광 구조물
US20230154968A1 (en) Thin-film led array with low refractive index patterned structures
WO2021054321A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240117

R150 Certificate of patent or registration of utility model

Ref document number: 7423787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150