JP2000307184A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2000307184A JP2000307184A JP11545199A JP11545199A JP2000307184A JP 2000307184 A JP2000307184 A JP 2000307184A JP 11545199 A JP11545199 A JP 11545199A JP 11545199 A JP11545199 A JP 11545199A JP 2000307184 A JP2000307184 A JP 2000307184A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- manufacturing
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 56
- 238000004380 ashing Methods 0.000 claims abstract description 8
- 238000007740 vapor deposition Methods 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 286
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- -1 nitride compound Chemical class 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000005253 cladding Methods 0.000 description 32
- 239000000758 substrate Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 14
- 239000010931 gold Substances 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 239000011777 magnesium Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052816 inorganic phosphate Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Lasers (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体層と電極との密着性を向上させること
ができると共に、これらの間の接触抵抗の低減化を図る
ことが可能な半導体素子の製造方法を提供する。 【解決手段】 蒸着法などにより絶縁層１８を形成し、
絶縁層１８の全面にレジスト膜１９を形成したのち、レ
ジスト膜１９にｐ側電極のパターンに応じた開口１９ａ
を形成する。このとき、開口１９ａにレジスト残渣が付
着することがある。そのため、絶縁層１８によりｐ側コ
ンタクト層１７を保護しつつ、酸素を用いてライトアッ
シング処理を行い、残渣を除去する。そののち、レジス
ト膜１９をマスクとして、絶縁層１８の開口１８ａおよ
びｐ側電極を自己整合的に形成する。ｐ側コンタクト層
１７の表面に対するダメージを抑制することができ、ま
た、ｐ側コンタクト層１７の清浄な表面上にｐ側電極を
形成することができる。
ができると共に、これらの間の接触抵抗の低減化を図る
ことが可能な半導体素子の製造方法を提供する。 【解決手段】 蒸着法などにより絶縁層１８を形成し、
絶縁層１８の全面にレジスト膜１９を形成したのち、レ
ジスト膜１９にｐ側電極のパターンに応じた開口１９ａ
を形成する。このとき、開口１９ａにレジスト残渣が付
着することがある。そのため、絶縁層１８によりｐ側コ
ンタクト層１７を保護しつつ、酸素を用いてライトアッ
シング処理を行い、残渣を除去する。そののち、レジス
ト膜１９をマスクとして、絶縁層１８の開口１８ａおよ
びｐ側電極を自己整合的に形成する。ｐ側コンタクト層
１７の表面に対するダメージを抑制することができ、ま
た、ｐ側コンタクト層１７の清浄な表面上にｐ側電極を
形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＩＩ族ナイトラ
イド化合物半導体よりなる半導体層を有する半導体発光
素子などの半導体素子の製造方法に係り、特に、半導体
層に接触した電極を有する半導体素子の製造方法に関す
る。
イド化合物半導体よりなる半導体層を有する半導体発光
素子などの半導体素子の製造方法に係り、特に、半導体
層に接触した電極を有する半導体素子の製造方法に関す
る。
【０００２】
【従来の技術】ＧａＮ，ＡｌＧａＮ，ＧａＩｎＮまたは
ＡｌＧａＩｎＮなどのＩＩＩ族ナイトライド化合物半導
体は、ＡｌＧａＩｎＡｓ系やＡｌＧａＩｎＰ系のＩＩＩ
−Ｖ族化合物半導体に比べてバンドギャップＥｇが大き
くかつ直接遷移の半導体材料であるという特徴を有して
いる。よって、これらのＩＩＩ族ナイトライド化合物半
導体は、紫外線から緑色にあたる短波長の光を発する半
導体レーザ（ＬＤ；Laser Diode ）や、紫外線から赤色
までの広い範囲の波長の光を発する発光ダイオード（Ｌ
ＥＤ；Light Emitting Diode）などの半導体発光素子を
構成する材料として注目されており、高密度光ディスク
やフルカラー用表示素子などへの応用が考えられてい
る。
ＡｌＧａＩｎＮなどのＩＩＩ族ナイトライド化合物半導
体は、ＡｌＧａＩｎＡｓ系やＡｌＧａＩｎＰ系のＩＩＩ
−Ｖ族化合物半導体に比べてバンドギャップＥｇが大き
くかつ直接遷移の半導体材料であるという特徴を有して
いる。よって、これらのＩＩＩ族ナイトライド化合物半
導体は、紫外線から緑色にあたる短波長の光を発する半
導体レーザ（ＬＤ；Laser Diode ）や、紫外線から赤色
までの広い範囲の波長の光を発する発光ダイオード（Ｌ
ＥＤ；Light Emitting Diode）などの半導体発光素子を
構成する材料として注目されており、高密度光ディスク
やフルカラー用表示素子などへの応用が考えられてい
る。
【０００３】また、これらのＩＩＩ族ナイトライド化合
物半導体は、ＧａＮの高電界における飽和速度が大きい
ということや、ＭＩＳ（Metal-Insulator-Semiconducto
r ）構造における絶縁層に窒化アルミニウム（ＡｌＮ）
を用いることができるので、半導体層と絶縁層の形成を
連続して行うことができるという特徴も有している。よ
って、これらのＩＩＩ族ナイトライド化合物半導体は、
高出力の高周波電子デバイスを構成する材料としても期
待されている。
物半導体は、ＧａＮの高電界における飽和速度が大きい
ということや、ＭＩＳ（Metal-Insulator-Semiconducto
r ）構造における絶縁層に窒化アルミニウム（ＡｌＮ）
を用いることができるので、半導体層と絶縁層の形成を
連続して行うことができるという特徴も有している。よ
って、これらのＩＩＩ族ナイトライド化合物半導体は、
高出力の高周波電子デバイスを構成する材料としても期
待されている。
【０００４】ところで、上述したような種々の素子にお
いては、安定した動作を確保する上でオーミック電極に
関する技術がきわめて重要となる。従来、半導体レーザ
や発光ダイオードでは、ＩＩＩ族ナイトライド化合物半
導体よりなる半導体層に対するｐ側のオーミック電極と
しては、例えば、ニッケル（Ｎｉ）と金（Ａｕ）、ある
いはニッケルと白金（Ｐｔ）と金とを半導体層側から順
次積層したものが用いられてきた。また、ｎ側のオーミ
ック電極としては、例えば、チタン（Ｔｉ）とアルミニ
ウム（Ａｌ）とを半導体層側から順次積層したものが用
いられてきた。
いては、安定した動作を確保する上でオーミック電極に
関する技術がきわめて重要となる。従来、半導体レーザ
や発光ダイオードでは、ＩＩＩ族ナイトライド化合物半
導体よりなる半導体層に対するｐ側のオーミック電極と
しては、例えば、ニッケル（Ｎｉ）と金（Ａｕ）、ある
いはニッケルと白金（Ｐｔ）と金とを半導体層側から順
次積層したものが用いられてきた。また、ｎ側のオーミ
ック電極としては、例えば、チタン（Ｔｉ）とアルミニ
ウム（Ａｌ）とを半導体層側から順次積層したものが用
いられてきた。
【０００５】しかしながら、特にｐ側の電極において
は、このような構成のオーミック電極を用いると形成条
件などによっては密着性があまり良くない場合がある。
そのため、素子の製造工程の途中やパッケージへ実装す
る際に剥離したり、半導体層との密着の不安定さから接
触抵抗が大きくなるなど信頼性に問題があった。半導体
レーザを作製する場合には、更に、反射鏡を形成するた
めにウェハを劈開する際にも、同様の問題が生じてい
た。
は、このような構成のオーミック電極を用いると形成条
件などによっては密着性があまり良くない場合がある。
そのため、素子の製造工程の途中やパッケージへ実装す
る際に剥離したり、半導体層との密着の不安定さから接
触抵抗が大きくなるなど信頼性に問題があった。半導体
レーザを作製する場合には、更に、反射鏡を形成するた
めにウェハを劈開する際にも、同様の問題が生じてい
た。
【０００６】これらの問題を解決する方法としては、半
導体層またはオーミック電極の構成材料を変更したり、
電極を合金化処理する際の熱処理条件を変更したりする
ことにより、半導体層とオーミック電極との密着性を改
善する方法が考えられる。ところが、ｐ側のオーミック
電極材料にチタンなどの密着性に優れた材料を用いる
と、従来の構造と比べてｐ側電極と半導体層との間の接
触抵抗が１桁以上大きくなり、素子の性能や信頼性が低
下してしまっていた。同様に、電極を合金化処理する際
の熱処理条件を変える方法においても、密着性を向上さ
せようとするとｐ側電極と半導体層との間の接触抵抗が
大きくなってしまっていた。
導体層またはオーミック電極の構成材料を変更したり、
電極を合金化処理する際の熱処理条件を変更したりする
ことにより、半導体層とオーミック電極との密着性を改
善する方法が考えられる。ところが、ｐ側のオーミック
電極材料にチタンなどの密着性に優れた材料を用いる
と、従来の構造と比べてｐ側電極と半導体層との間の接
触抵抗が１桁以上大きくなり、素子の性能や信頼性が低
下してしまっていた。同様に、電極を合金化処理する際
の熱処理条件を変える方法においても、密着性を向上さ
せようとするとｐ側電極と半導体層との間の接触抵抗が
大きくなってしまっていた。
【０００７】そこで、これらに代わる他の方法として
は、電極のパターンニングを行うリソグラフィ工程にお
いて、半導体層の表面処理の条件を最適化して、半導体
層とｐ側電極との間の残渣を完全に除去することにより
密着性を向上させる方法が考えられる。
は、電極のパターンニングを行うリソグラフィ工程にお
いて、半導体層の表面処理の条件を最適化して、半導体
層とｐ側電極との間の残渣を完全に除去することにより
密着性を向上させる方法が考えられる。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体層とオーミック電極との密着性を改善するた
めに半導体層の表面処理を行う場合や、半導体層の表面
にＣＶＤ（Chemical Vapor Deposition ；化学的気相蒸
着）法あるいはスパッタ法により膜形成を行う際には、
半導体層の表面がダメージを受け、半導体層表面のキャ
リア濃度が減少してしまい、半導体層とオーミック電極
との間の接触抵抗Ｒｃが大きくなってしまうという問題
があった。
うに半導体層とオーミック電極との密着性を改善するた
めに半導体層の表面処理を行う場合や、半導体層の表面
にＣＶＤ（Chemical Vapor Deposition ；化学的気相蒸
着）法あるいはスパッタ法により膜形成を行う際には、
半導体層の表面がダメージを受け、半導体層表面のキャ
リア濃度が減少してしまい、半導体層とオーミック電極
との間の接触抵抗Ｒｃが大きくなってしまうという問題
があった。
【０００９】この接触抵抗Ｒｃは、一般にキャリア濃度
Ｎａと例えばＲｃ∝Ｎａ-2程度の相関を有している。ｐ
型のＩＩＩ族ナイトライド化合物半導体（例えば、ｐ型
ＧａＮ）は、ｐ型ＧａＡｓなどに比べてキャリア濃度を
高くすることが困難であるため、特にＩＩＩ族ナイトラ
イド化合物半導体よりなる半導体層とｐ側電極との間の
接触抵抗は、大きくなってしまう傾向にあった。なお、
ＧａＡｓ系の半導体層を用いた場合には、キャリア濃度
Ｎａが２×１０19／ｃｍ3 程度であり、１０-5Ωｃｍの
オーダーの接触抵抗Ｒｃが容易に得られるが、ＧａＮ系
の半導体層を用いた場合には、キャリア濃度Ｎａが２×
１０18／ｃｍ3 程度であり、接触抵抗Ｒｃが１０-3Ωｃ
ｍのオーダー程度に大きいことが多かった。このような
接触抵抗Ｒｃの増大は、例えば半導体レーザのｐ側電極
においては、素子の動作電圧を０．１〜数Ｖ程度上昇さ
せる可能性があり、素子の信頼性の低下につながってし
まっていた。また、ｐ型ＧａＡｓ層に対してアッシング
などの表面処理を施した場合には、実質的に素子特性に
影響を及ぼさない場合であっても、ｐ型ＩＩＩ族ナイト
ライド化合物半導体層に同様の表面処理を施した場合に
は、表面がダメージを受け、接触抵抗Ｒｃが大きくなる
結果、素子の信頼性が大きく損なわれるおそれがあっ
た。
Ｎａと例えばＲｃ∝Ｎａ-2程度の相関を有している。ｐ
型のＩＩＩ族ナイトライド化合物半導体（例えば、ｐ型
ＧａＮ）は、ｐ型ＧａＡｓなどに比べてキャリア濃度を
高くすることが困難であるため、特にＩＩＩ族ナイトラ
イド化合物半導体よりなる半導体層とｐ側電極との間の
接触抵抗は、大きくなってしまう傾向にあった。なお、
ＧａＡｓ系の半導体層を用いた場合には、キャリア濃度
Ｎａが２×１０19／ｃｍ3 程度であり、１０-5Ωｃｍの
オーダーの接触抵抗Ｒｃが容易に得られるが、ＧａＮ系
の半導体層を用いた場合には、キャリア濃度Ｎａが２×
１０18／ｃｍ3 程度であり、接触抵抗Ｒｃが１０-3Ωｃ
ｍのオーダー程度に大きいことが多かった。このような
接触抵抗Ｒｃの増大は、例えば半導体レーザのｐ側電極
においては、素子の動作電圧を０．１〜数Ｖ程度上昇さ
せる可能性があり、素子の信頼性の低下につながってし
まっていた。また、ｐ型ＧａＡｓ層に対してアッシング
などの表面処理を施した場合には、実質的に素子特性に
影響を及ぼさない場合であっても、ｐ型ＩＩＩ族ナイト
ライド化合物半導体層に同様の表面処理を施した場合に
は、表面がダメージを受け、接触抵抗Ｒｃが大きくなる
結果、素子の信頼性が大きく損なわれるおそれがあっ
た。
【００１０】更に、上述した問題の他に、半導体レーザ
などにおいて、電極が電気的に導通している領域よりも
広い領域にわたって半導体層の表面と接している場合に
は、この電気的導通領域以外の接触領域に寄生容量が発
生し、素子の高周波特性を損ねてしまうという問題もあ
った。
などにおいて、電極が電気的に導通している領域よりも
広い領域にわたって半導体層の表面と接している場合に
は、この電気的導通領域以外の接触領域に寄生容量が発
生し、素子の高周波特性を損ねてしまうという問題もあ
った。
【００１１】本発明はかかる問題点に鑑みてなされたも
ので、その第１の目的は、半導体層と電極との密着性を
向上させることができると共に、これらの間の接触抵抗
の低減化を図ることが可能な半導体素子の製造方法を提
供することにある。
ので、その第１の目的は、半導体層と電極との密着性を
向上させることができると共に、これらの間の接触抵抗
の低減化を図ることが可能な半導体素子の製造方法を提
供することにある。
【００１２】また、本発明の第２の目的は、寄生容量を
低減させ、素子の高周波特性を向上させることができる
半導体素子の製造方法を提供することにある。
低減させ、素子の高周波特性を向上させることができる
半導体素子の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明による半導体素子
の製造方法は、半導体層に接触した電極を有する半導体
素子の製造方法であって、少なくとも半導体層の上面
に、耐エッチング材料よりなる保護層を形成する工程
と、保護層の上面にマスク層を形成した後、このマスク
層に電極のパターンに応じた開口を形成する工程と、保
護層により半導体層を保護しつつ、マスク層への開口形
成時に生じ、開口の内部に付着している残渣を除去する
工程と、マスク層を用いて、保護層のうちの開口に対応
する領域を選択的に除去し、半導体層を選択的に露出さ
せる工程と、半導体層の露出面上に、マスク層を用いて
電極を形成する工程とを含むようにしたものである。
の製造方法は、半導体層に接触した電極を有する半導体
素子の製造方法であって、少なくとも半導体層の上面
に、耐エッチング材料よりなる保護層を形成する工程
と、保護層の上面にマスク層を形成した後、このマスク
層に電極のパターンに応じた開口を形成する工程と、保
護層により半導体層を保護しつつ、マスク層への開口形
成時に生じ、開口の内部に付着している残渣を除去する
工程と、マスク層を用いて、保護層のうちの開口に対応
する領域を選択的に除去し、半導体層を選択的に露出さ
せる工程と、半導体層の露出面上に、マスク層を用いて
電極を形成する工程とを含むようにしたものである。
【００１４】本発明による半導体素子の製造方法では、
半導体層の上面に保護層およびマスク層が順次形成さ
れ、マスク層に開口が形成されたのち、半導体層が保護
層に保護された状態において、マスク層の開口に付着し
ている残渣が除去される。そののち、マスク層を用いて
保護層が選択的に除去されることにより、半導体層が選
択的に露出し、この半導体層の露出面にマスク層を用い
て電極が形成される。
半導体層の上面に保護層およびマスク層が順次形成さ
れ、マスク層に開口が形成されたのち、半導体層が保護
層に保護された状態において、マスク層の開口に付着し
ている残渣が除去される。そののち、マスク層を用いて
保護層が選択的に除去されることにより、半導体層が選
択的に露出し、この半導体層の露出面にマスク層を用い
て電極が形成される。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】（第１の実施の形態）まず、図１ないし図
８を参照して、本発明の第１の実施の形態に係る半導体
素子の製造方法としての利得導波型半導体レーザの製造
方法について説明する。
８を参照して、本発明の第１の実施の形態に係る半導体
素子の製造方法としての利得導波型半導体レーザの製造
方法について説明する。
【００１７】本実施の形態では、まず、図１に示したよ
うに、例えばサファイアよりなる基板１０を用意し、基
板１０上に、例えば、ＭＯＣＶＤ（Metal Organic Chem
icalVapor Deposition ；有機金属化学気相蒸着）法に
よりＩＩＩ族ナイトライド化合物半導体よりなるバッフ
ァ層１１を成長させたのち、このバッファ層１１を核と
して、下地層１２，ｎ側コンタクト層１３，ｎ型クラッ
ド層１４，活性層１５，ｐ型クラッド層１６およびｐ側
コンタクト層１７（以下、これらの層をまとめて半導体
層ともいう。）を順次成長させる。ここで、バッファ層
１１，下地層１２，ｎ側コンタクト層１３，ｎ型クラッ
ド層１４，活性層１５，ｐ型クラッド層１６およびｐ側
コンタクト層１７が、本発明の「半導体層」の一具体例
に対応している。また、ｎ型クラッド層１４が本発明の
「第１導電型クラッド層」の一具体例に対応しており、
ｐ型クラッド層１６が本発明の「第２導電型クラッド
層」の一具体例に対応している。
うに、例えばサファイアよりなる基板１０を用意し、基
板１０上に、例えば、ＭＯＣＶＤ（Metal Organic Chem
icalVapor Deposition ；有機金属化学気相蒸着）法に
よりＩＩＩ族ナイトライド化合物半導体よりなるバッフ
ァ層１１を成長させたのち、このバッファ層１１を核と
して、下地層１２，ｎ側コンタクト層１３，ｎ型クラッ
ド層１４，活性層１５，ｐ型クラッド層１６およびｐ側
コンタクト層１７（以下、これらの層をまとめて半導体
層ともいう。）を順次成長させる。ここで、バッファ層
１１，下地層１２，ｎ側コンタクト層１３，ｎ型クラッ
ド層１４，活性層１５，ｐ型クラッド層１６およびｐ側
コンタクト層１７が、本発明の「半導体層」の一具体例
に対応している。また、ｎ型クラッド層１４が本発明の
「第１導電型クラッド層」の一具体例に対応しており、
ｐ型クラッド層１６が本発明の「第２導電型クラッド
層」の一具体例に対応している。
【００１８】具体的には、例えば、５５０℃で非晶質に
近い結晶構造を有するＧａＮあるいはＡｌＧａＮ混晶よ
りなるバッファ層１１を３０ｎｍ成長させたのち、例え
ば１０００℃で不純物を添加しないＧａＮよりなる下地
層１２を１．５μｍ成長させる。続いて、例えば、ｎ型
不純物としてケイ素（Ｓｉ）を添加したｎ型ＧａＮより
なるｎ側コンタクト層１３（厚さ４．５μｍ）、不純物
としてケイ素を添加したｎ型ＡｌＧａＮ混晶よりなるｎ
型クラッド層１４（厚さ１．０μｍ）、ＧａＩｎＮ混晶
およびＧａＮよりなる多重量子井戸構造を有する活性層
（厚さ０．０５μｍ）、ｐ型不純物としてマグネシウム
（Ｍｇ）を添加したｐ型ＡｌＧａＮ混晶よりなるｐ型ク
ラッド層１６（厚さ０．８μｍ）、不純物としてマグネ
シウムを添加したｐ型ＧａＮよりなるｐ側コンタクト層
１７（厚さ０．１μｍ）を順次成長させる。
近い結晶構造を有するＧａＮあるいはＡｌＧａＮ混晶よ
りなるバッファ層１１を３０ｎｍ成長させたのち、例え
ば１０００℃で不純物を添加しないＧａＮよりなる下地
層１２を１．５μｍ成長させる。続いて、例えば、ｎ型
不純物としてケイ素（Ｓｉ）を添加したｎ型ＧａＮより
なるｎ側コンタクト層１３（厚さ４．５μｍ）、不純物
としてケイ素を添加したｎ型ＡｌＧａＮ混晶よりなるｎ
型クラッド層１４（厚さ１．０μｍ）、ＧａＩｎＮ混晶
およびＧａＮよりなる多重量子井戸構造を有する活性層
（厚さ０．０５μｍ）、ｐ型不純物としてマグネシウム
（Ｍｇ）を添加したｐ型ＡｌＧａＮ混晶よりなるｐ型ク
ラッド層１６（厚さ０．８μｍ）、不純物としてマグネ
シウムを添加したｐ型ＧａＮよりなるｐ側コンタクト層
１７（厚さ０．１μｍ）を順次成長させる。
【００１９】その際、例えば、アルミニウム（Ａｌ）の
原料ガスとしてはトリメチルアルミニウムガス（（ＣＨ
3 ）3 Ａｌ）、ガリウム（Ｇａ）の原料ガスとしてはト
リメチルガリウムガス（（ＣＨ3 ）3 Ｇａ）またはトリ
エチルガリウムガス（（Ｃ2Ｈ5 ）3 Ｇａ）、インジウ
ム（Ｉｎ）の原料ガスとしてはトリメチルインジウムガ
ス（（ＣＨ3 ）3 Ｉｎ）、窒素（Ｎ）の原料ガスとして
はアンモニアガス（ＮＨ3 ）、ケイ素の原料ガスとして
はモノシランガス（ＳｉＨ4 ）、マグネシウムの原料ガ
スとしてはビス＝メチルシクロペンタジエニルマグネシ
ウムガス（ＭｅＣｐ2 Ｍｇ）またはビス＝シクロペンタ
ジエニルマグネシウムガス（Ｃｐ2 Ｍｇ）をそれぞれ用
いる。
原料ガスとしてはトリメチルアルミニウムガス（（ＣＨ
3 ）3 Ａｌ）、ガリウム（Ｇａ）の原料ガスとしてはト
リメチルガリウムガス（（ＣＨ3 ）3 Ｇａ）またはトリ
エチルガリウムガス（（Ｃ2Ｈ5 ）3 Ｇａ）、インジウ
ム（Ｉｎ）の原料ガスとしてはトリメチルインジウムガ
ス（（ＣＨ3 ）3 Ｉｎ）、窒素（Ｎ）の原料ガスとして
はアンモニアガス（ＮＨ3 ）、ケイ素の原料ガスとして
はモノシランガス（ＳｉＨ4 ）、マグネシウムの原料ガ
スとしてはビス＝メチルシクロペンタジエニルマグネシ
ウムガス（ＭｅＣｐ2 Ｍｇ）またはビス＝シクロペンタ
ジエニルマグネシウムガス（Ｃｐ2 Ｍｇ）をそれぞれ用
いる。
【００２０】次に、ｐ側コンタクト層１７，ｐ型クラッ
ド層１６，活性層１５，ｎ型クラッド層１４およびｎ側
コンタクト層１３の一部を選択的にエッチングしてｎ側
コンタクト層１３を表面に露出させる。なお、この場合
のエッチング量は、例えば２μｍである。
ド層１６，活性層１５，ｎ型クラッド層１４およびｎ側
コンタクト層１３の一部を選択的にエッチングしてｎ側
コンタクト層１３を表面に露出させる。なお、この場合
のエッチング量は、例えば２μｍである。
【００２１】次に、半導体層の露出面全体（すなわち、
ｎ側コンタクト層１３およびｐ側コンタクト層１７の表
面、並びにｎ側コンタクト層１３，ｎ型クラッド層１
４，活性層１５，ｐ型クラッド層１６およびｐ側コンタ
クト層１７の側面）に、例えば蒸着法、ＥＣＲＣＶＤ
（Electron Cyclotron Resonance Chemical Vapor Depo
sition；電子サイクロトロン共鳴化学気相蒸着）法ある
いはＥＣＲスパッタ法により、耐エッチング性を有する
絶縁材料、例えば二酸化ケイ素（ＳｉＯ2 ）あるいは四
窒化三ケイ素（Ｓｉ3 Ｎ4 ）よりなる絶縁層１８を形成
する。この絶縁層１８が、本発明の「保護層」の一具体
例に対応している。ここでは、成膜中にプラズマによる
半導体表層へのダメージをなくす、あるいは少なくする
ことができる蒸着法、ＥＣＲＣＶＤ法あるいはＥＣＲス
パッタ法を用いて絶縁層１８を形成するので、熱ＣＶＤ
法、ＰＥ（Plasma Enhanced ）ＣＶＤ法あるいは通常の
スパッタ法などを用いて形成する場合とは異なり、絶縁
層１８と接する領域がダメージを受け難く、ダメージに
よるｐ側コンタクト層１７やｐ型クラッド層１６のキャ
リア濃度の低下を防止することができる。
ｎ側コンタクト層１３およびｐ側コンタクト層１７の表
面、並びにｎ側コンタクト層１３，ｎ型クラッド層１
４，活性層１５，ｐ型クラッド層１６およびｐ側コンタ
クト層１７の側面）に、例えば蒸着法、ＥＣＲＣＶＤ
（Electron Cyclotron Resonance Chemical Vapor Depo
sition；電子サイクロトロン共鳴化学気相蒸着）法ある
いはＥＣＲスパッタ法により、耐エッチング性を有する
絶縁材料、例えば二酸化ケイ素（ＳｉＯ2 ）あるいは四
窒化三ケイ素（Ｓｉ3 Ｎ4 ）よりなる絶縁層１８を形成
する。この絶縁層１８が、本発明の「保護層」の一具体
例に対応している。ここでは、成膜中にプラズマによる
半導体表層へのダメージをなくす、あるいは少なくする
ことができる蒸着法、ＥＣＲＣＶＤ法あるいはＥＣＲス
パッタ法を用いて絶縁層１８を形成するので、熱ＣＶＤ
法、ＰＥ（Plasma Enhanced ）ＣＶＤ法あるいは通常の
スパッタ法などを用いて形成する場合とは異なり、絶縁
層１８と接する領域がダメージを受け難く、ダメージに
よるｐ側コンタクト層１７やｐ型クラッド層１６のキャ
リア濃度の低下を防止することができる。
【００２２】次に、図２に示したように、絶縁層１８の
全面に、例えばスピンコート法により厚さ１μｍのレジ
スト膜１９を形成する。ここで、レジスト膜１９が、本
発明の「マスク層」の一具体例に対応している。
全面に、例えばスピンコート法により厚さ１μｍのレジ
スト膜１９を形成する。ここで、レジスト膜１９が、本
発明の「マスク層」の一具体例に対応している。
【００２３】次に、図３に示したように、例えばフォト
リソグラフィ技術を用いて、レジスト膜１９に、後述す
るｐ側電極２１（図７参照）のパターンに応じた開口１
９ａを形成する。具体的には、例えば、高圧水銀ランプ
を用いて、１ｍＷ／ｃｍ3 の出力で１０秒間程度レジス
ト膜１９に紫外線を照射したのち、無機リン酸塩系の現
像液を用いて２０℃で３０秒間程度現像を行う。このと
き、レジストの現像部分は完全には除去されず、開口１
９ａの内部に残渣２０が付着してしまうことがある。
リソグラフィ技術を用いて、レジスト膜１９に、後述す
るｐ側電極２１（図７参照）のパターンに応じた開口１
９ａを形成する。具体的には、例えば、高圧水銀ランプ
を用いて、１ｍＷ／ｃｍ3 の出力で１０秒間程度レジス
ト膜１９に紫外線を照射したのち、無機リン酸塩系の現
像液を用いて２０℃で３０秒間程度現像を行う。このと
き、レジストの現像部分は完全には除去されず、開口１
９ａの内部に残渣２０が付着してしまうことがある。
【００２４】そこで、現像後に、例えば、酸素プラズマ
を用いて、室温で３分間ライトアッシング処理を行う。
これにより、図４に示したように、レジスト膜１９の形
状はほとんど変化することなく、残渣２０が除去され
る。なお、ここで「ライトアッシング処理」とは、付着
している少量の残渣２０を弱い条件（例えば、酸素プラ
ズマのエネルギーや設定温度を低くする、レジストのエ
ッチング速度が０．０５μｍ／分以下であるような条
件））でアッシングすることを意味する。ここでは、ア
ッシング処理を行う際に、絶縁層１８により半導体層が
保護されているので、半導体層の表面にダメージを与え
ることがなく、ｐ側コンタクト層１７などのキャリア濃
度の低下が防止される。
を用いて、室温で３分間ライトアッシング処理を行う。
これにより、図４に示したように、レジスト膜１９の形
状はほとんど変化することなく、残渣２０が除去され
る。なお、ここで「ライトアッシング処理」とは、付着
している少量の残渣２０を弱い条件（例えば、酸素プラ
ズマのエネルギーや設定温度を低くする、レジストのエ
ッチング速度が０．０５μｍ／分以下であるような条
件））でアッシングすることを意味する。ここでは、ア
ッシング処理を行う際に、絶縁層１８により半導体層が
保護されているので、半導体層の表面にダメージを与え
ることがなく、ｐ側コンタクト層１７などのキャリア濃
度の低下が防止される。
【００２５】次に、図５に示したように、レジスト膜１
９をマスクとして、例えばフッ酸系のエッチング液を用
いて絶縁層１８をｐ側コンタクト層１７に至るまでエッ
チングし、絶縁層１８のうちの開口１９ａに対応する領
域に、開口１８ａを形成する。ここでは、開口１９ａに
付着した残渣２０が完全に除去されているので、レジス
ト膜１９の残渣がエッチング液中を移動して、ｐ側コン
タクト層１７の表面に再付着するおそれがない。
９をマスクとして、例えばフッ酸系のエッチング液を用
いて絶縁層１８をｐ側コンタクト層１７に至るまでエッ
チングし、絶縁層１８のうちの開口１９ａに対応する領
域に、開口１８ａを形成する。ここでは、開口１９ａに
付着した残渣２０が完全に除去されているので、レジス
ト膜１９の残渣がエッチング液中を移動して、ｐ側コン
タクト層１７の表面に再付着するおそれがない。
【００２６】次に、図６に示したように、全面（すなわ
ち絶縁層１８が選択的に除去されたｐ側コンタクト層１
７の上およびレジスト膜１９の上）に、例えば、蒸着法
によりニッケル膜あるいは白金膜を成膜したのち、適宜
の金属（例えば、金）膜を成膜し、金属層２１ａを形成
する。ここで、金属層２１ａの構成材料にニッケルある
いは白金を用いる理由は、これらがＩＩＩ属ナイトライ
ド化合物との良好なオーミック接触を得ることができる
ためである。なお、このとき、ｐ側コンタクト層１７の
露出面は、完全に金属層２１ａにより覆われるか、ある
いは図に示したように、絶縁層１８の開口１８ａの壁面
近傍領域において若干（例えば幅１μｍ以下）露出す
る。
ち絶縁層１８が選択的に除去されたｐ側コンタクト層１
７の上およびレジスト膜１９の上）に、例えば、蒸着法
によりニッケル膜あるいは白金膜を成膜したのち、適宜
の金属（例えば、金）膜を成膜し、金属層２１ａを形成
する。ここで、金属層２１ａの構成材料にニッケルある
いは白金を用いる理由は、これらがＩＩＩ属ナイトライ
ド化合物との良好なオーミック接触を得ることができる
ためである。なお、このとき、ｐ側コンタクト層１７の
露出面は、完全に金属層２１ａにより覆われるか、ある
いは図に示したように、絶縁層１８の開口１８ａの壁面
近傍領域において若干（例えば幅１μｍ以下）露出す
る。
【００２７】次に、図７に示したように、例えばアセト
ンなどの有機溶剤を用いてレジスト膜１９を除去する。
このとき、同時に、金属層２１ａのレジスト膜１９と接
している部分が選択的に除去され（リフトオフ法）、金
属層２１ａのうちのｐ側コンタクト層１７と接している
部分のみが残存する状態となる。続いて、残存する金属
層２１ａに加熱処理を施すことによりそれを合金化し、
ｐ側電極２１とする。更に、半導体レーザの動作時に活
性層１５の一部のみに光を閉じ込めるために、ｐ側電極
２１をストライプ状（図７においては紙面に対して垂直
方向に延長されたストライプ状）となるようにパターニ
ングする。
ンなどの有機溶剤を用いてレジスト膜１９を除去する。
このとき、同時に、金属層２１ａのレジスト膜１９と接
している部分が選択的に除去され（リフトオフ法）、金
属層２１ａのうちのｐ側コンタクト層１７と接している
部分のみが残存する状態となる。続いて、残存する金属
層２１ａに加熱処理を施すことによりそれを合金化し、
ｐ側電極２１とする。更に、半導体レーザの動作時に活
性層１５の一部のみに光を閉じ込めるために、ｐ側電極
２１をストライプ状（図７においては紙面に対して垂直
方向に延長されたストライプ状）となるようにパターニ
ングする。
【００２８】次に、図８に示したように、全面（すなわ
ち絶縁層１８およびｐ側電極２１の上）にレジスト膜
（図示せず）を塗布し、開口１８ａを形成する際と同様
にして絶縁層１８のｎ側コンタクト層１３上の領域に開
口１８ｂを形成する。続いて、全面（すなわち絶縁層１
８が選択的に除去されたｎ側コンタクト層１３の上およ
び図示しないレジスト膜の上）に、例えば、チタン、ア
ルミニウム、白金および金を順次蒸着し、ｐ側電極２１
を形成する場合と同様にして、ｎ側電極２２を形成す
る。
ち絶縁層１８およびｐ側電極２１の上）にレジスト膜
（図示せず）を塗布し、開口１８ａを形成する際と同様
にして絶縁層１８のｎ側コンタクト層１３上の領域に開
口１８ｂを形成する。続いて、全面（すなわち絶縁層１
８が選択的に除去されたｎ側コンタクト層１３の上およ
び図示しないレジスト膜の上）に、例えば、チタン、ア
ルミニウム、白金および金を順次蒸着し、ｐ側電極２１
を形成する場合と同様にして、ｎ側電極２２を形成す
る。
【００２９】次に、ｐ側電極２１およびその周囲の絶縁
層１８の上に、例えば、チタンおよび金を選択的に順次
蒸着してコンタクト用電極２３を形成する。また、同時
に、ｎ側電極２２およびその周囲の絶縁層１８の上に、
コンタクト用電極２４を形成する。これらのコンタクト
用電極２３，２４は、ｐ側電極２１およびｎ側電極２２
の密着性をそれぞれ補強するものである。なお、コンタ
クト用電極２３，２４は、完成された半導体レーザをパ
ッケージに実装する際の実装用電極（すなわち、ボンデ
ィングパットや、パッケージへのダイボンディング用電
極）としても利用することができる。
層１８の上に、例えば、チタンおよび金を選択的に順次
蒸着してコンタクト用電極２３を形成する。また、同時
に、ｎ側電極２２およびその周囲の絶縁層１８の上に、
コンタクト用電極２４を形成する。これらのコンタクト
用電極２３，２４は、ｐ側電極２１およびｎ側電極２２
の密着性をそれぞれ補強するものである。なお、コンタ
クト用電極２３，２４は、完成された半導体レーザをパ
ッケージに実装する際の実装用電極（すなわち、ボンデ
ィングパットや、パッケージへのダイボンディング用電
極）としても利用することができる。
【００３０】最後に、基板１０をｐ側電極２１の長さ方
向（共振器長方向）と垂直に所定の幅で劈開し、その劈
開面を反射鏡として、利得導波型半導体レーザを完成さ
せる。なお、必要に応じて、劈開面に反射率を制御する
ためのコーティングを施すようにしてもよい。
向（共振器長方向）と垂直に所定の幅で劈開し、その劈
開面を反射鏡として、利得導波型半導体レーザを完成さ
せる。なお、必要に応じて、劈開面に反射率を制御する
ためのコーティングを施すようにしてもよい。
【００３１】このようにして製造された利得導波型半導
体レーザでは、コンタクト用電極２３，２４を介してｐ
側電極２１とｎ側電極２２との間に所定の電圧が印加さ
れると、活性層１５に電流が注入される。なお、絶縁層
１８によって電流は狭窄される。これにより、活性層１
５では、電子−正孔再結合による発光が起こり、図示し
ない反射鏡を介して外部に光が取り出される。ここで
は、製造時にｐ側コンタクト層１７およびｎ側コンタク
ト層１３の表面がダメージを受けていないので、ｐ側コ
ンタクト層１７とｐ側電極２１、およびｎ側コンタクト
層１３とｎ側電極２２とはそれぞれ良好にオーミック接
触しており、安定な接触抵抗値を得ることができる。従
って、半導体レーザは安定した電圧で動作する。
体レーザでは、コンタクト用電極２３，２４を介してｐ
側電極２１とｎ側電極２２との間に所定の電圧が印加さ
れると、活性層１５に電流が注入される。なお、絶縁層
１８によって電流は狭窄される。これにより、活性層１
５では、電子−正孔再結合による発光が起こり、図示し
ない反射鏡を介して外部に光が取り出される。ここで
は、製造時にｐ側コンタクト層１７およびｎ側コンタク
ト層１３の表面がダメージを受けていないので、ｐ側コ
ンタクト層１７とｐ側電極２１、およびｎ側コンタクト
層１３とｎ側電極２２とはそれぞれ良好にオーミック接
触しており、安定な接触抵抗値を得ることができる。従
って、半導体レーザは安定した電圧で動作する。
【００３２】このように本実施の形態では、絶縁層１８
により半導体層が保護された状態で、レジスト膜１９の
開口１９ａに付着した残渣２０を除去するようにしたの
で、その際、半導体層の表面へのダメージの付与が抑制
される。従って、ｐ側コンタクト層１７やｐ型クラッド
層１６のキャリア濃度の低下を防止することができ、ｐ
側電極２１とｐ側コンタクト層１７との間において、安
定した接触抵抗値を得ることができる。また、同様の理
由により、ｎ側電極２２とｎ側コンタクト層１３との間
の接触抵抗の増大も防止することができる。更に、蒸着
法、ＥＣＲＣＶＤ法あるいはＥＣＲスパッタ法により絶
縁層１８を形成するようにしたので、半導体層の表面に
対するダメージが抑制される。従って、この点からも、
ｐ側コンタクト層１７やｎ側コンタクト層１３のキャリ
ア濃度の低下を抑制することができる。
により半導体層が保護された状態で、レジスト膜１９の
開口１９ａに付着した残渣２０を除去するようにしたの
で、その際、半導体層の表面へのダメージの付与が抑制
される。従って、ｐ側コンタクト層１７やｐ型クラッド
層１６のキャリア濃度の低下を防止することができ、ｐ
側電極２１とｐ側コンタクト層１７との間において、安
定した接触抵抗値を得ることができる。また、同様の理
由により、ｎ側電極２２とｎ側コンタクト層１３との間
の接触抵抗の増大も防止することができる。更に、蒸着
法、ＥＣＲＣＶＤ法あるいはＥＣＲスパッタ法により絶
縁層１８を形成するようにしたので、半導体層の表面に
対するダメージが抑制される。従って、この点からも、
ｐ側コンタクト層１７やｎ側コンタクト層１３のキャリ
ア濃度の低下を抑制することができる。
【００３３】また、レジスト膜１９の開口１９ａに付着
した残渣２０を除去したのちに絶縁層１８に開口１８ａ
を形成するようにしたので、開口１８ａを形成する際
に、レジストの残渣がエッチング液中を移動してｐ側コ
ンタクト層１７の表面に再付着するおそれがない。従っ
て、ｐ側コンタクト層１７の清浄な表面上にｐ側電極２
１を形成することができ、ｐ側コンタクト層１７とｐ側
電極２１との密着性を向上させることができる。その結
果、製造工程の途中やパッケージへ実装する際における
ｐ側電極２１の剥離を防止することができる。
した残渣２０を除去したのちに絶縁層１８に開口１８ａ
を形成するようにしたので、開口１８ａを形成する際
に、レジストの残渣がエッチング液中を移動してｐ側コ
ンタクト層１７の表面に再付着するおそれがない。従っ
て、ｐ側コンタクト層１７の清浄な表面上にｐ側電極２
１を形成することができ、ｐ側コンタクト層１７とｐ側
電極２１との密着性を向上させることができる。その結
果、製造工程の途中やパッケージへ実装する際における
ｐ側電極２１の剥離を防止することができる。
【００３４】更に、ｐ側電極２１およびｎ側電極２２を
コンタクト用電極２３，２４によりそれぞれ覆うように
したので、ｐ側電極２１およびｎ側電極２２の密着性を
高めることができる。よって、ｐ側電極１９をニッケル
または白金などの良好なオーミック接触を得ることがで
きる材料により構成することができる。従って、接触抵
抗を小さくすることができると共に電極の剥離を防止す
ることができ、素子の品質および信頼性を向上させるこ
とができる。
コンタクト用電極２３，２４によりそれぞれ覆うように
したので、ｐ側電極２１およびｎ側電極２２の密着性を
高めることができる。よって、ｐ側電極１９をニッケル
または白金などの良好なオーミック接触を得ることがで
きる材料により構成することができる。従って、接触抵
抗を小さくすることができると共に電極の剥離を防止す
ることができ、素子の品質および信頼性を向上させるこ
とができる。
【００３５】また、ｎ側コンタクト層１３およびｐ側コ
ンタクト層１７の表面、並びにｎ側コンタクト層１３，
ｎ型クラッド層１４，活性層１５，ｐ型クラッド層１６
およびｐ側コンタクト層１７の側面にわたって絶縁層１
８を形成するようにしたので、絶縁層１８をｎ側コンタ
クト層１３およびｐ側コンタクト層１７の表面のみに形
成する場合よりも、寄生容量を低減させることができ
る。従って、高周波特性に優れた半導体レーザが製造さ
れる。
ンタクト層１７の表面、並びにｎ側コンタクト層１３，
ｎ型クラッド層１４，活性層１５，ｐ型クラッド層１６
およびｐ側コンタクト層１７の側面にわたって絶縁層１
８を形成するようにしたので、絶縁層１８をｎ側コンタ
クト層１３およびｐ側コンタクト層１７の表面のみに形
成する場合よりも、寄生容量を低減させることができ
る。従って、高周波特性に優れた半導体レーザが製造さ
れる。
【００３６】更に、絶縁層１８は、ｐｎ接合面（すなわ
ち、活性層１５の側面）を被覆するように形成されてい
るので、パッケージに実装する際の半田の這い上がりな
どが生じた場合においても、電気的短絡が発生すること
がなく、信頼性の高い実装条件を得ることができる。
ち、活性層１５の側面）を被覆するように形成されてい
るので、パッケージに実装する際の半田の這い上がりな
どが生じた場合においても、電気的短絡が発生すること
がなく、信頼性の高い実装条件を得ることができる。
【００３７】また、レジスト膜１９をマスクとして、ｐ
側電極２１を自己整合的に形成することができるので、
製造工程の短縮化を図ることができる。
側電極２１を自己整合的に形成することができるので、
製造工程の短縮化を図ることができる。
【００３８】（第２の実施の形態）本実施の形態は、利
得導波型と屈折率導波型を組み合わせたリッジ導波型半
導体レーザの製造方法に関するものである。以下、図１
ないし図７および図９ないし図１６を参照して説明す
る。
得導波型と屈折率導波型を組み合わせたリッジ導波型半
導体レーザの製造方法に関するものである。以下、図１
ないし図７および図９ないし図１６を参照して説明す
る。
【００３９】本実施の形態では、まず、第１の実施の形
態の図１〜図７に示した工程と同様にして、図９に示し
たように、基板１０上の半導体層の上に、絶縁膜１８の
開口１８ａを介してストライプ状のｐ側電極２１′を形
成する。本実施の形態では、後述するように、ｐ側電極
２１′をエッチングマスクとして利用するために、ｐ側
電極２１′がエッチングされることを抑制し、電極の特
性に影響を与えないようにする必要がある。従って、ｐ
側電極２１′の最表面は、ＩＩＩ属ナイトライド化合物
半導体とのエッチング選択比が金よりも大きいニッケル
あるいは白金よりなることが好ましい。なお、このよう
なｐ側電極２１′の構造の例としては、白金，金および
ニッケル、あるいはニッケル，白金，金およびニッケル
をｐ側コンタクト層１７側から順次積層したものが挙げ
られる。
態の図１〜図７に示した工程と同様にして、図９に示し
たように、基板１０上の半導体層の上に、絶縁膜１８の
開口１８ａを介してストライプ状のｐ側電極２１′を形
成する。本実施の形態では、後述するように、ｐ側電極
２１′をエッチングマスクとして利用するために、ｐ側
電極２１′がエッチングされることを抑制し、電極の特
性に影響を与えないようにする必要がある。従って、ｐ
側電極２１′の最表面は、ＩＩＩ属ナイトライド化合物
半導体とのエッチング選択比が金よりも大きいニッケル
あるいは白金よりなることが好ましい。なお、このよう
なｐ側電極２１′の構造の例としては、白金，金および
ニッケル、あるいはニッケル，白金，金およびニッケル
をｐ側コンタクト層１７側から順次積層したものが挙げ
られる。
【００４０】次に、例えばフッ酸系のエッチング液を用
いて、絶縁膜１８をエッチング除去したのち、図１０に
示したように、ｐ側電極２１′をマスクとして、例えば
反応ガスに塩素ガス（Ｃｌ2 ）Ｇ1 を用いたＲＩＥ（Re
active Ion Etching）法によりｐ側コンタクト層１７お
よびｐ型クラッド層１６の一部を選択的にエッチングし
て、自己整合的にｐ型クラッド層１６を表面に露出させ
ると共に、ｐ型クラッド層６の上部、ｐ側コンタクト層
１７およびｐ側電極２１′よりなるリッジ部Ｒを形成す
る。
いて、絶縁膜１８をエッチング除去したのち、図１０に
示したように、ｐ側電極２１′をマスクとして、例えば
反応ガスに塩素ガス（Ｃｌ2 ）Ｇ1 を用いたＲＩＥ（Re
active Ion Etching）法によりｐ側コンタクト層１７お
よびｐ型クラッド層１６の一部を選択的にエッチングし
て、自己整合的にｐ型クラッド層１６を表面に露出させ
ると共に、ｐ型クラッド層６の上部、ｐ側コンタクト層
１７およびｐ側電極２１′よりなるリッジ部Ｒを形成す
る。
【００４１】次に、図１１に示したように、露出面全体
（すなわちｎ側コンタクト層１３、ｐ型クラッド層１６
およびｐ側電極２１′の表面、並びにリッジ部Ｒの側
面）に、例えば、蒸着法により二酸化ケイ素（屈折率
１．４６）よりなる絶縁層３１を形成する。
（すなわちｎ側コンタクト層１３、ｐ型クラッド層１６
およびｐ側電極２１′の表面、並びにリッジ部Ｒの側
面）に、例えば、蒸着法により二酸化ケイ素（屈折率
１．４６）よりなる絶縁層３１を形成する。
【００４２】次に、図１２に示したように、絶縁層３１
の全面に、例えばスピンコート法によりレジスト膜３２
を形成する。レジスト膜３２の厚さに関しては、ｐ側電
極２１′の上面の厚さが、その他の領域の厚さよりも薄
くなるように形成する。具体的には、例えば、リッジ部
Ｒと絶縁層３１との高さ（厚さ）の合計が１μｍである
場合には、ｐ側電極２１′の上面において厚さが例えば
０．５〜０．８μｍとなるように形成する。
の全面に、例えばスピンコート法によりレジスト膜３２
を形成する。レジスト膜３２の厚さに関しては、ｐ側電
極２１′の上面の厚さが、その他の領域の厚さよりも薄
くなるように形成する。具体的には、例えば、リッジ部
Ｒと絶縁層３１との高さ（厚さ）の合計が１μｍである
場合には、ｐ側電極２１′の上面において厚さが例えば
０．５〜０．８μｍとなるように形成する。
【００４３】次に、図１３に示したように、例えば反応
ガスに酸素ガス（Ｏ2 ）Ｇ2 を用いたＲＩＥを行って、
レジスト膜３２のリッジ部Ｒに対応する領域を選択的に
除去し、絶縁層３１を表面に露出させる。ここでは、既
に述べたように、ｐ側電極２１′の上面のレジスト膜３
２の厚さがその他の領域よりのレジスト膜３２の厚さよ
りも薄いので、リッジ部Ｒに対応する領域の上側部分の
レジスト膜３２のみを除去することができる。
ガスに酸素ガス（Ｏ2 ）Ｇ2 を用いたＲＩＥを行って、
レジスト膜３２のリッジ部Ｒに対応する領域を選択的に
除去し、絶縁層３１を表面に露出させる。ここでは、既
に述べたように、ｐ側電極２１′の上面のレジスト膜３
２の厚さがその他の領域よりのレジスト膜３２の厚さよ
りも薄いので、リッジ部Ｒに対応する領域の上側部分の
レジスト膜３２のみを除去することができる。
【００４４】次に、図１４に示したように、例えば反応
ガスに四フッ化炭素ガス（ＣＦ4 ）Ｇ3 を用いたＲＩＥ
を行って、絶縁層３１の露出面を選択的に除去し、ｐ側
電極２１′を表面に露出させる。次に、図１５に示した
ように、例えば反応ガスに酸素ガスＧ2 を用いたＲＩＥ
を行って、レジスト膜３２を除去する。これにより、ｐ
側電極２１′の表面以外の領域が絶縁層３１によって覆
われた状態となる。
ガスに四フッ化炭素ガス（ＣＦ4 ）Ｇ3 を用いたＲＩＥ
を行って、絶縁層３１の露出面を選択的に除去し、ｐ側
電極２１′を表面に露出させる。次に、図１５に示した
ように、例えば反応ガスに酸素ガスＧ2 を用いたＲＩＥ
を行って、レジスト膜３２を除去する。これにより、ｐ
側電極２１′の表面以外の領域が絶縁層３１によって覆
われた状態となる。
【００４５】次に、図１６に示したように、例えば第１
の実施の形態と同様の方法により、ｎ側電極２２および
コンタクト用電極２３，２４をそれぞれ形成したのち、
基板１０をｐ側電極２１の長さ方向と垂直に所定の幅で
劈開し、その劈開面を反射鏡として、リッジ導波型半導
体レーザを完成させる。
の実施の形態と同様の方法により、ｎ側電極２２および
コンタクト用電極２３，２４をそれぞれ形成したのち、
基板１０をｐ側電極２１の長さ方向と垂直に所定の幅で
劈開し、その劈開面を反射鏡として、リッジ導波型半導
体レーザを完成させる。
【００４６】このようにして製造されたリッジ導波型半
導体レーザは、第１の実施の形態の利得導波型半導体レ
ーザと同様に動作する。リッジ導波型半導体レーザで
は、リッジ部Ｒが、それよりも屈折率が大きい材料より
なる層（ここでは、絶縁層１８）により覆われているの
で、光を効率的に閉じ込めることができる。なお、リッ
ジ部Ｒでは、ｐ側電極２１′の屈折率が例えば１．６
４、ｐ側コンタクト層１７の屈折率が例えば２．５３、
ｐ型クラッド層１６の屈折率が例えば２．４９である。
導体レーザは、第１の実施の形態の利得導波型半導体レ
ーザと同様に動作する。リッジ導波型半導体レーザで
は、リッジ部Ｒが、それよりも屈折率が大きい材料より
なる層（ここでは、絶縁層１８）により覆われているの
で、光を効率的に閉じ込めることができる。なお、リッ
ジ部Ｒでは、ｐ側電極２１′の屈折率が例えば１．６
４、ｐ側コンタクト層１７の屈折率が例えば２．５３、
ｐ型クラッド層１６の屈折率が例えば２．４９である。
【００４７】このように本実施の形態では、ｐ側電極２
１′をマスクとして、ｐ側コンタクト層１７およびｐ型
クラッド層１６を自己整合的にリッジ形状とするように
したので、リッジ導波型半導体レーザの製造工程の短縮
化を図ることができる。
１′をマスクとして、ｐ側コンタクト層１７およびｐ型
クラッド層１６を自己整合的にリッジ形状とするように
したので、リッジ導波型半導体レーザの製造工程の短縮
化を図ることができる。
【００４８】更に、リッジ部Ｒの側面を、リッジ部Ｒの
構成材料よりも屈折率が小さい材料よりなる絶縁層３１
により覆うようにしたので、活性層１５の幅方向に屈折
率差を付与することができると共に、ｐ側コンタクト層
１７とｐ側電極２１′との電気的導通幅を、ｐ側電極２
１′の幅と同一にすることができる。従って、光の閉じ
込め効果をより大きくすることができる。
構成材料よりも屈折率が小さい材料よりなる絶縁層３１
により覆うようにしたので、活性層１５の幅方向に屈折
率差を付与することができると共に、ｐ側コンタクト層
１７とｐ側電極２１′との電気的導通幅を、ｐ側電極２
１′の幅と同一にすることができる。従って、光の閉じ
込め効果をより大きくすることができる。
【００４９】（第３の実施の形態）本実施の形態は、導
電性材料よりなる基板を用いたリッジ導波型半導体レー
ザの製造方法に関するものである。
電性材料よりなる基板を用いたリッジ導波型半導体レー
ザの製造方法に関するものである。
【００５０】本実施の形態では、まず、例えばＧａＮあ
るいはＳｉＣ（炭化ケイ素）よりなる導電性基板４０
（図１７参照）を用意し、この導電性基板４０上に、例
えば第１または第２の実施の形態の図１〜図７および図
９〜図１５に示した工程と同様にして、リッジ部Ｒを有
する半導体層およびｐ側電極２１′を形成する。
るいはＳｉＣ（炭化ケイ素）よりなる導電性基板４０
（図１７参照）を用意し、この導電性基板４０上に、例
えば第１または第２の実施の形態の図１〜図７および図
９〜図１５に示した工程と同様にして、リッジ部Ｒを有
する半導体層およびｐ側電極２１′を形成する。
【００５１】次に、図１７に示したように、ｐ側電極２
１′およびその周囲の絶縁層３１の上に、例えば、チタ
ンおよび金を選択的に順次蒸着してコンタクト用電極２
３を形成する。続いて、導電性基板４０の裏面側に、ｎ
側電極２２およびコンタクト用電極２４を順次形成す
る。最後に、導電性基板４０をｐ側電極２１′の長さ方
向と垂直に所定の幅で劈開する。なお、ｎ側電極２２
は、全面一様の電極であってもよいし、半導体レーザの
バーやチップの位置を指定するためのパターンを有する
電極であってもよい。
１′およびその周囲の絶縁層３１の上に、例えば、チタ
ンおよび金を選択的に順次蒸着してコンタクト用電極２
３を形成する。続いて、導電性基板４０の裏面側に、ｎ
側電極２２およびコンタクト用電極２４を順次形成す
る。最後に、導電性基板４０をｐ側電極２１′の長さ方
向と垂直に所定の幅で劈開する。なお、ｎ側電極２２
は、全面一様の電極であってもよいし、半導体レーザの
バーやチップの位置を指定するためのパターンを有する
電極であってもよい。
【００５２】（第４の実施の形態）本実施の形態に係る
リッジ導波型半導体レーザの製造方法では、図１８に示
したように、まず、第１の実施の形態の図１に示した工
程と同様にして、基板１０上に半導体層を成長させる。
次に、ｐ側コンタクト層１７およびｐ型クラッド層１６
の一部を選択的にエッチングして、これらをリッジ形状
とすると共に、ｐ型クラッド層１６を表面に露出させ
る。
リッジ導波型半導体レーザの製造方法では、図１８に示
したように、まず、第１の実施の形態の図１に示した工
程と同様にして、基板１０上に半導体層を成長させる。
次に、ｐ側コンタクト層１７およびｐ型クラッド層１６
の一部を選択的にエッチングして、これらをリッジ形状
とすると共に、ｐ型クラッド層１６を表面に露出させ
る。
【００５３】次に、例えばＭＯＣＶＤ法により、ｐ型ク
ラッド層１６の露出面上に、ｐ側コンタクト層１７およ
びｐ型クラッド層１６のリッジ部を囲むように、ｐ型ク
ラッド層１６およびｐ側コンタクト層１７よりも屈折率
の小さいＩＩＩ族ナイトライド化合物半導体（例えばＧ
ａＩｎＮ，ＡｌＧａＮ）よりなる再成長層５１を形成す
る。再成長層５１は、その表面とｐ側コンタクト層１７
の表面とがほぼ平坦にとなるように形成する。
ラッド層１６の露出面上に、ｐ側コンタクト層１７およ
びｐ型クラッド層１６のリッジ部を囲むように、ｐ型ク
ラッド層１６およびｐ側コンタクト層１７よりも屈折率
の小さいＩＩＩ族ナイトライド化合物半導体（例えばＧ
ａＩｎＮ，ＡｌＧａＮ）よりなる再成長層５１を形成す
る。再成長層５１は、その表面とｐ側コンタクト層１７
の表面とがほぼ平坦にとなるように形成する。
【００５４】この再成長層５１は、例えば以下に述べる
２種類のプロセスのいずれかを経て形成することができ
る。一つは、ｐ型クラッド層１６の露出面以外の領域に
二酸化ケイ素や四窒化三ケイ素などよりなる絶縁層を形
成し、ｐ型クラッド層１６の露出面に選択的にＧａＩｎ
Ｎなどを再成長させる方法（選択成長技術）である。こ
の方法によれば、成長させる結晶の種類や成長条件に制
限はあるものの、再成長した時点で所望の形状の再成長
層５１が得られる。他の一つは、全面にＧａＩｎＮなど
を再成長させたのち、不要な部分を除去する方法であ
る。この方法によれば、成長させる結晶の種類や成長条
件については比較的自由度が高いものの、ｐ型コンタク
ト層１７を表面に露出させるプロセスが必要である。
２種類のプロセスのいずれかを経て形成することができ
る。一つは、ｐ型クラッド層１６の露出面以外の領域に
二酸化ケイ素や四窒化三ケイ素などよりなる絶縁層を形
成し、ｐ型クラッド層１６の露出面に選択的にＧａＩｎ
Ｎなどを再成長させる方法（選択成長技術）である。こ
の方法によれば、成長させる結晶の種類や成長条件に制
限はあるものの、再成長した時点で所望の形状の再成長
層５１が得られる。他の一つは、全面にＧａＩｎＮなど
を再成長させたのち、不要な部分を除去する方法であ
る。この方法によれば、成長させる結晶の種類や成長条
件については比較的自由度が高いものの、ｐ型コンタク
ト層１７を表面に露出させるプロセスが必要である。
【００５５】以下、第１の実施の形態の図１〜図８に示
した工程と同様にして、絶縁層１８，ｐ側電極２１、ｎ
側電極２２およびコンタクト用電極２３，２４をそれぞ
れ形成する。
した工程と同様にして、絶縁層１８，ｐ側電極２１、ｎ
側電極２２およびコンタクト用電極２３，２４をそれぞ
れ形成する。
【００５６】なお、図示はしないが、再成長層５１を形
成したのち、ｐ側コンタクト層１７および再成長層５１
上に、再度ｐ側コンタクト層を成長させると共に、ｐ側
コンタクト層とｐ側電極との接触面積を大きくして、接
触抵抗を低減させるようにしてもよい。
成したのち、ｐ側コンタクト層１７および再成長層５１
上に、再度ｐ側コンタクト層を成長させると共に、ｐ側
コンタクト層とｐ側電極との接触面積を大きくして、接
触抵抗を低減させるようにしてもよい。
【００５７】このように本実施の形態によれば、ｐ側コ
ンタクト層１７とほぼ平坦になるようにその側面に再成
長層５１を形成したのちに、ｐ側電極２１およびコンタ
クト用電極２３を形成するようにしたので、第２および
第３の実施の形態のリッジ導波型半導体レーザよりも表
面を平坦にすることができる。従って、パッケージに実
装する際の熱抵抗特性や、半田材料などとの密着性を改
善することができ、実装の信頼性を向上させることがで
きる。
ンタクト層１７とほぼ平坦になるようにその側面に再成
長層５１を形成したのちに、ｐ側電極２１およびコンタ
クト用電極２３を形成するようにしたので、第２および
第３の実施の形態のリッジ導波型半導体レーザよりも表
面を平坦にすることができる。従って、パッケージに実
装する際の熱抵抗特性や、半田材料などとの密着性を改
善することができ、実装の信頼性を向上させることがで
きる。
【００５８】（第５の実施の形態）本発明の第５の実施
の形態は、発光ダイオードの製造方法に関するものであ
る。本実施の形態では、図１９に示したように、ｐ側電
極２１およびコンタクト電極２３を、それらの厚さの合
計が５〜１５ｎｍ程度となるようにそれぞれ薄く形成す
ると共に、ｐ側電極２１とｐ側コンタクト層１７との接
触面積が大きくなるように形成することと、基板１０を
劈開しないことを除き、他は第１の実施の形態と同様に
して製造することができる。この発光ダイオードでは、
ｐ側電極２１およびコンタクト電極２３が薄く形成され
ているので、図１９において矢印で示したように、基板
１０の上方（すなわちｐ側電極２１側）から光を取り出
すことができる。なお、基板１０が発光波長を透過させ
るものであれば、勿論、基板１０の裏面側から光を取り
出す構造とすることもできる。
の形態は、発光ダイオードの製造方法に関するものであ
る。本実施の形態では、図１９に示したように、ｐ側電
極２１およびコンタクト電極２３を、それらの厚さの合
計が５〜１５ｎｍ程度となるようにそれぞれ薄く形成す
ると共に、ｐ側電極２１とｐ側コンタクト層１７との接
触面積が大きくなるように形成することと、基板１０を
劈開しないことを除き、他は第１の実施の形態と同様に
して製造することができる。この発光ダイオードでは、
ｐ側電極２１およびコンタクト電極２３が薄く形成され
ているので、図１９において矢印で示したように、基板
１０の上方（すなわちｐ側電極２１側）から光を取り出
すことができる。なお、基板１０が発光波長を透過させ
るものであれば、勿論、基板１０の裏面側から光を取り
出す構造とすることもできる。
【００５９】（第６の実施の形態）本実施の形態は、電
界効果トランジスタ（ＦＥＴ；Field Effect Transisto
r）の製造方法に関するものである。
界効果トランジスタ（ＦＥＴ；Field Effect Transisto
r）の製造方法に関するものである。
【００６０】本実施の形態では、まず、図２０に示した
ように、例えばサファイアよりなる基板６０を用意し、
この基板６０上に、例えば、ＭＯＣＶＤ法により５５０
℃で非晶質に近い結晶構造を有するＧａＮあるいはＡｌ
ＧａＮ混晶よりなるバッファ層６１を３０ｎｍ成長させ
たのち、例えば、１０００℃でｎ型不純物としてケイ素
を添加したｎ型ＧａＮよりなるチャネル層６２を成長さ
せる。更に、連続的に、ＡｌＮまたはアルミニウムの組
成比ｘが大きいＡｌx Ｇａ1-x Ｎ（ｘ＜１）よりなるゲ
ート絶縁膜６３を成長させる。なお、二酸化ケイ素など
の他の絶縁材料によりゲート絶縁膜６３を形成するよう
にしてもよい。ここで、バッファ層６１およびチャネル
層６２が、本発明の「半導体層」の一具体例に対応して
いる。
ように、例えばサファイアよりなる基板６０を用意し、
この基板６０上に、例えば、ＭＯＣＶＤ法により５５０
℃で非晶質に近い結晶構造を有するＧａＮあるいはＡｌ
ＧａＮ混晶よりなるバッファ層６１を３０ｎｍ成長させ
たのち、例えば、１０００℃でｎ型不純物としてケイ素
を添加したｎ型ＧａＮよりなるチャネル層６２を成長さ
せる。更に、連続的に、ＡｌＮまたはアルミニウムの組
成比ｘが大きいＡｌx Ｇａ1-x Ｎ（ｘ＜１）よりなるゲ
ート絶縁膜６３を成長させる。なお、二酸化ケイ素など
の他の絶縁材料によりゲート絶縁膜６３を形成するよう
にしてもよい。ここで、バッファ層６１およびチャネル
層６２が、本発明の「半導体層」の一具体例に対応して
いる。
【００６１】次に、ゲート絶縁膜６３の後述するゲート
電極６６（図２１参照）に対応する領域以外の部分を、
例えば水酸化カリウム（ＫＯＨ）水溶液などのアルカリ
性溶液を用いて除去する。続いて、露出面全体（すなわ
ち、チャネル層６２の表面、並びにゲート絶縁膜６３の
表面および側面）に、例えば蒸着法、ＥＣＲＣＶＤ法あ
るいはＥＣＲスパッタ法により、耐エッチング性を有す
る絶縁材料、例えば二酸化ケイ素あるいは四窒化三ケイ
素よりなる絶縁層６４を形成する。この絶縁層６４が、
本発明の「保護層」の一具体例に対応している。
電極６６（図２１参照）に対応する領域以外の部分を、
例えば水酸化カリウム（ＫＯＨ）水溶液などのアルカリ
性溶液を用いて除去する。続いて、露出面全体（すなわ
ち、チャネル層６２の表面、並びにゲート絶縁膜６３の
表面および側面）に、例えば蒸着法、ＥＣＲＣＶＤ法あ
るいはＥＣＲスパッタ法により、耐エッチング性を有す
る絶縁材料、例えば二酸化ケイ素あるいは四窒化三ケイ
素よりなる絶縁層６４を形成する。この絶縁層６４が、
本発明の「保護層」の一具体例に対応している。
【００６２】次に、絶縁層６４の全面に、例えばスピン
コート法によりレジスト膜６５を形成する。ここで、レ
ジスト膜６５が、本発明の「マスク層」の一具体例に対
応している。続いて、第１の実施の形態の図３〜図５に
示した工程と同様にして、レジスト膜６５に後述するゲ
ート電極６６、ソース電極６７およびドレイン電極６８
（図２１参照）のパターンに応じた開口６５ａ，６５
ｂ，６５ｃをそれぞれ形成し、これらの開口６５ａ，６
５ｂ，６５ｃの内部に付着した残渣（図示せず）を除去
したのち、絶縁層６４に、開口６５ａ，６５ｂ，６５ｃ
に対応した開口６４ａ，６４ｂ，６４ｃをそれぞれ形成
する。
コート法によりレジスト膜６５を形成する。ここで、レ
ジスト膜６５が、本発明の「マスク層」の一具体例に対
応している。続いて、第１の実施の形態の図３〜図５に
示した工程と同様にして、レジスト膜６５に後述するゲ
ート電極６６、ソース電極６７およびドレイン電極６８
（図２１参照）のパターンに応じた開口６５ａ，６５
ｂ，６５ｃをそれぞれ形成し、これらの開口６５ａ，６
５ｂ，６５ｃの内部に付着した残渣（図示せず）を除去
したのち、絶縁層６４に、開口６５ａ，６５ｂ，６５ｃ
に対応した開口６４ａ，６４ｂ，６４ｃをそれぞれ形成
する。
【００６３】次に、全面に、例えば、蒸着法によりチタ
ン（Ｔｉ）と白金（Ｐｔ）と金（Ａｕ）とをチャネル層
６２側から順次積層して金属層を形成したのち、図２１
に示したように、レジスト膜６５を除去する。このと
き、同時にレジスト膜６５と接している金属層が選択的
に除去され、金属層の残存部分は、ゲート電極６６、ソ
ース電極６７およびドレイン電極６８となる。
ン（Ｔｉ）と白金（Ｐｔ）と金（Ａｕ）とをチャネル層
６２側から順次積層して金属層を形成したのち、図２１
に示したように、レジスト膜６５を除去する。このと
き、同時にレジスト膜６５と接している金属層が選択的
に除去され、金属層の残存部分は、ゲート電極６６、ソ
ース電極６７およびドレイン電極６８となる。
【００６４】このようにして製造された電界効果トラン
ジスタでは、ゲート電極６６に電圧を加えるとチャネル
層６２を介してソース電極６７とドレイン電極６８との
間に流れるドレイン電流が変化する。ここでは、製造時
にソース電極６７およびドレイン電極６８に接触するチ
ャネル層６２の表面に対するダメージを抑制することが
でき、ソース電極６７およびドレイン電極６８とチャネ
ル層６２とはそれぞれ良好にオーミック接触しており、
安定な接触抵抗値を得ることができる。
ジスタでは、ゲート電極６６に電圧を加えるとチャネル
層６２を介してソース電極６７とドレイン電極６８との
間に流れるドレイン電流が変化する。ここでは、製造時
にソース電極６７およびドレイン電極６８に接触するチ
ャネル層６２の表面に対するダメージを抑制することが
でき、ソース電極６７およびドレイン電極６８とチャネ
ル層６２とはそれぞれ良好にオーミック接触しており、
安定な接触抵抗値を得ることができる。
【００６５】このように本実施の形態では、第１の実施
の形態と同様の理由により、ソース電極６７およびドレ
イン電極６８とチャネル層６２との間の接触抵抗を小さ
くすることができると共に、ソース電極６７およびドレ
イン電極６８の密着性を向上させることができ、素子の
品質および信頼性を向上させることができる。また、ゲ
ート絶縁膜６３の清浄な表面の上にゲート電極６６を形
成することができるので、良好な特性を確保することが
できる。
の形態と同様の理由により、ソース電極６７およびドレ
イン電極６８とチャネル層６２との間の接触抵抗を小さ
くすることができると共に、ソース電極６７およびドレ
イン電極６８の密着性を向上させることができ、素子の
品質および信頼性を向上させることができる。また、ゲ
ート絶縁膜６３の清浄な表面の上にゲート電極６６を形
成することができるので、良好な特性を確保することが
できる。
【００６６】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記各実施の形態に限定されるものでは
なく、種々変形可能である。例えば、上記実施の形態で
は、残渣２０を除去する際に、絶縁層１８により半導体
層の表面および側面を保護するようにしたが、表面のみ
を保護するようにしてもよい。しかしながら、寄生容量
の低減化を図ることを考慮すると、半導体層の側面にも
絶縁層１８を形成することが好ましい。また、アルミニ
ウムやチタンなどのように、例えば蒸着法により半導体
層の表面にダメージを与えることなく成膜することがで
き、かつレジスト膜１８や半導体層に対して選択的にエ
ッチングすることが可能である金属材料からなる金属層
により保護するようにしてもよい、但し、その場合に
は、素子として金属層を有していると電気的短絡が発生
してしまうので、ｐ型電極２１形成後、あるいはｎ側電
極２２形成後に金属層を除去する必要がある。更に、絶
縁材料と金属材料とを組み合わせて保護層を形成するよ
うにしてもよい。
たが、本発明は上記各実施の形態に限定されるものでは
なく、種々変形可能である。例えば、上記実施の形態で
は、残渣２０を除去する際に、絶縁層１８により半導体
層の表面および側面を保護するようにしたが、表面のみ
を保護するようにしてもよい。しかしながら、寄生容量
の低減化を図ることを考慮すると、半導体層の側面にも
絶縁層１８を形成することが好ましい。また、アルミニ
ウムやチタンなどのように、例えば蒸着法により半導体
層の表面にダメージを与えることなく成膜することがで
き、かつレジスト膜１８や半導体層に対して選択的にエ
ッチングすることが可能である金属材料からなる金属層
により保護するようにしてもよい、但し、その場合に
は、素子として金属層を有していると電気的短絡が発生
してしまうので、ｐ型電極２１形成後、あるいはｎ側電
極２２形成後に金属層を除去する必要がある。更に、絶
縁材料と金属材料とを組み合わせて保護層を形成するよ
うにしてもよい。
【００６７】また、上記実施の形態では、半導体層をＩ
ＩＩ族ナイトライド化合物半導体により構成する場合に
ついて説明したが、本発明は、他の半導体により半導体
層が構成される半導体素子を製造する場合についても適
用することができる。
ＩＩ族ナイトライド化合物半導体により構成する場合に
ついて説明したが、本発明は、他の半導体により半導体
層が構成される半導体素子を製造する場合についても適
用することができる。
【００６８】また、上記第２および第３の実施の形態で
は、ｐ側電極２１′をマスクとして、ｐ側コンタクト層
１７およびｐ型クラッド層を自己整合的にリッジ形状と
する場合について説明したが、ｐ側コンタクト層１７お
よびｐ型クラッド層をリッジ形状とした後にｐ側電極２
１′を形成するようにしてもよい。その場合には、リッ
ジ部の高さやｐ側電極２１′のストライプ幅の設計に依
らずに、ｐ側電極２１′を形成できるという利点を有す
る。また、表面が必ずしも平坦である必要がないので、
プロセス順序の選択の幅が広がる。例えば、ｎ側電極２
２を形成した後にｐ側電極２１′を形成することも可能
であり、その場合には、熱処理条件などを考慮してプロ
セス順序を決定することができる。
は、ｐ側電極２１′をマスクとして、ｐ側コンタクト層
１７およびｐ型クラッド層を自己整合的にリッジ形状と
する場合について説明したが、ｐ側コンタクト層１７お
よびｐ型クラッド層をリッジ形状とした後にｐ側電極２
１′を形成するようにしてもよい。その場合には、リッ
ジ部の高さやｐ側電極２１′のストライプ幅の設計に依
らずに、ｐ側電極２１′を形成できるという利点を有す
る。また、表面が必ずしも平坦である必要がないので、
プロセス順序の選択の幅が広がる。例えば、ｎ側電極２
２を形成した後にｐ側電極２１′を形成することも可能
であり、その場合には、熱処理条件などを考慮してプロ
セス順序を決定することができる。
【００６９】また、上記実施の形態では、半導体素子と
して半導体レーザ、発光ダイオードおよび電界効果トラ
ンジスタを例に挙げて説明したが、本発明は、バイポー
ラトランジスタのエミッタ電極、ベース電極およびコレ
クタ電極を形成する場合や、フォトダイオードの電極を
形成する場合などの他の半導体素子の製造時においても
広く適用することができる。更に、これらの素子などが
集積された集積素子の製造に応用することも可能であ
る。
して半導体レーザ、発光ダイオードおよび電界効果トラ
ンジスタを例に挙げて説明したが、本発明は、バイポー
ラトランジスタのエミッタ電極、ベース電極およびコレ
クタ電極を形成する場合や、フォトダイオードの電極を
形成する場合などの他の半導体素子の製造時においても
広く適用することができる。更に、これらの素子などが
集積された集積素子の製造に応用することも可能であ
る。
【００７０】また、上記実施の形態では、ｐ側電極２
１，２１′をストライプ形状とするようにしたが、ｎ側
電極２２をストライプ形状として、対応するｎ型の層と
ｐ型の層とを逆に配置するようにしてもよい。
１，２１′をストライプ形状とするようにしたが、ｎ側
電極２２をストライプ形状として、対応するｎ型の層と
ｐ型の層とを逆に配置するようにしてもよい。
【００７１】更に、上記実施の形態では、残渣２０を酸
素を用いたアッシング処理によって除去するようにした
が、アルカリ性のエッチング液などを用いたウェットエ
ッチングによって除去するようにしてもよい。但し、こ
の場合には、表面にダメージを与えないという利点を有
するものの、レジスト膜１９がアルカリ性のエッチング
液によって除去され易いためにレジスト膜１９との選択
性に限界があること、表面の凹凸が大きい場合には凹部
の処理を行い難いなどの制限がある。
素を用いたアッシング処理によって除去するようにした
が、アルカリ性のエッチング液などを用いたウェットエ
ッチングによって除去するようにしてもよい。但し、こ
の場合には、表面にダメージを与えないという利点を有
するものの、レジスト膜１９がアルカリ性のエッチング
液によって除去され易いためにレジスト膜１９との選択
性に限界があること、表面の凹凸が大きい場合には凹部
の処理を行い難いなどの制限がある。
【００７２】
【発明の効果】以上説明したように請求項１ないし請求
項１１のいずれか１項に記載の半導体素子の製造方法に
よれば、保護層により半導体層を保護しつつ、マスク層
の開口に付着している残渣を除去し、マスク層を用いて
絶縁層に開口を形成し、引き続き電極を形成するように
したので、残渣を除去する際に半導体層の表面に対する
ダメージを抑制することができ、また、半導体層の清浄
な露出面上に自己整合的に電極を形成することができ
る。よって、簡易なプロセスにより半導体層と電極との
密着性を向上させることができ、かつこれらの間の接触
抵抗の低減化を図ることができるという効果を奏する。
項１１のいずれか１項に記載の半導体素子の製造方法に
よれば、保護層により半導体層を保護しつつ、マスク層
の開口に付着している残渣を除去し、マスク層を用いて
絶縁層に開口を形成し、引き続き電極を形成するように
したので、残渣を除去する際に半導体層の表面に対する
ダメージを抑制することができ、また、半導体層の清浄
な露出面上に自己整合的に電極を形成することができ
る。よって、簡易なプロセスにより半導体層と電極との
密着性を向上させることができ、かつこれらの間の接触
抵抗の低減化を図ることができるという効果を奏する。
【００７３】特に、請求項６記載の半導体素子の製造方
法によれば、半導体層の上面および側面を覆うように保
護層を形成するため、保護層を半導体層の上面のみに形
成する場合よりも、寄生容量を低減させることができ
る。従って、高周波特性に優れた半導体素子を製造する
ことができる。
法によれば、半導体層の上面および側面を覆うように保
護層を形成するため、保護層を半導体層の上面のみに形
成する場合よりも、寄生容量を低減させることができ
る。従って、高周波特性に優れた半導体素子を製造する
ことができる。
【図１】本発明の第１の実施の形態に係る利得導波型半
導体レーザの一製造工程を説明するための断面図であ
る。
導体レーザの一製造工程を説明するための断面図であ
る。
【図２】図１に続く製造工程を説明するための断面図で
ある。
ある。
【図３】図２に続く製造工程を説明するための断面図で
ある。
ある。
【図４】図３に続く製造工程を説明するための断面図で
ある。
ある。
【図５】図４に続く製造工程を説明するための断面図で
ある。
ある。
【図６】図５に続く製造工程を説明するための断面図で
ある。
ある。
【図７】図６に続く製造工程を説明するための断面図で
ある。
ある。
【図８】図７に続く製造工程を説明するための断面図で
ある。
ある。
【図９】本発明の第２の実施の形態に係るリッジ導波型
半導体レーザの一製造工程を説明するための断面図であ
る。
半導体レーザの一製造工程を説明するための断面図であ
る。
【図１０】図９に続く製造工程を説明するための断面図
である。
である。
【図１１】図１０に続く製造工程を説明するための断面
図である。
図である。
【図１２】図１１に続く製造工程を説明するための断面
図である。
図である。
【図１３】図１２に続く製造工程を説明するための断面
図である。
図である。
【図１４】図１３に続く製造工程を説明するための断面
図である。
図である。
【図１５】図１４に続く製造工程を説明するための断面
図である。
図である。
【図１６】図１５に続く製造工程を説明するための断面
図である。
図である。
【図１７】本発明の第３の実施の形態に係るリッジ導波
型半導体レーザの一製造工程を説明するための断面図で
ある。
型半導体レーザの一製造工程を説明するための断面図で
ある。
【図１８】本発明の第４の実施の形態に係るリッジ導波
型半導体レーザの一製造工程を説明するための断面図で
ある。
型半導体レーザの一製造工程を説明するための断面図で
ある。
【図１９】本発明の第５の実施の形態に係る発光ダイオ
ードの製造方法を説明するための断面図である。
ードの製造方法を説明するための断面図である。
【図２０】本発明の第６の実施の形態に係る電界効果ト
ランジスタの一製造工程を説明するための断面図であ
る。
ランジスタの一製造工程を説明するための断面図であ
る。
【図２１】図２０に続く製造工程を説明するための断面
図である。
図である。
１０，６０…基板、１１，６１…バッファ層、１２…下
地層、１３…ｎ側コンタクト層、１４…ｎ型クラッド
層、１５…活性層、１６…ｐ型クラッド層、１７…ｐ側
コンタクト層、１８，３１，６４…絶縁層、１８ａ，１
８ｂ，１９ａ…開口、１９，６５…レジスト膜、２０…
残渣、２１，２１′…ｐ側電極、２１ａ…金属層、２２
…ｎ側電極、２３，２４…コンタクト用電極、３０…導
電性基板、５１…再成長層、６２…チャネル層、６３…
ゲート絶縁膜、６６…ゲート電極、６７…ソース電極、
６８…ドレイン電極
地層、１３…ｎ側コンタクト層、１４…ｎ型クラッド
層、１５…活性層、１６…ｐ型クラッド層、１７…ｐ側
コンタクト層、１８，３１，６４…絶縁層、１８ａ，１
８ｂ，１９ａ…開口、１９，６５…レジスト膜、２０…
残渣、２１，２１′…ｐ側電極、２１ａ…金属層、２２
…ｎ側電極、２３，２４…コンタクト用電極、３０…導
電性基板、５１…再成長層、６２…チャネル層、６３…
ゲート絶縁膜、６６…ゲート電極、６７…ソース電極、
６８…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/302 Ｈ ５Ｆ０７３ 33/00 29/78 ３０１Ｂ ３０１Ｐ Ｈ０１Ｓ 5/042 Ｈ０１Ｓ 3/18 ６２４ Ｆターム(参考） 4M104 AA04 BB05 BB06 BB14 CC01 DD09 DD16 DD17 DD22 DD34 DD68 DD78 EE01 EE14 EE17 FF40 GG04 GG06 GG08 HH08 HH15 5F004 AA02 AA06 AA09 AA16 BB13 BD01 DA01 DA04 DA26 DB03 DB07 EA01 5F040 DA10 DC03 EC08 ED03 EH02 FA12 5F041 AA21 AA43 CA40 CA57 CA74 CA82 CA98 FF01 FF16 5F045 AA04 AA10 AA18 AA19 AB14 AB17 AB32 AB33 AC01 AC08 AC09 AC12 AC19 AD09 AD14 AF09 BB17 CA12 CB04 DA53 DA55 HA13 HA14 5F073 CA02 CA07 CB22 DA30 EA29
Claims (11)
- 【請求項１】 半導体層に接触した電極を有する半導体
素子の製造方法であって、 少なくとも前記半導体層の上面に、耐エッチング材料よ
りなる保護層を形成する工程と、 前記保護層の上面にマスク層を形成した後、このマスク
層に前記電極のパターンに応じた開口を形成する工程
と、 前記保護層により前記半導体層を保護しつつ、前記マス
ク層への開口形成時に生じ、開口の内部に付着している
残渣を除去する工程と、 前記マスク層を用いて、前記保護層のうちの前記開口に
対応する領域を選択的に除去し、前記半導体層を選択的
に露出させる工程と、 前記半導体層の露出面上に、前記マスク層を用いて電極
を形成する工程とを含むことを特徴とする半導体素子の
製造方法。 - 【請求項２】 酸素を用いたアッシング処理により残渣
を除去することを特徴とする請求項１記載の半導体素子
の製造方法。 - 【請求項３】 前記保護層を、絶縁性材料により形成す
ることを特徴とする請求項１記載の半導体素子の製造方
法。 - 【請求項４】 前記保護層を、二酸化ケイ素または窒化
ケイ素により形成することを特徴とする請求項３記載の
半導体素子の製造方法。 - 【請求項５】 前記保護層を、アルミニウムにより形成
することを特徴とする請求項１記載の半導体素子の製造
方法。 - 【請求項６】 前記保護層を形成する工程において、前
記半導体層の上面および側面を覆うように保護層を形成
することを特徴とする請求項３記載の半導体素子の製造
方法。 - 【請求項７】 前記保護層を、蒸着法、電子サイクロト
ロン共鳴スパッタ法または電子サイクロトロン共鳴化学
気相成長法により形成することを特徴とする請求項１記
載の半導体素子の製造方法。 - 【請求項８】 前記半導体層は、ガリウム（Ｇａ），ア
ルミニウム（Ａｌ），インジウム（Ｉｎ）およびホウ素
（Ｂ）からなる群のうちの少なくとも１種のＩＩＩ族元
素と窒素（Ｎ）とを含むＩＩＩ族ナイトライド化合物半
導体よりなることを特徴とする請求項１記載の半導体素
子の製造方法。 - 【請求項９】 前記電極を、ニッケル（Ｎｉ）および白
金（Ｐｔ）よりなる群のうちの少なくとも１種を含む金
属により形成することを特徴とする請求項１記載の半導
体素子の製造方法。 - 【請求項１０】 前記半導体層は、少なくとも第１導電
型クラッド層、活性層および第２導電型クラッド層が積
層された複数の半導体層よりなると共に、前記電極を形
成する工程において、これら第１導電型クラッド層、活
性層および第２導電型クラッド層と前記電極とを電気的
に接続させることにより、半導体発光素子を作製するこ
とを特徴とする請求項１記載の半導体素子の製造方法。 - 【請求項１１】 前記電極が、トランジスタのソース電
極またはドレイン電極であることを特徴とする請求項１
記載の半導体素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11545199A JP3449535B2 (ja) | 1999-04-22 | 1999-04-22 | 半導体素子の製造方法 |
| TW089106710A TW444269B (en) | 1999-04-22 | 2000-04-11 | Method of manufacturing semiconductor device |
| SG200002179A SG85171A1 (en) | 1999-04-22 | 2000-04-15 | Method of manufacturing semiconductor device |
| EP20000108402 EP1047120A1 (en) | 1999-04-22 | 2000-04-17 | Method of manufacturing an electrode in a semiconductor device |
| CN00106907A CN1291793A (zh) | 1999-04-22 | 2000-04-21 | 制造半导体器件的方法 |
| US10/422,468 US20030207480A1 (en) | 1999-04-22 | 2003-04-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11545199A JP3449535B2 (ja) | 1999-04-22 | 1999-04-22 | 半導体素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057705A Division JP2003243773A (ja) | 2003-03-04 | 2003-03-04 | 半導体発光素子の製造方法および半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307184A true JP2000307184A (ja) | 2000-11-02 |
| JP3449535B2 JP3449535B2 (ja) | 2003-09-22 |
Family
ID=14662885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11545199A Expired - Fee Related JP3449535B2 (ja) | 1999-04-22 | 1999-04-22 | 半導体素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20030207480A1 (ja) |
| EP (1) | EP1047120A1 (ja) |
| JP (1) | JP3449535B2 (ja) |
| CN (1) | CN1291793A (ja) |
| SG (1) | SG85171A1 (ja) |
| TW (1) | TW444269B (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164575A (ja) * | 2000-11-27 | 2002-06-07 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2007180588A (ja) * | 2007-03-29 | 2007-07-12 | Sanyo Electric Co Ltd | 窒化物系半導体レーザ素子 |
| KR100752106B1 (ko) | 2006-02-17 | 2007-08-29 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008022043A (ja) * | 2007-10-10 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置の製造方法 |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2011066056A (ja) * | 2009-09-15 | 2011-03-31 | Sony Corp | 半導体発光素子及びその製造方法、画像表示装置、並びに、電子機器 |
| JP2011071443A (ja) * | 2009-09-28 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子の製造方法 |
| JP2012169332A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| US8409896B2 (en) | 2010-11-01 | 2013-04-02 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
| JP2013065594A (ja) * | 2011-09-15 | 2013-04-11 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| JP2017084992A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社沖データ | 半導体複合装置、光プリントヘッド及び画像形成装置 |
| JP2018085431A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
| JP2018085432A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004037868A1 (de) * | 2004-04-30 | 2005-11-24 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes und/oder -empfangendes Halbleiterbauelement und Verfahren zur strukturierten Aufbringung eines Kontakts auf einen Halbleiterkörper |
| US8569735B2 (en) * | 2008-06-16 | 2013-10-29 | Toyoda Gosei Co., Ltd. | Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp |
| US8304783B2 (en) * | 2009-06-03 | 2012-11-06 | Cree, Inc. | Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same |
| US20110068348A1 (en) * | 2009-09-18 | 2011-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin body mosfet with conducting surface channel extensions and gate-controlled channel sidewalls |
| KR101081135B1 (ko) * | 2010-03-15 | 2011-11-07 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| CN103730543B (zh) * | 2012-10-10 | 2016-12-21 | 北京时代浩鼎节能技术有限公司 | 发光二极管的制作方法 |
| CN103915404A (zh) * | 2013-01-04 | 2014-07-09 | 佳邦科技股份有限公司 | 用于增加内外电极间的结合力的电子结构及电子封装构件 |
| CN105101633B (zh) * | 2014-05-20 | 2018-01-30 | 佳邦科技股份有限公司 | 电子结构及其制作方法及电子封装构件 |
| DE102014107555A1 (de) | 2014-05-28 | 2015-12-03 | Osram Opto Semiconductors Gmbh | Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement |
| DE102017110076B4 (de) * | 2017-05-10 | 2024-08-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements |
| CN111641102B (zh) * | 2020-05-20 | 2022-01-11 | 深圳瑞波光电子有限公司 | 半导体激光器、巴条及制作方法 |
| CN113488532A (zh) * | 2021-07-14 | 2021-10-08 | 南方科技大学 | 一种p型氮化镓基器件的电极及其制备方法和用途 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4609413A (en) * | 1983-11-18 | 1986-09-02 | Motorola, Inc. | Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
| JP3078821B2 (ja) * | 1990-05-30 | 2000-08-21 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
| JP3462720B2 (ja) * | 1997-07-16 | 2003-11-05 | 三洋電機株式会社 | ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法 |
| KR100307986B1 (ko) * | 1997-08-28 | 2002-05-09 | 가네꼬 히사시 | 반도체장치의제조방법 |
| JP3318241B2 (ja) * | 1997-09-19 | 2002-08-26 | 富士通株式会社 | アッシング方法 |
-
1999
- 1999-04-22 JP JP11545199A patent/JP3449535B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-11 TW TW089106710A patent/TW444269B/zh not_active IP Right Cessation
- 2000-04-15 SG SG200002179A patent/SG85171A1/en unknown
- 2000-04-17 EP EP20000108402 patent/EP1047120A1/en not_active Withdrawn
- 2000-04-21 CN CN00106907A patent/CN1291793A/zh active Pending
-
2003
- 2003-04-24 US US10/422,468 patent/US20030207480A1/en not_active Abandoned
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164575A (ja) * | 2000-11-27 | 2002-06-07 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| US7372077B2 (en) | 2003-02-07 | 2008-05-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7589357B2 (en) | 2003-02-07 | 2009-09-15 | Sanyo Electric Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8101465B2 (en) | 2003-02-07 | 2012-01-24 | Sanyo Electric Co., Ltd. | Method of fabricating a semiconductor device with a back electrode |
| KR100752106B1 (ko) | 2006-02-17 | 2007-08-29 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2007180588A (ja) * | 2007-03-29 | 2007-07-12 | Sanyo Electric Co Ltd | 窒化物系半導体レーザ素子 |
| JP2008022043A (ja) * | 2007-10-10 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置の製造方法 |
| JP2011066056A (ja) * | 2009-09-15 | 2011-03-31 | Sony Corp | 半導体発光素子及びその製造方法、画像表示装置、並びに、電子機器 |
| US9368685B2 (en) | 2009-09-15 | 2016-06-14 | Sony Corporation | Semiconductor light emitting device, method of manufacturing the same, image display device, and electronic apparatus |
| JP2011071443A (ja) * | 2009-09-28 | 2011-04-07 | Toyoda Gosei Co Ltd | 発光素子の製造方法 |
| US8409896B2 (en) | 2010-11-01 | 2013-04-02 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
| JP2012169332A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| US9231159B2 (en) | 2011-04-27 | 2016-01-05 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US9530950B2 (en) | 2011-04-27 | 2016-12-27 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element having thick metal bump |
| US10804450B2 (en) | 2011-04-27 | 2020-10-13 | Nichia Corporation | Method of making layered structure with metal layers using resist patterns and electrolytic plating |
| US8658441B2 (en) | 2011-05-19 | 2014-02-25 | Nichia Corporation | Method of manufacturing nitride semiconductor light emitting element |
| JP2013065594A (ja) * | 2011-09-15 | 2013-04-11 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2017084992A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社沖データ | 半導体複合装置、光プリントヘッド及び画像形成装置 |
| JP2018085431A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
| JP2018085432A (ja) * | 2016-11-24 | 2018-05-31 | 豊田合成株式会社 | 発光素子の製造方法 |
| US10305000B2 (en) | 2016-11-24 | 2019-05-28 | Toyoda Gosei Co., Ltd. | Method for producing light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1047120A1 (en) | 2000-10-25 |
| JP3449535B2 (ja) | 2003-09-22 |
| TW444269B (en) | 2001-07-01 |
| US20030207480A1 (en) | 2003-11-06 |
| CN1291793A (zh) | 2001-04-18 |
| SG85171A1 (en) | 2001-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| JP4977931B2 (ja) | ＧａＮ系半導体レーザの製造方法 | |
| JP4313628B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH11340582A (ja) | 青色垂直キャビティ面発光レ―ザ | |
| US7585688B2 (en) | Method for manufacturing semiconductor optical device | |
| KR100303963B1 (ko) | 질화갈륨계화합물반도체발광소자및그제조방법 | |
| KR20050084406A (ko) | 자기정렬 반도체 메사와 콘택층을 구비한 반도체 소자형성방법 및 그에 관련된 소자 | |
| JP2000114664A (ja) | 窒化物半導体レーザ素子 | |
| JPH11354888A (ja) | 半導体発光素子およびその製造方法 | |
| US5970080A (en) | Gallium nitride compound semiconductor light emitting element and method for fabricating the same | |
| JP2003283052A (ja) | 半導体装置及びその製造方法 | |
| JPH11126947A (ja) | 半導体素子および半導体発光素子 | |
| US7751456B2 (en) | Method for manufacturing semiconductor optical device | |
| JP2003243773A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
| JP3896723B2 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| US7320898B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP2003031894A (ja) | 半導体レーザおよびその製造方法 | |
| JPH1041586A (ja) | 半導体発光素子の光放出端面の形成方法 | |
| JPH10321956A (ja) | 半導体装置及びその製造方法 | |
| JP2000012970A (ja) | 半導体発光素子 | |
| JP2005505133A (ja) | 窒化物−化合物半導体をベースとする半導体デバイスの製造方法 | |
| JP2001102675A (ja) | 半導体発光素子 | |
| JP2010021206A (ja) | 半導体発光素子 | |
| KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
| JPH11340570A (ja) | 光電変換素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |