KR20000067657A - 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 - Google Patents
사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 Download PDFInfo
- Publication number
- KR20000067657A KR20000067657A KR1019990015660A KR19990015660A KR20000067657A KR 20000067657 A KR20000067657 A KR 20000067657A KR 1019990015660 A KR1019990015660 A KR 1019990015660A KR 19990015660 A KR19990015660 A KR 19990015660A KR 20000067657 A KR20000067657 A KR 20000067657A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon gate
- deuterium
- atmosphere
- insulating film
- sid
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 21
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 title claims abstract description 20
- 229910052805 deuterium Inorganic materials 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 14
- 229910052710 silicon Inorganic materials 0.000 title claims description 14
- 239000010703 silicon Substances 0.000 title claims description 14
- 238000000151 deposition Methods 0.000 title claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 사중수소실리콘(SiD4)을 열처리하여 중수소를 Si/SiO2계면에 존재하도록 하는 반도체 소자용 폴리실리콘 게이트 증착방법에 관한 것이다.
본 발명은 중수소를 절연막에 도핑(doping)하기 위하여 1단계로 800∼900℃의 산소분위기에서 폴리실리콘 게이트에 SiO2절연막을 성장시킨 후 2단계로 SiD4가스 분위기에서 온도 500∼700℃, 압력 30mtorr∼3torr, 10∼100분 동안 열처리함으로써 200∼400nm 두께의 중수소를 함유한 폴리실리콘 게이트를 증착한다.
본 발명은 SiD4를 이용하여 소자의 신뢰성 개선을 구현할 수 있으며 특히 중수소 첨가에 의한 우수한 절연막의 전기적 신뢰성 특성과 기존 SiH4공정의 문제점인 수소 첨가에 의한 전자 트랩핑(trapping)을 제거할 수 있다.
Description
본 발명은 사중수소실리콘(SiD4)을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법에 관한 것으로서 보다 상세하게는 금속 산화막 반도체(Metal Oxide Semiconductor, 이하 MOS라 함) 소자제작에 필수공정인 절연막 형성공정에 이용되며 열적산화(thermal oxide)로 절연막을 성장한후 폴리실리콘 게이트(Polysilicon gate) 증착 공정을 종래의 사수소실리콘(SiH4) 대신에 사중수소실리콘(SiD4)을 사용하여 적정량의 중수소를 Si/SiO2계면에 존재하도록 하여 소자의 전기적 신뢰성을 부여하는 것을 특징으로 하는 반도체 소자의 절연막 형성공정에 관한 것이다.
종래의 게이트 산화(Gate Oxide)용 절연막을 형성시키는 종래의 가장 일반적인 기술은 실리콘웨이퍼(silicon wafer)를 산소, 수소 또는 수증기 분위기에서 고온 가열함으로써 SiO2막을 형성할 수 있다. 소자의 집적도가 증가할수록 절연막의 두께도 약 50Å이하로 스케일링(Scaling)되어지며 얇은 절연막에 인가되는 전기장이 증가하기 때문에 절연막의 신뢰성 특성이 중요해진다. 본 발명자가 발표한 논문 (Applied Physics Letter 1999년 2월 1일호)에 의하면 기존의 수증기(H2O) 대신에 중수(D2O)를 사용함으로써 현저한 소자의 특성 및 신뢰성이 개선되는 것을 확인하였다. 그 원인으로 SIMS(Secondary Ion Mass Spectroscopy)에서도 확인된 중수 (Deuterium)가 Si/SiO2계면에 존재하여 Si/SiO2계면의 댕글링결합(dangling bond)을 기존의 규소-수소결합(Si-H bond) 대신 규소-중수결합(Si-D bond)을 형성함으로 인해 소자동작시 높은 전기장이 인가되어도 신뢰성 특성이 상대적으로 우수하다.
종래의 폴리실리콘 게이트 증착공정은 SiH4를 사용함으로 인해 수소가 많이 존재하는 심각한 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 기존의 열적산화(thermal oxide)로 절연막을 성장한 후 폴리실리콘 게이트 증착을 위하여 종래의 SiH4대신에 SiD4를 사용하여 적정량의 중수소를 Si/SiO2계면에 존재하도록 하여 소자의 신뢰성을 부여하고자 한다.
도 1은 SiH4및 SiD4분위기에서 열처리한 실리콘웨이퍼의 문턱전압의 변화를 나타낸 그래프이다.
본 발명은 중수소를 절연막에 도핑(doping)하기 위하여 1단계로 800∼900℃의 산소분위기에서 폴리실리콘 게이트에 SiO2절연막을 성장시킨 후 2단계로 SiD4가스 분위기에서 온도를 500∼700℃, 압력을 30mtorr∼3torr로 하여 10∼100분 동안 열처리함으로써 200∼400nm 두께의 중수소를 함유한 폴리실리콘 게이트를 증착한다. 한편 중수소의 첨가량을 조절하기 위해서 SiD4와 D2가 동시에 존재하는 분위기에서 상기와 같은 조건으로 열처리하거나 또는 SiD4분위기에서 온도를 500∼700℃, 압력을 30mtorr-3torr로 하여 열처리하고 다시 D2분위기에서 온도를 750∼950℃, 압력을 0.01∼1atm로 하여 5∼100분 동안 열처리할 수 있다.
이하 본 발명을 다음의 실시예, 비교예 및 시험예에 의하여 설명하고자 한다. 그러나 이들이 본 발명의 기술적 범위를 한정하는 것은 아니다.
< 실시예 1 >
실리콘웨이퍼(Silicon wafer)를 세정한 후 850℃의 산소분위기에서 SiO2절연막을 형성한 후, SiD4분위기에서 온도를 580℃, 압력을 500mtorr로 하여 30분 동안 열처리함으로써 200nm 두께의 중수소를 함유한 폴리실리콘 게이트를 증착하였다.
< 실시예 2 >
실리콘웨이퍼를 세정한 후 850℃의 산소분위기에서 SiO2절연막을 형성한 후, SiD4와 D2가 동시에 존재하는 분위기에서 온도를 580℃, 압력을 500mtorr로 하여 30분 동안 열처리함으로써 중수소를 함유한 폴리실리콘 게이트를 증착하였다.
< 실시예 3 >
실리콘웨이퍼를 세정한 후 850℃의 산소분위기에서 SiO2절연막을 형성한 후, 중수소의 양을 최적화 하기 위하여 1차로 SiD4분위기에서 온도를 580℃, 압력을 500mtorr로 하여 30분 동안 열처리하여 중수소를 함유한 폴리실리콘 게이트를 증착한 후, 2차로 D2분위기에서 온도는 850℃, 압력은 0.1기압으로 하여 30분 동안 열처리하여 다시 폴리실리콘 게이트에 중수소를 함유되도록 하였다.
〈 비교예 〉
상기 실시예 1에서 SiD4대신 SiH4를 사용하는 것을 제외하고는 같은 방법으로 수소가 함유된 폴리실리콘 게이트를 증착하였다.
〈 시험예 〉
상기 실시예 1과 비교예에서 각각 SiD4와 SiH4를 이용하여 폴리실리콘 게이트에 중수소와 수소를 증착한 실리콘웨이퍼를 0∼1,000초 동안 J=10mA/cm2의 전기적 스트레스하에서 문턱전압의 변화량을 측정하였으며 그 결과를 도 1에 나타내었다. 도 1에서 나태내고 있는 것처럼 실선으로 나타낸 SiD4분위기에서 열처리한 실리콘웨이퍼가 점선으로 나타낸 SiH4분위기에서 열처리한 실리콘웨이퍼 보다 낮은 문턱전압의 변화를 나타내는 것을 알 수 있었다.
본 발명은 SiD4를 사용하여 폴리실리콘 게이트의 절연막에 중수소를 첨가하여 소자의 신뢰성 개선을 구현할 수 있는 장점이 있다. 특히 중수소 첨가에 의한 우수한 절연막의 전기적 신뢰성 특성과 기존 SiH4공정의 문제점인 수소 첨가에 의한 전자 트랩핑(trapping)을 제거할 수 있다.
Claims (2)
- 반도체 소자용 절연막에 중수소를 첨가하기 위해 800∼900℃의 산소분위기에서 열처리하여 SiO2절연막을 형성시킨 후, SiD4분위기에서 중수소가 함유된 폴리실리콘 게이트를 증착하는 것을 특징으로 하는 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법.
- 제 1항에 있어서, 열처리는 500∼700℃의 온도와 30mtorr∼3torr의 압력하에서 10분∼100분 동안 하는 것을 특징으로 하는 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015660A KR20000067657A (ko) | 1999-04-30 | 1999-04-30 | 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990015660A KR20000067657A (ko) | 1999-04-30 | 1999-04-30 | 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000067657A true KR20000067657A (ko) | 2000-11-25 |
Family
ID=19583215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990015660A KR20000067657A (ko) | 1999-04-30 | 1999-04-30 | 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000067657A (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960701477A (ko) * | 1993-02-19 | 1996-02-24 | 존 엠. 클락 3세 | 중수소 원자를 포함하는 반도체 디바이스(semiconductor device comprising deuterium atoms) |
JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
KR19980081767A (ko) * | 1997-04-28 | 1998-11-25 | 엘리웨이스 | 중수소화 비정질 실리콘 반도체 디바이스 및 그 제조 방법 |
US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
-
1999
- 1999-04-30 KR KR1019990015660A patent/KR20000067657A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960701477A (ko) * | 1993-02-19 | 1996-02-24 | 존 엠. 클락 3세 | 중수소 원자를 포함하는 반도체 디바이스(semiconductor device comprising deuterium atoms) |
US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
KR19980081767A (ko) * | 1997-04-28 | 1998-11-25 | 엘리웨이스 | 중수소화 비정질 실리콘 반도체 디바이스 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9799523B2 (en) | Methods of forming a semiconductor device by thermally treating a cleaned surface of a semiconductor substrate in a non-oxidizing ambient | |
KR100358056B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
Gilmer et al. | Compatibility of polycrystalline silicon gate deposition with HfO 2 and Al 2 O 3/HfO 2 gate dielectrics | |
US6913961B2 (en) | Method of manufacturing high-k gate dielectric by use of annealing in high-pressure hydrogen atmosphere | |
Parker et al. | Ultrathin oxide-nitride gate dielectric MOSFET's | |
JPH11121453A (ja) | 半導体装置を形成する方法 | |
JPH0845927A (ja) | 半導体装置及びその製造方法 | |
KR100320796B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
JP2004506328A (ja) | 電気的構造素子および電気的構造素子の製造方法 | |
KR100455737B1 (ko) | 반도체소자의게이트산화막형성방법 | |
KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
JP4573921B2 (ja) | 半導体装置の製造方法 | |
KR20000067657A (ko) | 사중수소실리콘을 이용한 반도체 소자용 폴리실리콘 게이트 증착방법 | |
KR100540246B1 (ko) | 반도체 소자의 제조 방법 | |
JP3372528B2 (ja) | 半導体装置の製造方法 | |
US7535047B2 (en) | Semiconductor device containing an ultra thin dielectric film or dielectric layer | |
US6777296B2 (en) | Semiconductor device and manufacturing method thereof | |
Chou et al. | Application of liquid phase deposited silicon dioxide to metal-oxide-semiconductor capacitor and amorphous silicon thin-film transistor | |
Chen et al. | Effects of O2-and N2O-plasma treatments on properties of plasma-enhanced-chemical-vapor-deposition tetraethylorthosilicate oxide | |
US7071038B2 (en) | Method of forming a semiconductor device having a dielectric layer with high dielectric constant | |
KR100312017B1 (ko) | Nd₃을 이용한 반도체 소자용 극박막 절연막의 형성공정 | |
JPH0799774B2 (ja) | 半導体装置の製造方法 | |
JPH0242725A (ja) | 半導体装置の製造方法 | |
KR100315043B1 (ko) | 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법 | |
GB2342226A (en) | Growing a deuterium containing insulation layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |