JPH0845927A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0845927A
JPH0845927A JP7121030A JP12103095A JPH0845927A JP H0845927 A JPH0845927 A JP H0845927A JP 7121030 A JP7121030 A JP 7121030A JP 12103095 A JP12103095 A JP 12103095A JP H0845927 A JPH0845927 A JP H0845927A
Authority
JP
Japan
Prior art keywords
semiconductor device
nitride film
manufacturing
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7121030A
Other languages
English (en)
Other versions
JP3660391B2 (ja
Inventor
Yoshio Kasai
良夫 笠井
Takashi Suzuki
隆志 鈴木
Takanori Tsuda
貴則 津田
Yuichi Mikata
裕一 見方
Hiroshi Akahori
浩史 赤堀
Akito Yamamoto
明人 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12103095A priority Critical patent/JP3660391B2/ja
Priority to EP95108093A priority patent/EP0684637A3/en
Priority to KR1019950013527A priority patent/KR100272138B1/ko
Publication of JPH0845927A publication Critical patent/JPH0845927A/ja
Priority to US08/777,098 priority patent/US6171977B1/en
Priority to US08/777,100 priority patent/US5838056A/en
Application granted granted Critical
Publication of JP3660391B2 publication Critical patent/JP3660391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】この発明の目的は、耐電圧が高く、信頼性の低
下を防止でき、薄膜化が可能であり、複合絶縁膜に適し
た半導体装置及びその製造方法を提供する。 【構成】トレンチ33を有する半導体ウエハ31を炉内に挿
入し、減圧状態で炉内にＮＨ3 ガスを導入し、温度が85
0 ℃、Ｈ2 Ｏ分圧及びＯ2 分圧が10-4Torr以下の雰囲気
とする。トレンチ33内表面の不純物拡散層上に形成され
た自然酸化膜は除去され、これと同時に不純物拡散層の
上に熱窒化膜35が直接形成される。次に、同一炉内で熱
窒化膜35を外気に晒すことなく連続して、熱窒化膜上に
ＣＶＤ窒化シリコン膜36を形成する。このＣＶＤ窒化シ
リコン膜上に酸化シリコン膜37を形成し複合絶縁膜が形
成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に係わり、特にＣＶＤ(Chemical Vapor Deposi
tion) 法を用いた複合絶縁膜の形成に関する。
【０００２】
【従来の技術】半導体集積回路において、例えばメモリ
セルのキャパシタに用いられる絶縁膜は、高集積化に伴
ってキャパシタのサイズが縮小された場合においても一
定の容量を確保するため、薄膜化及び高誘電率化が要求
される。酸化シリコン膜に比べて誘電率が高い絶縁膜と
しては、窒化シリコン膜が知られている。
【０００３】図１８は、従来の製造方法により製造され
た半導体装置を示す断面図である。半導体ウエハ１の表
面上には絶縁膜２が設けられ、この絶縁膜２はパタ−ニ
ングされる。前記絶縁膜２をマスクとして前記半導体ウ
エハ１をエッチングすることにより、前記半導体ウエハ
１にはトレンチ３が設けられる。次に、このトレンチ３
内の表面に不純物がド−ピングされた単結晶Ｓｉ層、即
ち不純物拡散層４が形成される。この後、半導体ウエハ
１は化学薬品を用いて洗浄処理される。
【０００４】次に、前記半導体ウエハ１は図示せぬ炉内
にロードされる。この炉内において、前記トレンチ３内
の表面上及び絶縁膜２の上にＬＰＣＶＤ(Low Pressure
Chemical Vapor Deposition)法により、ＣＶＤ窒化シリ
コン膜６が堆積される。次に、この窒化シリコン膜６の
上に酸化シリコン膜７が形成される。この結果、トレン
チ３内には酸化シリコン膜７及び窒化シリコン膜６から
なる複合絶縁膜９が形成される。この後、この酸化シリ
コン膜７の上には不純物がド−ピングされた多結晶シリ
コン膜８ａが堆積される。前記トレンチ３の内部はこの
多結晶シリコン膜８ａにより埋められる。次に、前記多
結晶シリコン膜８ａ、酸化シリコン膜７及び窒化シリコ
ン膜６がパタ−ニングされることにより、トレンチ３内
には多結晶シリコン膜８ａからなる電極８が形成され
る。したがって、トレンチ３において、この電極８と複
合絶縁膜９と電極としての不純物拡散層４とによりキャ
パシタ １０が形成される。
【０００５】
【発明が解決しようとする課題】ところで、前記炉内に
おいてトレンチ３の内表面上に窒化シリコン膜６を形成
する際に、この窒化シリコン膜６と不純物拡散層４との
間に１ｎｍ〜２ｎｍ程度の自然酸化膜５が形成される。
従って、実際の複合絶縁膜９は、前記自然酸化膜５、酸
化シリコン膜７及び窒化シリコン膜６から構成される。
この自然酸化膜５が形成される原因は、次の３つによる
ものと考えられる。第１は前記洗浄処理の際の洗浄液中
の溶存酸素及び洗浄液中の酸化剤によるもの、第２は大
気中の酸素によるもの、第３はウエハ１を窒化シリコン
膜形成用の炉に入れる時、この炉内へ巻き込まれた外気
に含まれる酸素によるものである。
【０００６】このように窒化シリコン膜６と不純物拡散
層４との間に１ｎｍ〜２ｎｍ程度の自然酸化膜５が存在
すると、キャパシタ絶縁膜の膜厚が所望値より１ｎｍ〜
２ｎｍ程度増加し、キャパシタ絶縁膜の薄膜化を大きく
阻害する。また、前記自然酸化膜５が存在すると、キャ
パシタ絶縁膜の膜質が劣化し、電気的耐圧の低下、絶縁
膜の信頼性の低下を招く。
【０００７】上記問題点を解決する方法としては、ＬＰ
ＣＶＤに使用する炉内において、Ｈ2 Ｏ分圧が低い雰囲
気中で半導体ウエハ１を処理することによりトレンチ３
内の自然酸化膜５を除去し、この後、ＣＶＤ窒化シリコ
ン膜６を形成することが考えられる。
【０００８】また、ＬＰＣＶＤに使用する炉内にＨ2 、
ＳｉＨ4 、Ｓｉ2 Ｈ6 、ＨＣｌ等の還元性ガスを導入す
ることにより前記自然酸化膜５を還元し、この後連続し
て、熱窒化膜を形成することも考えられる。
【０００９】しかし、上記両方法では、炉内においてト
レンチ内の自然酸化膜５を除去した後、清浄なトレンチ
３の内表面が高温、減圧雰囲気に晒されるため、不純物
拡散層４内の不純物が外方拡散して抜けてしまう。この
結果、上記の方法で形成された複合絶縁膜をメモリセル
のキャパシタ絶縁膜に用いた場合、このキャパシタ絶縁
膜に電界を印加したとき、キャパシタ絶縁膜と不純物拡
散層との界面が空乏化され、実効的な電荷蓄積量が得ら
れないという問題が生じる。
【００１０】また、上記両方法では、炉内においてトレ
ンチ内の自然酸化膜５を除去した後、清浄なトレンチの
内表面が高温、減圧雰囲気に晒されるため、Ｈ2 Ｏ、Ｏ
2 等の酸化性ガスによりトレンチの内表面にエッチング
ピットが発生することがある。さらに、ＣＯ、ＣＯ2 、
炭化水素ガス等の炭素系ガスにより、トレンチの内表面
にＳｉＣが形成されることがある。したがって、これら
の方法で形成された複合絶縁膜をメモリセルのキャパシ
タ絶縁膜に用いた場合、このキャパシタ絶縁膜の耐電圧
及び信頼性がそれぞれ低下するという問題が生じる。
【００１１】この発明は、上記課題を解決するものであ
り、その目的とするところは、耐電圧が高く、信頼性の
低下を防止し得るとともに、薄膜化が可能であり、複合
絶縁膜に適した半導体装置及びその製造方法を提供する
ことである。
【００１２】
【課題を解決するための手段】すなわち、この発明の半
導体装置は、半導体層と、前記半導体層上に直接設けら
れ、酸素の濃度が１．３６×１０15（atoms/cm2 ）以下
の熱窒化膜とを具備している。
【００１３】この発明の半導体装置の製造方法は、半導
体層上の自然酸化膜を除去すると同時に前記半導体層上
に熱窒化膜を形成する第１の工程と、前記熱窒化膜上に
ＣＶＤ法により、窒化膜を形成する第２の工程とを具備
している。
【００１４】
【作用】この発明の半導体装置によれば、半導体層に直
接熱窒化膜が設けられ、この熱窒化膜の酸素濃度は１．
３６×１０15（atoms/cm2 ）以下に設定されている。し
たがって、この熱窒化膜上に形成される窒化シリコン膜
の平坦性を良好とすることができ、耐電圧の低下を防止
できる。しかも、熱窒化膜と窒化シリコン膜の相互間に
自然酸化膜が無いため、膜厚を薄くできる。
【００１５】この発明の半導体装置の製造方法によれ
ば、基板上に形成された自然酸化膜を除去すると同時
に、前記半導体層上に熱窒化膜を形成している。このた
め、熱窒化膜に含まれる酸素の濃度を極めて低くでき
る。したがって、熱窒化膜上に平坦性の優れた窒化シリ
コン膜を形成できるため、耐電圧及び信頼性の低下を防
止でき、薄膜化を実現できる。しかも、Ｈ2 Ｏと、Ｏ2
の分圧Ｐｒを Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
５） Ｔ：絶対温度 以下とすることにより、半導体層上の自然酸化膜を確実
に除去することができる。さらに、減圧状態でアンモニ
アガスを導入することにより、自然酸化膜の除去と同時
に半導体層表面に熱窒化膜を形成することができる。こ
の後、熱窒化膜の形成と連続して窒化シリコン膜を形成
することにより、熱窒化膜と窒化シリコン膜との間に自
然酸化膜が形成されることがない。このようにして形成
された絶縁膜は絶縁耐圧が高く、信頼性が優れていると
ともに薄膜化できる利点を有している。
【００１６】
【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。図１は、この発明の第１及び第２の実施
例による製造方法により半導体装置を製造する際に用ら
れる高真空ＬＰＣＶＤ装置を示している。一端が封止さ
れた石英からなる外管１１の内側には石英からなる内管
１２が設けられており、この内管１２の内側は処理室１
３とされている。これら二重構造とされた外管１１及び
内管１２はＳＵＳ製マニホ−ルド１４に支持されてお
り、このマニホ−ルド１４の一端と外管１１の他端とは
Ｏ−リング１６又はメタルシ−ルにより気密封止されて
いる。前記外管１１の外側には処理室１３内部を加熱す
るヒ−タ２４が設けられている。
【００１７】前記マニホ−ルド１４の他端にはＳＵＳ製
キャッピングフランジ１５が設けられており、このキャ
ッピングフランジ１５とマニホ−ルド１４の他端とはＯ
−リング１６又はメタルシ−ルにより接続されている。
これにより、処理室１３内は気密封止されている。この
処理室１３内部において、キャッピングフランジ１５の
上には複数の半導体ウエハを積載できる石英ボ−ト２３
が設けられている。
【００１８】前記マニホ−ルド１４には、処理室１３内
にＮＨ3 ガス、ＳｉＨ2 Ｃｌ2 ガス及びＮ2 、Ａｒ等の
不活性ガスそれぞれを導入するＮＨ3 ガス導入用ノズル
１７、ＳｉＨ2 Ｃｌ2 ガス導入用ノズル１８及び不活性
ガス導入用ノズル１９が設けられている。図１には、各
ノズルを矢印で簡略化して示している。さらに、前記マ
ニホ−ルド１４には処理室１３内部のガスを排気するタ
−ボモレキュラ−ポンプ(T.M.P）２０が接続されてい
る。このタ−ボモレキュラ−ポンプ２０にはメカニカル
ブ−スタ−ポンプ(M.B.P）２１が接続されており、この
メカニカルブ−スタ−ポンプ２１にはドライポンプ(D.
P) ２２が接続されている。
【００１９】図２は、この発明の第１及び第２の実施例
による半導体装置の製造方法のシ−ケンスを示すもので
ある。図３は、メモリセルのキャパシタ絶縁膜として、
ＣＶＤ窒化シリコン膜を含む三層の絶縁膜により構成さ
れた複合絶縁膜が設けられた半導体装置を示す断面図で
ある。次に、図１乃至図３を用いて、この発明の第１の
実施例による半導体装置の製造方法を説明する。
【００２０】先ず、図３に示すように、半導体ウエハ３
１の表面上には絶縁膜３２が設けられ、この絶縁膜３２
は選択的にパタ−ニングされる。前記絶縁膜３２をマス
クとして半導体ウエハ３１をエッチングすることによ
り、前記半導体ウエハ３１にトレンチ３３が形成され、
このトレンチ３３の内表面には単結晶Ｓｉが露出され
る。次に、この露出された単結晶Ｓｉに不純物がド−ピ
ングされ、トレンチ３３の内表面には不純物がド−ピン
グされた単結晶Ｓｉ層、即ち不純物拡散層３４が形成さ
れる。この不純物拡散層３４はキャパシタの電極として
使用される。この後、この半導体ウエハ３１は図示せぬ
化学薬品を用いて洗浄処理される。具体的には、例えば
塩酸と過酸化水素水を含む溶液等にウエハ３１を浸すこ
とにより不純物を除去する洗浄処理が行われる。この洗
浄処理の際又は洗浄処理後、前記トレンチ３３の内表面
には図示せぬ自然酸化膜が成長する。
【００２１】次に、図２に示すシ−ケンス従って半導体
ウエハ３１が処理される。すなわち、前記半導体ウエハ
３１は石英ボ−ト２３に載置され、この石英ボ−ト２３
は図１に示す高真空ＬＰＣＶＤ装置の室温〜６００℃程
度の低温とされた処理室１３内にロードされる。このと
き、前記トレンチ３３の内表面に厚さが１ｎｍ〜２ｎｍ
程度の図示せぬ自然酸化膜が成長する。石英ボ−ト２３
を処理室１３内に挿入する際、処理室１３内部にはＡｒ
ガスが１０ｓｌｍの流量で前記ノズル１９から導入され
ている。この後、処理室１３の内部の不活性ガスはドラ
イポンプ２２、メカニカルブ−スタ−ポンプ２１、タ−
ボモレキュラ−ポンプ２０により排気され、処理室１３
の内部は１０-3Torr以下まで減圧される。このときのＨ
2 Ｏ分圧、Ｏ2 分圧は例えば１×１０-4Torr以下とされ
る。Ｈ2 Ｏ分圧とＯ2 分圧を個々に設定することは困難
であるため、便宜的には例えばＨ2 Ｏ分圧で制御すれば
よい。
【００２２】この後、処理室１３の内部にノズル１７に
よりＮＨ3 ガスが１〜５ｓｌｍの流量で導入され、処理
室１３の内部は０．１〜１００Torrの減圧雰囲気となる
ように圧力が制御される。次に、処理室１３に前記ＮＨ
3 ガスが導入され、これとともに、前記減圧雰囲気に保
持した状態で、半導体ウエハ３１の温度が例えば８００
〜１２００℃になるまでヒ−タ２４により加熱される。
この状態で半導体ウエハ３１は８００〜１２００℃の温
度で０〜１２０ｍｉｎ間程度保持される。これにより、
前記トレンチ３３の内表面に形成された前記自然酸化膜
が気化して除去され、これと同時に、前記トレンチ３３
の内表面に厚さが２ｎｍ〜５ｎｍ程度の熱窒化膜３５が
形成される。
【００２３】前記トレンチ３３内部の自然酸化膜が除去
されるのは、処理室１３内におけるＨ2 Ｏ分圧、Ｏ2 分
圧が１×１０-4Torr以下であるからである。また、トレ
ンチ３３の内表面に熱窒化膜３５が形成されるのは、ウ
エハ３１の温度を８００〜１２００℃に保持した状態
で、処理室１３内にＮＨ3 ガスを導入しているからであ
る。
【００２４】図４は、処理室内におけるＨ2 Ｏ分圧、Ｏ
2 分圧と温度の関係を示すグラフである。ウエハ温度を
８５０℃以上に保持し、処理室内におけるＨ2 Ｏ分圧、
Ｏ2分圧が約１０-4Torr以下の状態において、熱窒化膜
中の酸素濃度は１．３６×１０15atoms/cm2 以下（酸素
単原子層以下）となる。シリコン層上に形成した酸素単
原子層の酸素濃度は、１．３６×１０15atoms/cm2 であ
るため、シリコン層上に形成された自然酸化膜の酸素濃
度は、少なくともその値以上となる。一般に、シリコン
酸化膜上に熱窒化膜を形成する場合、形成された熱窒化
膜はシリコン酸化膜中の酸素を取り込むため、本発明の
ように、自然酸化膜を除去せず熱窒化を行い形成した窒
化膜の酸素濃度は少なくとも１．３６×１０15atoms/cm
2 以上になる。したがって、シリコン層上に形成した熱
窒化膜の酸素濃度が１．３６×１０15atoms/cm2 以下で
ある場合は、シリコン層上の自然酸化膜を除去して熱窒
化膜を形成したことが分かる。
【００２５】図４に示す温度に対する前記Ｈ2 ＯとＯ2
の分圧Ｐｒは（１）式で表せる。 Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） …（１） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
５） Ｔ：絶対温度 Ｈ2 ＯとＯ2 の分圧を（１）式によって求められたＰｒ
の値以下とすることにより、半導体層上の自然酸化膜を
確実に除去することができる。図４に示す直線は、
（１）式においてＳ＝８．６９×１０8 、Ｅ＝−２．８
８３に設定した場合である。図４において、処理の最適
温度条件は８００〜９００℃であり、このときのＨ2 Ｏ
分圧、Ｏ2 分圧はほぼ２．５×１０-5〜３．５×１０-4
Torrである。
【００２６】また、半導体ウエハ３１を昇温する際、処
理室１３内にＮＨ3 ガスを導入している。したがって、
不純物拡散層３４から不純物が抜けることがない。次
に、引き続いてＮＨ3 ガスを導入しながら、処理室１３
内部は減圧雰囲気に保持したまま、ウエハ３１の温度を
７５０℃〜６００℃程度まで降温させる。この後、ノズ
ル１８から処理室１３の内部にＳｉＨ2 Ｃｌ2 ガスを
０．１ｓｌｍの流量で導入し、ノズル１７から導入され
るＮＨ3 ガスを１ｓｌｍの流量とし、処理室１３内部の
圧力を０．５Torrに調整する。これにより、図３に示す
ように、前記熱窒化膜３５及び絶縁膜３２の上にＣＶＤ
窒化シリコン膜（以下、ＣＶＤ−ＳｉＮ膜と称す）３６
が形成される。
【００２７】この後、半導体ウエハ３１の温度は室温〜
６００℃程度に降温される。この際、処理室１３の内部
へのＳｉＨ2 Ｃｌ2 ガスの導入及びＮＨ3 ガスの導入は
停止され、ノズル１９から処理室１３の内部にＡｒガス
が５ｓｌｍ程度の流量で導入される。このとき、処理室
１３内部の圧力は１Torr程度に調整される。
【００２８】次に、処理室１３内部がＡｒガスにより置
換された後、半導体ウエハ３１は処理室１３内部から取
り出される。この後、前記半導体ウエハ３１は、図１に
示すＬＰＣＶＤ装置とは別の炉に挿入され、図３に示す
ように、前記ＣＶＤ−ＳｉＮ膜３６の上に厚さが１ｎｍ
〜２ｎｍ程度の酸化シリコン膜３７（ＣＶＤ酸化シリコ
ン膜又は熱酸化シリコン膜）が形成される。これによ
り、酸化シリコン膜３７、ＣＶＤ−ＳｉＮ膜３６及び熱
窒化膜３５からなる三層構造の複合絶縁膜３８が形成さ
れる。次に、この複合絶縁膜３８の上に不純物がド−ピ
ングされた多結晶シリコン膜３９ａが堆積され、この多
結晶シリコン膜３９ａ及び複合絶縁膜３８はパタ−ニン
グされる。これにより、前記トレンチ３３内部には多結
晶シリコン膜３９ａからなる電極３９が形成される。し
たがって、前記トレンチ３３において、この電極３９と
複合絶縁膜３８と不純物拡散層３４とによりキャパシタ
４０が形成される。
【００２９】上記第１の実施例によれば、処理室１３内
のＨ2 Ｏ分圧、Ｏ2 分圧を（１）式で示される条件以下
とし、処理室１３内にＮＨ3 ガスを１〜５ｓｌｍの流量
で導入した雰囲気中で、半導体ウエハ３１を処理してい
る。この結果、トレンチ３３の内表面の自然酸化膜を除
去でき、同時に厚さ２ｎｍ〜５ｎｍ程度の熱窒化膜３５
を形成できる。したがって、不純物拡散層３４とＣＶＤ
−ＳｉＮ膜３６との間に自然酸化膜が形成されることが
なく、複合絶縁膜３８の電気的特性の低下を防止して、
薄膜化を実現できる。
【００３０】また、自然酸化膜の表面は平坦性が非常に
悪く、従来のようにこの上に窒化膜を形成した場合、そ
の表面も当然平坦性が悪くなる。このように平坦性が悪
い場合、窒化膜の薄い部分に電界が集中し、リーク電流
が発生する原因となる。このため、窒化膜を厚く形成す
る必要性が生じる。しかし、本発明はシリコン層上に直
接熱窒化膜を形成しているため、その平坦性は非常によ
い。このため、リーク電流の発生を防止でき、熱窒化膜
の膜厚も薄くすることができる。また、熱窒化膜はシリ
コン層上に直接形成しているため、その膜中には酸化シ
リコンが存在せず膜質が安定する。したがって、自然酸
化膜の除去と熱窒化膜３５の形成を同時に行うことによ
り、熱窒化膜３５の薄膜化と劣化防止を同時に実現でき
る。
【００３１】また、トレンチ３３の内表面の自然酸化膜
の除去と同時に熱窒化膜３５を形成し、この後、熱窒化
膜３５上に連続してＣＶＤ−ＳｉＮ膜３６を形成するこ
とにより、熱窒化膜３５の表面の酸素濃度を低くでき
る。したがって、ＣＶＤ−ＳｉＮ膜３６を形成する際の
成膜遅れ時間、即ちインキュベーション・タイム（incu
bation time ）をゼロとすることができる。このため、
ＣＶＤ−ＳｉＮ膜３６のモホロジ（morphology）が良好
であり、ラフネス（roughness ）が少なく表面の平坦性
が良好となる。したがって、ＣＶＤ−ＳｉＮ膜３６のリ
ーク電流が少ないため、電気的耐圧の低下を防止でき
る。
【００３２】また、半導体ウエハ３１の昇温時、及びト
レンチ３３の内表面における自然酸化膜の除去及び熱窒
化膜３５の形成時に処理室１３内にＮＨ3 ガスを導入
し、これらの処理を連続して行っている。したがって、
トレンチ内における自然酸化膜を除去した後、熱窒化膜
を形成する従来技術のように、不純物拡散層内の不純物
が抜けることがなく、エッチングピットの発生も防止で
きる。
【００３３】次に、上記効果についてさらに詳細に説明
する。トレンチ３３（半導体ウエハ）の内表面の自然酸
化膜の除去し、これと同時にトレンチ３３の内表面に熱
窒化膜３５を形成し、この後、熱窒化膜３５上に連続し
てＣＶＤ−ＳｉＮ膜３６を形成した場合、熱窒化膜３５
の酸素濃度を１．３６×１０15（atoms/cm2 ）以下のほ
ぼ０．８×１０15（atoms/cm2 ）に保つことができる。
このように、熱窒化膜３５の酸素濃度が低い場合、熱窒
化膜３５の上にＣＶＤ−ＳｉＮ膜３６を形成する際、イ
ンキュベーション・タイムをゼロとすることができる。
したがって、図５（ａ）に示すように、熱窒化膜３５の
表面にＣＶＤ−ＳｉＮ膜３６が形成されるとき均一に核
が生成される。
【００３４】これに対して、従来のように、トレンチの
内表面の自然酸化膜の除去が十分ではなく、熱窒化膜の
形成、及びＣＶＤ−ＳｉＮ膜の形成を非連続に行った場
合、熱窒化膜の酸素濃度が１．３６×１０15（atoms/cm
2 ）より高くなる。このため、熱窒化膜の表面にＣＶＤ
−ＳｉＮ膜を形成するとき、インキュベーション・タイ
ムがゼロとならず、図５（ｃ）に示すように、熱窒化膜
の表面に不均一な核が生成されることとなる。
【００３５】図６は、ＣＶＤ−ＳｉＮ膜を形成する際に
下地の層に含まれる酸素の濃度とインキュベーション・
タイムとの関係を示している。図６は、シリコン基板上
の熱窒化膜上に異なるインキュベーション・タイムでＣ
ＶＤ−ＳｉＮ膜を形成し、これをＳＩＭＳによって熱窒
化膜に含まれる酸素濃度を測定した結果を示している。
同図より下地の層に含まれる酸素の濃度が１×１０
15（atoms/cm2 ）以下である場合、インキュベーション
・タイムがゼロであることが分かる。
【００３６】図７は、膜厚が２０オングストロームの熱
窒化膜上に形成されるＣＶＤ−ＳｉＮ膜の成膜時間と、
熱窒化膜とＣＶＤ−ＳｉＮ膜のトータルの膜厚との関係
を示している。ここで、Ａは熱窒化膜とＣＶＤ−ＳｉＮ
膜を連続的に形成し、且つ熱窒化膜に含まれる酸素濃度
が０．８×１０15（atoms/cm2 ）の場合を示し、Ｂは熱
窒化膜とＣＶＤ−ＳｉＮ膜を連続的に形成し、且つ熱窒
化膜に含まれる酸素濃度が１．５×１０15（atoms/cm
2 ）の場合を示し、Ｃは熱窒化膜とＣＶＤ−ＳｉＮ膜と
を非連続で形成し、熱窒化膜の表面が酸化され、その酸
素濃度が１．８×１０15（atoms/cm2 ）の場合を示して
いる。同図から明らかなように、熱窒化膜の酸素濃度が
高い程、インキュベーション・タイムが発生し、その時
間が長くなるため、同一の成膜時間の場合、トータルの
膜厚は薄くなる。このように、熱窒化膜に含まれる酸素
濃度が高い場合、及び熱窒化膜とＣＶＤ−ＳｉＮ膜とを
非連続で形成した場合、数分のインキュベーション・タ
イムが発生することが分かる。
【００３７】図８は、ＣＶＤ−ＳｉＮ膜を形成する際の
インキュベーション・タイムと、形成されたＣＶＤ−Ｓ
ｉＮ膜表面のラフネスの関係を示している。図８は図６
と同様に形成された膜をＡＦＭによって測定したもので
ある。図８から明らかなように、インキュベーション・
タイムが長いほどラフネスが大きくなることが分かる。
即ち、インキュベーション・タイムがゼロである場合、
図５（ｂ）に示すように、均一の膜厚でＣＶＤ−ＳｉＮ
膜が形成される。したがって、ＣＶＤ−ＳｉＮ膜の表面
は平坦化される。しかし、インキュベーション・タイム
が長い場合、図５（ｄ）に示すように、ＣＶＤ−ＳｉＮ
膜の膜厚が不均一となり、ＣＶＤ−ＳｉＮ膜表面のラフ
ネスが大きくなると考えれる。このように、ＣＶＤ−Ｓ
ｉＮ膜表面のラフネスが大い場合、膜厚の薄い部分にリ
ークパスが発生し、絶縁耐圧が劣化する。
【００３８】図９は、インキュベーション・タイムとＮ
Ｏ膜のリーク電流密度との関係を示し、図１０は、イン
キュベーション・タイムとＮＯ膜の真性破壊の関係を示
している。図９、図１０はいずれも異なるインキュベー
ション・タイムで形成された図１１に示す構造の複合膜
を使用している。図９は、図１１に示すように半導体ウ
エハとＳｉＯ2 膜との間に電圧±１．６５Ｖを印加した
場合のリーク電流密度を測定したものである。図１０は
定電流によるＴＤＤＢ（Time Dependent Dielectric Br
eakdown ）測定の５０％ＭＴＴＦ（Mean Time To Failu
re）を示したものである。５０％ＭＴＴＦは測定試料の
５０％が破壊するまでの平均時間である。尚、図９、図
１０において、複合絶縁膜の厚さは酸化膜の膜厚に換算
した膜厚（酸化膜厚換算膜厚）であり、４５オングスト
ロ−ムとする。図９、図１０から明らかなように、イン
キュベーション・タイムが短いほどリーク電流密度が少
なく、絶縁耐圧が大きいことが分かる。
【００３９】図１２は、メモリセルのキャパシタ絶縁膜
として、ＣＶＤ−ＳｉＮ膜を含む三層の絶縁膜により構
成された複合絶縁膜が設けられた他の半導体装置を示す
断面図であり、図３と同一部分には同一符号を付す。次
に、図１、図２及び図５を用いて、この発明の第２の実
施例による半導体装置の製造方法を説明する。尚、第１
の実施例と同一部分には同一符号を付し説明は省略す
る。
【００４０】図１２に示すように、半導体ウエハ３１の
トレンチ３３内の側面には酸化膜４１が形成される。こ
の後、前記トレンチ３３の底面には不純物がド−ピング
された単結晶Ｓｉ層、即ち不純物拡散層４２が形成され
る。次に、トレンチ３３内の側面及び底面には多結晶シ
リコン膜４３が設けられ、この多結晶シリコン膜４３に
は不純物が導入される。この後、半導体ウエハ３１には
洗浄処理が行われる。この際、前記多結晶シリコン膜４
３の表面には図示せぬ自然酸化膜が成長する。
【００４１】次に、図２に示すシ−ケンス従い、半導体
ウエハ３１が処理される。すなわち、図１に示す炉にお
いて、多結晶シリコン膜４３の上には熱窒化膜３５が形
成される。この熱窒化膜３５の上にはＣＶＤ−ＳｉＮ３
６及び酸化シリコン膜３７が形成される。この後、複合
絶縁膜３８の上には不純物がド−ピングされた多結晶シ
リコン膜３９ａが堆積され、トレンチ３３内部には電極
３９が形成される。したがって、トレンチ３３におい
て、この電極３９と複合絶縁膜３８と多結晶シリコン膜
４３とによりキャパシタ４０が形成される。
【００４２】上記第２の実施例によっても第１の実施例
と同様の効果を得ることができる。図１３は、窒化シリ
コン膜厚３６と複合絶縁膜３８を酸化膜厚に換算した膜
厚との関係を示すグラフである。参照符号５１は、この
発明の製造方法により製造した半導体装置の複合絶縁膜
における窒化シリコン膜厚と、前記複合絶縁膜を電気的
に評価した実効的な酸化膜厚換算膜厚との関係を示すも
のである。参照符号５２は、従来の製造方法により製造
した半導体装置の複合絶縁膜における窒化シリコン膜厚
と、複合絶縁膜の酸化膜厚換算膜厚との関係を示すもの
である。
【００４３】同図より、厚さが同一の窒化シリコン膜の
場合、この発明による複合絶縁膜を従来のそれより酸化
膜厚換算膜厚を約７オングストロ−ム薄くできることが
わかる。この理由は、この発明が自然酸化膜の代りに誘
電率の高い熱窒化膜を形成しているため、実効的な酸化
膜厚換算膜厚を向上させることが可能となるからであ
る。したがって、この発明の半導体装置の製造方法を用
いれば、キャパシタ絶縁膜を薄膜化でき、しかも、容量
の増加を図ることができる。
【００４４】図１４は、複合絶縁膜の酸化膜厚換算膜厚
とリ−ク電流密度との関係を示している。参照符号６１
は、この発明の製造方法により製造した半導体装置にお
ける複合絶縁膜の酸化膜厚換算膜厚と、前記半導体装置
の電極に±１．６５Ｖの電圧を印加した場合の複合絶縁
膜のリ−ク電流密度との関係を示すものである。参照符
号６２は、従来の製造方法により製造した半導体装置に
おける複合絶縁膜の酸化膜厚換算膜厚と、前記半導体装
置の電極に±１．６５Ｖの電圧を印加した場合の複合絶
縁膜のリ−ク電流密度との関係を示すものである。
【００４５】同図より、同一の酸化膜厚換算膜厚で比較
した場合、この発明による複合絶縁膜の方が、従来のそ
れよりリ−ク電流密度を低減できることがわかる。この
理由は、従来の製造方法による複合絶縁膜には電気的に
リ−クの多い自然酸化膜が含まれているが、この発明に
より製造した複合絶縁膜には自然酸化膜が無いためであ
る。したがって、この発明の半導体装置の製造方法を用
いれば、従来技術に比べて、リ−ク電流密度を低減させ
ることができ、複合絶縁膜の耐電圧及び信頼性を向上さ
せることができる。
【００４６】図１５は、本発明及び従来の製造方法によ
り製造した複合絶縁膜に１２００μＡの定電流を流した
場合のＴＤＤＢ５０％ＭＴＴＦの測定結果を示してい
る。尚、前記複合絶縁膜の厚さは酸化膜厚換算膜厚で４
５オングストロ−ムのものとする。
【００４７】同図において、従来方法Ａは、ＬＰＣＶＤ
に使用する第１の炉内において半導体ウエハにおける電
極上に熱窒化膜を形成した後、この半導体ウエハを第１
の炉から第２の炉に移し、この第２の炉において前記熱
窒化膜上にＣＶＤ−ＳｉＮ膜を形成した半導体装置に対
するＴＤＤＢ測定の結果を示すものである。本発明は、
第１の炉内において半導体ウエハ上に熱窒化膜を形成し
た後、第１の炉内において前記熱窒化膜上にＣＶＤ−Ｓ
ｉＮ膜を連続して形成した半導体装置に対するＴＤＤＢ
測定の結果を示すものである。即ち、本発明は、第１の
実施例による製造方法により製造した半導体装置に対す
るＴＤＤＢ測定の結果を示すものである。同図における
従来方法Ｂは、従来の製造方法により製造された半導体
装置に対するＴＤＤＢ測定の結果を示すものである。
【００４８】同図から明らかなように、本発明のように
熱窒化膜とＣＶＤ−ＳｉＮ膜を同一の炉内で外気に晒す
ことなく連続して形成した場合、従来の製造方法による
ものに比べて約５０倍の信頼性を向上できることがわか
る。
【００４９】図１６は、本発明と従来の製造方法により
製造した各半導体装置における下部電極としての多結晶
シリコン膜に含まれる不純物としてのＰの濃度及び多結
晶シリコン膜のシ−ト抵抗を測定した結果を示してい
る。参照符号８１は、多結晶シリコン膜のシ−ト抵抗を
測定した結果を示すものである。参照符号８２は、多結
晶シリコン膜中のＰの濃度を測定した結果を示すもので
ある。
【００５０】従来の製造方法は、半導体ウエハの洗浄処
理後、Ｈ2 Ｏ分圧、Ｏ2 分圧が低い不活性ガスの雰囲気
中で半導体ウエハを処理すること、又は還元性ガスの雰
囲気中で半導体ウエハを処理することにより、トレンチ
内の自然酸化膜を除去し、この後、トレンチ内に熱窒化
膜を形成している。
【００５１】同図から明らかなように、従来の製造方法
では多結晶シリコン膜上に熱窒化膜を形成する際、多結
晶シリコン膜中の不純物が抜けてしまう。これに対し
て、この発明の製造方法では、上述したように半導体ウ
エハを昇温する際からＣＶＤ−ＳｉＮ膜を形成した後ま
で、炉内にＮＨ3 ガスを導入しているため、多結晶シリ
コン膜中の不純物が抜けることがなく、多結晶シリコン
膜上の自然酸化膜を除去すると同時に熱窒化膜を形成で
きることがわかる。
【００５２】図１７は、本発明及び従来の製造方法によ
り製造した場合におけるウエハ上の異物の数を示すもの
である。同図において、従来方法Ａは、半導体ウエハの
電極表面の自然酸化膜を除去せずにＣＶＤ−ＳｉＮ膜を
形成した場合のウエハ上の異物の数を示すものである。
従来方法Ｂは、不活性ガスの雰囲気中で半導体ウエハの
電極表面の自然酸化膜を除去し、引き続いてＮＨ3 ガス
により電極表面に熱窒化膜を形成し、この後、ＣＶＤ−
ＳｉＮ膜を形成した場合のウエハ上の異物の数を示すも
のである。さらに、同図における本発明は、上記第１の
実施例による方法でＣＶＤ−ＳｉＮ膜を形成した場合の
ウエハ上の異物の数を示すものである。参照符号９１
は、径が０．１〜０．２μｍの異物の数を示すものであ
り、参照符号９２は、径が０．２μｍ以上の異物の数を
示すものである。
【００５３】同図によれば、上記第１の実施例による製
造方法では、０．１μｍ以上の異物の数を増加させずに
処理でき、さらに、エッチングピットの発生を防止でき
ることが分かる。
【００５４】尚、上記実施例はトレンチ構造のキャパシ
タにこの発明を適用した場合について説明したが、これ
に限定されるものではなく、スタック構造のキャパシタ
にこの発明を適用することも可能である。
【００５５】また、上記両実施例はこの発明をキャパシ
タに適用した場合について説明したが、これに限定され
るものではなく、ＬＯＣＯＳ用の耐酸化性マスクとして
この発明を適用できる。すなわち、半導体基板上に上記
方法によって熱窒化膜及びＣＶＤ−窒化シリコン膜を連
続して形成し、パターニングすることにより、ＬＯＣＯ
Ｓ用のマスクを形成できる。このマスクを用いてフィー
ルド酸化を行った場合、フィールド酸化膜にバーズビー
ク(birds beak)が発生することを防止できる。さらに、
この発明はシリコンを用いた半導体装置に限定されるも
のではなく、ＧａＡｓを用いた半導体装置に適用するこ
とも可能である。
【００５６】
【発明の効果】以上詳述したようにこの発明によれば、
耐電圧が高く、信頼性の低下を防止し得るとともに、薄
膜化が可能であり、複合絶縁膜に適した半導体装置及び
その製造方法を提供できる。
【図面の簡単な説明】
【図１】この発明の第１及び第２の実施例による製造方
法により半導体装置を製造する際に用られる高真空ＬＰ
ＣＶＤ装置を示す構成図。
【図２】この発明の第１及び第２の実施例による半導体
装置の製造方法のシ−ケンスを示す図。
【図３】この発明の第１の実施例による製造方法により
製造された半導体装置を示す断面図。
【図４】処理室内におけるＨ2 Ｏ分圧／Ｏ2 分圧と温度
の関係を示すグラフ。
【図５】この発明と従来の半導体装置の製造方法に係わ
るインキュベーション・タイムとＣＶＤ−ＳｉＮ膜の様
子を説明するために示す図。
【図６】ＣＶＤ−ＳｉＮ膜を形成する際に下層膜に含ま
れる酸素の濃度とインキュベーション・タイムとの関係
を示すグラフ。
【図７】ＣＶＤ−ＳｉＮ膜の成膜時間と、熱窒化膜とＣ
ＶＤ−ＳｉＮ膜のトータルの膜厚との関係を示すグラ
フ。
【図８】ＣＶＤ−ＳｉＮ膜を形成する際のインキュベー
ション・タイムと形成されたＣＶＤ−ＳｉＮ膜表面のラ
フネスの関係を示すグラフ。
【図９】インキュベーション・タイムとＮＯ膜のリーク
電流密度との関係を示すグラフ。
【図１０】インキュベーション・タイムとＮＯ膜の真性
破壊の関係を示すグラフ。
【図１１】図９、図１０に適用される試料の構成を示す
図。
【図１２】この発明の第２の実施例による製造方法によ
り製造された半導体装置を示す断面図。
【図１３】窒化シリコン膜厚と酸化膜厚換算膜厚との関
係を示すグラフ。
【図１４】酸化膜厚換算膜厚とリ−ク電流密度との関係
を示すグラフ。
【図１５】本発明と従来の製造方法により製造した半導
体装置のＴＤＤＢ測定の結果を示すグラフ。
【図１６】本発明と従来の製造方法により製造した半導
体装置の多結晶シリコン膜中の不純物の濃度及び多結晶
シリコン膜のシ−ト抵抗を示すグラフ。
【図１７】本発明と従来の製造方法により製造した場合
におけるウエハ上異物の数を示すグラフ。
【図１８】従来の製造方法により製造された半導体装置
を示す断面図。
【符号の説明】
１１…外管、１２…内管、１３…処理室、３１…半導体
ウエハ、３２…絶縁膜、３３…トレンチ、３４…不純物
拡散層、３５…熱窒化膜、３６…ＣＶＤ窒化シリコン
膜、３７…酸化シリコン膜、３８…複合絶縁膜、３９ａ
…多結晶シリコン膜、４０…キャパシタ。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 27/108 21/8242 7735−4Ｍ Ｈ０１Ｌ 27/10 ６５１ (72)発明者 見方 裕一 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 赤堀 浩史 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内 (72)発明者 山本 明人 三重県四日市市山之一色町800番地 株式 会社東芝四日市工場内

Claims (41)

    【特許請求の範囲】
  1. 【請求項１】 半導体層と、 前記半導体層上に直接設けられ、酸素の濃度が１．３６
    ×１０15（atoms/cm2）以下の熱窒化膜とを具備するこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記半導体層はシリコンによって構成さ
    れていることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記熱窒化膜上にＣＶＤ−窒化シリコン
    膜を有することを特徴とする請求項２記載の半導体装
    置。
  4. 【請求項４】 前記ＣＶＤ−窒化シリコン膜上に酸化シ
    リコン膜を有することを特徴とする請求項３記載の半導
    体装置。
  5. 【請求項５】 前記酸化シリコン膜上に設けられた電極
    を有することを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 半導体層上の自然酸化膜を除去すると同
    時に前記半導体層上に熱窒化膜を形成する第１の工程
    と、 前記熱窒化膜上にＣＶＤ法により、窒化膜を形成する第
    ２の工程とを具備することを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 前記熱窒化膜に含まれる酸素の濃度は
    １．３６×１０15（atoms/cm2 ）以下であることを特徴
    とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記第１の工程は炉内にアンモニアガス
    を導入し、このアンモニアガスの雰囲気中で行われるこ
    とを特徴とする請求項６記載の半導体装置の製造方法。
  9. 【請求項９】 前記第１の工程と前記第２の工程は炉内
    で連続して行われることを特徴とする請求項６記載の半
    導体装置の製造方法。
  10. 【請求項１０】 前記第１の工程において、Ｈ2 ＯとＯ
    2 の分圧Ｐｒは Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下であることを特徴とする請求項６記載の半導体装置
    の製造方法。
  11. 【請求項１１】 前記第１の工程において、炉内のＨ2
    Ｏ分圧とＯ2 分圧は、前記半導体層の温度が８５０℃の
    場合、１×１０-4（Torr）であることを特徴とする請求
    項６記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第１の工程において、前記自然酸
    化膜は気化させることにより除去することを特徴とする
    請求項６記載の半導体装置の製造方法。
  13. 【請求項１３】 前記半導体層はシリコン半導体基板に
    よって構成されていることを特徴とする請求項６記載の
    半導体装置の製造方法。
  14. 【請求項１４】 前記窒化膜上に酸化膜を形成する第３
    の工程と、 前記酸化膜に電極を形成する第４の工程とをさらに具備
    することを特徴とする請求項６記載の半導体装置の製造
    方法。
  15. 【請求項１５】 シリコン半導体基板上に酸素濃度が
    １．３６×１０15（atoms/cm2 ）以下の熱窒化膜を形成
    する第１の工程と、 前記熱窒化膜上にＣＶＤ法により窒化膜を形成する第２
    の工程とを具備することを特徴とする半導体装置の製造
    方法。
  16. 【請求項１６】 前記第１の工程は炉内にアンモニアガ
    スを導入し、このアンモニアガスの雰囲気中で行われる
    ことを特徴とする請求項１５記載の半導体装置の製造方
    法。
  17. 【請求項１７】 前記第１の工程と前記第２の工程は炉
    内で連続して行われることを特徴とする請求項１５記載
    の半導体装置の製造方法。
  18. 【請求項１８】 前記第１の工程において、炉内のＨ2
    ＯとＯ2 の分圧Ｐｒは Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下であることを特徴とする請求項１５記載の半導体装
    置の製造方法。
  19. 【請求項１９】 前記第１の工程において、炉内のＨ2
    ＯとＯ2 の分圧は、前記半導体層の温度が８５０℃の場
    合、１×１０-4（Torr）であることを特徴とする請求項
    １５記載の半導体装置の製造方法。
  20. 【請求項２０】 前記第１の工程において、前記シリコ
    ン半導体基板上の自然酸化膜は気化させることにより除
    去することを特徴とする請求項１５記載の半導体装置の
    製造方法。
  21. 【請求項２１】 前記窒化膜上に酸化膜を形成する第３
    の工程と、 前記酸化膜に電極を形成する第４の工程とをさらに具備
    することを特徴とする請求項１５記載の半導体装置の製
    造方法。
  22. 【請求項２２】 Ｈ2 ＯとＯ2 を含むアンモニアガスの
    雰囲気中で、前記Ｈ2 ＯとＯ2 の分圧Ｐｒを実質上 Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下に設定し、シリコン半導体基板上に熱窒化膜を形成
    する第１の工程と、 前記熱窒化膜上にＣＶＤ法により、窒化膜を形成する第
    ２の工程とを具備することを特徴とする半導体装置の製
    造方法。
  23. 【請求項２３】 前記第１の工程と前記第２の工程は炉
    内で連続して行われることを特徴とする請求項２２記載
    の半導体装置の製造方法。
  24. 【請求項２４】 前記第１の工程において、前記シリコ
    ン半導体基板上の自然酸化膜は気化させることにより除
    去することを特徴とする請求項２２記載の半導体装置の
    製造方法。
  25. 【請求項２５】 前記窒化膜上に酸化膜を形成する第３
    の工程と、 前記酸化膜に電極を形成する第４の工程とをさらに具備
    することを特徴とする請求項２２記載の半導体装置の製
    造方法。
  26. 【請求項２６】 不純物が導入された半導体基板を洗浄
    する第１の工程と、 前記半導体基板を炉内に挿入し、前記炉内の雰囲気を昇
    温して前記半導体基板上の自然酸化膜を除去すると同時
    に、前記半導体基板上に酸素濃度が１．３６×１０
    15（atoms/cm2 ）以下の熱窒化膜を形成する第２の工程
    と、 前記炉内で前記熱窒化膜上にＣＶＤ法により窒化シリコ
    ン膜を形成する第３の工程と、 前記窒化シリコン膜上に酸化シリコン膜を形成する第４
    の工程とを具備することを特徴とする半導体装置の製造
    方法。
  27. 【請求項２７】 前記第１の工程は、前記炉内にアンモ
    ニアガスを導入し、このアンモニアガスの雰囲気中で行
    われることを特徴とする請求項２６記載の半導体装置の
    製造方法。
  28. 【請求項２８】 前記第２の工程と前記第３の工程は前
    記炉内で連続して行われることを特徴とする請求項２６
    記載の半導体装置の製造方法。
  29. 【請求項２９】 前記第１の工程において、前記炉内の
    Ｈ2 ＯとＯ2 の分圧Ｐｒは Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下であることを特徴とする請求項２６記載の半導体装
    置の製造方法。
  30. 【請求項３０】 前記第１の工程において、前記炉内の
    Ｈ2 ＯとＯ2 の分圧Ｐｒは、前記半導体基板の温度が８
    ５０℃の場合、１×１０-4（Torr）であることを特徴と
    する請求項２６記載の半導体装置の製造方法。
  31. 【請求項３１】 前記第２の工程において、前記自然酸
    化膜は気化させることにより除去することを特徴とする
    請求項２６記載の半導体装置の製造方法。
  32. 【請求項３２】 前記半導体基板は、単結晶Ｓｉ又は多
    結晶シリコン膜により形成されていることを特徴とする
    請求項２６記載の半導体装置の製造方法。
  33. 【請求項３３】 不純物が導入された半導体基板を洗浄
    する第１の工程と、 表面に自然酸化膜を有する前記半導体基板を第１の炉内
    に挿入し、前記第１の炉内にアンモニアガスを導入し、
    前記半導体基板を昇温するとともに、前記第１の炉内の
    Ｈ2 ＯとＯ2 の分圧Ｐｒを Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下とし、前記半導体基板上の自然酸化膜を除去すると
    同時に、前記半導体基板上に酸素濃度が１．３６×１０
    15（atoms/cm2 ）以下の熱窒化膜を形成する第２の工程
    と、 前記第１の炉内で前記熱窒化膜上に連続してＣＶＤ法に
    より窒化シリコン膜を形成する第３の工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  34. 【請求項３４】 前記第３の工程の後、前記半導体基板
    を第２の炉内に挿入し、前記窒化シリコン膜上に酸化シ
    リコン膜を形成する第４の工程と、 前記酸化シリコン膜上に電極を形成し、この電極と前記
    半導体基板との間に前記熱窒化膜、窒化シリコン膜及び
    酸化シリコン膜を有するキャパシタを形成する第５の工
    程とをさらに具備することを特徴とする請求項３３記載
    の半導体装置の製造方法。
  35. 【請求項３５】 前記半導体基板は、単結晶Ｓｉ又は多
    結晶シリコン膜により形成されていることを特徴とする
    請求項３３記載の半導体装置の製造方法。
  36. 【請求項３６】 前記第３の工程において、前記窒化シ
    リコン膜を形成する際のインキュベーション・タイムは
    ゼロであることを特徴とする請求項３３記載の半導体装
    置の製造方法。
  37. 【請求項３７】 前記熱窒化膜及び窒化シリコン膜はＬ
    ＯＣＯＳ用マスクを形成することを特徴とする請求項３
    ３記載の半導体装置の製造方法。
  38. 【請求項３８】 前記半導体基板は、ＧａＡｓにより形
    成されていることを特徴とする請求項３３記載の半導体
    装置の製造方法。
  39. 【請求項３９】 半導体シリコン層を、Ｈ2 Ｏ及びＯ2
    を含み、前記Ｈ2 Ｏ及びＯ2 の分圧Ｐｒが実質上 Ｐｒ＝Ｓ×ｅ(E・C/T) （Torr） 但し Ｓ：傾き（１×１０8 〜１×１０9 ） Ｅ：活性化エネルギー（−２．５〜３．５） Ｃ：Ｊoule/molをｅＶに変換するための係数（１１６０
    ５） Ｔ：絶対温度 以下に設定されたアンモニアの雰囲気に晒す第１の工程
    と、 前記半導体シリコン層上に熱窒化膜を形成する第２の工
    程とを具備することを特徴とする半導体装置の製造方
    法。
  40. 【請求項４０】 半導体層を雰囲気に晒す第１の工程
    と、 前記雰囲気を昇温して前記半導体層上に酸素濃度が１．
    ３６×１０15（atoms/cm2 ）以下の熱窒化膜を形成する
    第２の工程とを具備することを特徴とする半導体装置の
    製造方法。
  41. 【請求項４１】 半導体層を雰囲気に晒す第１の工程
    と、 前記半導体層上の自然酸化膜を除去すると同時に、前記
    半導体層上に熱窒化膜を形成する第２の工程とを具備す
    ることを特徴とする半導体装置の製造方法。
JP12103095A 1994-05-27 1995-05-19 半導体装置の製造方法 Expired - Lifetime JP3660391B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12103095A JP3660391B2 (ja) 1994-05-27 1995-05-19 半導体装置の製造方法
EP95108093A EP0684637A3 (en) 1994-05-27 1995-05-26 Semiconductor component with thermal nitride film and method for its production.
KR1019950013527A KR100272138B1 (ko) 1994-05-27 1995-05-27 반도체장치 및 그 제조방법
US08/777,098 US6171977B1 (en) 1994-05-27 1996-12-30 Semiconductor device applied to composite insulative film manufacturing method thereof
US08/777,100 US5838056A (en) 1994-05-27 1996-12-30 Semiconductor device applied to composite insulative film and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-115293 1994-05-27
JP11529394 1994-05-27
JP12103095A JP3660391B2 (ja) 1994-05-27 1995-05-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0845927A true JPH0845927A (ja) 1996-02-16
JP3660391B2 JP3660391B2 (ja) 2005-06-15

Family

ID=26453829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12103095A Expired - Lifetime JP3660391B2 (ja) 1994-05-27 1995-05-19 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US5838056A (ja)
EP (1) EP0684637A3 (ja)
JP (1) JP3660391B2 (ja)
KR (1) KR100272138B1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002540628A (ja) * 1999-03-26 2002-11-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法
US7253286B2 (en) 2000-10-20 2007-08-07 Eisai Co., Ltd Nitrogen-containing aromatic derivatives
US7994159B2 (en) 2003-03-10 2011-08-09 Eisai R&D Management Co., Ltd. c-Kit kinase inhibitor
US8865737B2 (en) 2006-08-28 2014-10-21 Eisai R&D Management Co., Ltd. Antitumor agent for undifferentiated gastric cancer
US8952035B2 (en) 2007-11-09 2015-02-10 Eisai R&D Management Co., Ltd. Combination of anti-angiogenic substance and anti-tumor platinum complex
US8962655B2 (en) 2007-01-29 2015-02-24 Eisai R&D Management Co., Ltd. Composition for treatment of undifferentiated gastric cancer
US8962650B2 (en) 2011-04-18 2015-02-24 Eisai R&D Management Co., Ltd. Therapeutic agent for tumor
US8969379B2 (en) 2004-09-17 2015-03-03 Eisai R&D Management Co., Ltd. Pharmaceutical compositions of 4-(3-chloro-4-(cyclopropylaminocarbonyl)aminophenoxy)-7=methoxy-6-quinolinecarboxide
US8969344B2 (en) 2005-08-02 2015-03-03 Eisai R&D Management Co., Ltd. Method for assay on the effect of vascularization inhibitor
US9006256B2 (en) 2006-05-18 2015-04-14 Eisai R&D Management Co., Ltd. Antitumor agent for thyroid cancer
US9012458B2 (en) 2010-06-25 2015-04-21 Eisai R&D Management Co., Ltd. Antitumor agent using compounds having kinase inhibitory effect in combination
US9334239B2 (en) 2012-12-21 2016-05-10 Eisai R&D Management Co., Ltd. Amorphous form of quinoline derivative, and method for producing same
JP2017174902A (ja) * 2016-03-22 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム
US9945862B2 (en) 2011-06-03 2018-04-17 Eisai R&D Management Co., Ltd. Biomarkers for predicting and assessing responsiveness of thyroid and kidney cancer subjects to lenvatinib compounds
US10259791B2 (en) 2014-08-28 2019-04-16 Eisai R&D Management Co., Ltd. High-purity quinoline derivative and method for manufacturing same
US10517861B2 (en) 2013-05-14 2019-12-31 Eisai R&D Management Co., Ltd. Biomarkers for predicting and assessing responsiveness of endometrial cancer subjects to lenvatinib compounds
US11090386B2 (en) 2015-02-25 2021-08-17 Eisai R&D Management Co., Ltd. Method for suppressing bitterness of quinoline derivative
US11369623B2 (en) 2015-06-16 2022-06-28 Prism Pharma Co., Ltd. Anticancer combination of a CBP/catenin inhibitor and an immune checkpoint inhibitor
US11547705B2 (en) 2015-03-04 2023-01-10 Merck Sharp & Dohme Llc Combination of a PD-1 antagonist and a VEGF-R/FGFR/RET tyrosine kinase inhibitor for treating cancer

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219571B1 (ko) * 1996-12-30 1999-09-01 윤종용 반도체기판의 열처리 방법 및 반도체 메모리장치의 제조방법
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
JP2000133700A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
JP3350478B2 (ja) * 1999-04-21 2002-11-25 宮城沖電気株式会社 半導体素子の製造方法
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
KR100340716B1 (ko) * 1999-10-29 2002-06-20 윤종용 실리콘 질화막 형성방법
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
US6339955B1 (en) * 2000-03-31 2002-01-22 Advanced Micro Devices, Inc. Thickness measurement using AFM for next generation lithography
US6495476B1 (en) * 2000-08-22 2002-12-17 Promos Technologies, Inc. Method for preventing native oxide growth during nitridation
JP2002076308A (ja) * 2000-08-31 2002-03-15 Fujitsu Ltd 半導体装置およびその製造方法
US6465373B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
US6825081B2 (en) * 2001-07-24 2004-11-30 Micron Technology, Inc. Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors
KR20030064083A (ko) * 2002-01-25 2003-07-31 삼성전자주식회사 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법
US6723611B2 (en) * 2002-09-10 2004-04-20 International Business Machines Corporation Vertical hard mask
JP4303726B2 (ja) 2003-11-11 2009-07-29 エーザイ・アール・アンド・ディー・マネジメント株式会社 ウレア誘導体およびその製造方法
US20070221976A1 (en) 2006-03-23 2007-09-27 Richard Lee Trench capacitor and fabrication method thereof
US20080227266A1 (en) * 2007-03-14 2008-09-18 Texas Instruments Inc. Method of STI corner rounding using nitridation and high temperature thermal processing
JP5690168B2 (ja) * 2011-02-25 2015-03-25 芝浦メカトロニクス株式会社 基板洗浄装置、基板洗浄方法、表示装置の製造装置及び表示装置の製造方法
JP6509095B2 (ja) * 2015-11-04 2019-05-08 東京エレクトロン株式会社 窒化膜の形成方法
CN111415857A (zh) * 2020-02-28 2020-07-14 深圳第三代半导体研究院 一种氧化镓材料的氮化方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279947A (en) * 1975-11-25 1981-07-21 Motorola, Inc. Deposition of silicon nitride
JPS5333580A (en) * 1976-09-09 1978-03-29 Fujitsu Ltd Production of semiconductor device
JPS5423379A (en) * 1977-07-22 1979-02-21 Fujitsu Ltd Formation of insulating film on semiconductor surface
JPS5587444A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Method of forming insulating film on semiconductor surface
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
US4277320A (en) * 1979-10-01 1981-07-07 Rockwell International Corporation Process for direct thermal nitridation of silicon semiconductor devices
US4353936A (en) * 1980-09-05 1982-10-12 Fujitsu Limited Method of manufacturing semiconductor device
JPS5754332A (en) * 1980-09-19 1982-03-31 Nec Corp Forming method for thermonitride silicon film
US4717602A (en) * 1984-03-12 1988-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing silicon nitride layers
US4510172A (en) * 1984-05-29 1985-04-09 International Business Machines Corporation Technique for thin insulator growth
JPH0820780B2 (ja) * 1986-06-30 1996-03-04 三田工業株式会社 感光体ドラムの温度制御装置
FR2605647B1 (fr) * 1986-10-27 1993-01-29 Nissim Yves Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
JPS6387772A (ja) * 1987-08-05 1988-04-19 Hitachi Ltd Ｍｉｓ形容量
US4855258A (en) * 1987-10-22 1989-08-08 Ncr Corporation Native oxide reduction for sealing nitride deposition
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
US5057887A (en) * 1989-05-14 1991-10-15 Texas Instruments Incorporated High density dynamic ram cell
US5067218A (en) * 1990-05-21 1991-11-26 Motorola, Inc. Vacuum wafer transport and processing system and method using a plurality of wafer transport arms
US5032545A (en) * 1990-10-30 1991-07-16 Micron Technology, Inc. Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby
JP3325274B2 (ja) * 1990-12-05 2002-09-17 沖電気工業株式会社 キャパシタ絶縁膜の形成方法
US5376223A (en) * 1992-01-09 1994-12-27 Varian Associates, Inc. Plasma etch process
JPH05235265A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 半導体装置の製造方法
JPH05283678A (ja) * 1992-03-31 1993-10-29 Matsushita Electron Corp Ｍｉｓ型半導体装置
JPH0637079A (ja) * 1992-07-16 1994-02-10 Toshiba Corp 半導体装置及びその製造装置及びその製造方法
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
JPH0653209A (ja) * 1992-07-30 1994-02-25 Sharp Corp 半導体装置の製造方法
US5445999A (en) * 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
US5434109A (en) * 1993-04-27 1995-07-18 International Business Machines Corporation Oxidation of silicon nitride in semiconductor devices
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials Inc Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
JP2776726B2 (ja) * 1993-09-21 1998-07-16 日本電気株式会社 半導体装置の製造方法
US5538390A (en) * 1993-10-29 1996-07-23 Applied Materials, Inc. Enclosure for load lock interface
US5538340A (en) * 1993-12-14 1996-07-23 Gencor Industries, Inc. Counterflow drum mixer for making asphaltic concrete and methods of operation
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002540628A (ja) * 1999-03-26 2002-11-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 低バッファ酸化膜を有する高誘電率の誘電スタックの製作方法
US7253286B2 (en) 2000-10-20 2007-08-07 Eisai Co., Ltd Nitrogen-containing aromatic derivatives
US7612092B2 (en) 2000-10-20 2009-11-03 Eisai R & D Management Co., Ltd. Nitrogen-containing aromatic derivatives
US7994159B2 (en) 2003-03-10 2011-08-09 Eisai R&D Management Co., Ltd. c-Kit kinase inhibitor
US9504746B2 (en) 2004-09-17 2016-11-29 Eisai R&D Management Co., Ltd. Pharmaceutical compositions of 4-(3-chloro-4-(cyclopropylaminocarbonyl)aminophenoxy)-7-methoxy-6-quinolinecarboxamide
US8969379B2 (en) 2004-09-17 2015-03-03 Eisai R&D Management Co., Ltd. Pharmaceutical compositions of 4-(3-chloro-4-(cyclopropylaminocarbonyl)aminophenoxy)-7=methoxy-6-quinolinecarboxide
US8969344B2 (en) 2005-08-02 2015-03-03 Eisai R&D Management Co., Ltd. Method for assay on the effect of vascularization inhibitor
US9006240B2 (en) 2005-08-02 2015-04-14 Eisai R&D Management Co., Ltd. Method for assay on the effect of vascularization inhibitor
US9006256B2 (en) 2006-05-18 2015-04-14 Eisai R&D Management Co., Ltd. Antitumor agent for thyroid cancer
US8865737B2 (en) 2006-08-28 2014-10-21 Eisai R&D Management Co., Ltd. Antitumor agent for undifferentiated gastric cancer
US8962655B2 (en) 2007-01-29 2015-02-24 Eisai R&D Management Co., Ltd. Composition for treatment of undifferentiated gastric cancer
US8952035B2 (en) 2007-11-09 2015-02-10 Eisai R&D Management Co., Ltd. Combination of anti-angiogenic substance and anti-tumor platinum complex
US9012458B2 (en) 2010-06-25 2015-04-21 Eisai R&D Management Co., Ltd. Antitumor agent using compounds having kinase inhibitory effect in combination
US8962650B2 (en) 2011-04-18 2015-02-24 Eisai R&D Management Co., Ltd. Therapeutic agent for tumor
US11598776B2 (en) 2011-06-03 2023-03-07 Eisai R&D Management Co., Ltd. Biomarkers for predicting and assessing responsiveness of thyroid and kidney cancer subjects to lenvatinib compounds
US9945862B2 (en) 2011-06-03 2018-04-17 Eisai R&D Management Co., Ltd. Biomarkers for predicting and assessing responsiveness of thyroid and kidney cancer subjects to lenvatinib compounds
US9334239B2 (en) 2012-12-21 2016-05-10 Eisai R&D Management Co., Ltd. Amorphous form of quinoline derivative, and method for producing same
US10517861B2 (en) 2013-05-14 2019-12-31 Eisai R&D Management Co., Ltd. Biomarkers for predicting and assessing responsiveness of endometrial cancer subjects to lenvatinib compounds
US10407393B2 (en) 2014-08-28 2019-09-10 Eisai R&D Management Co., Ltd. High-purity quinoline derivative and method for manufacturing same
US10259791B2 (en) 2014-08-28 2019-04-16 Eisai R&D Management Co., Ltd. High-purity quinoline derivative and method for manufacturing same
US10822307B2 (en) 2014-08-28 2020-11-03 Eisai R&D Management Co., Ltd. High-purity quinoline derivative and method for manufacturing same
US11186547B2 (en) 2014-08-28 2021-11-30 Eisai R&D Management Co., Ltd. High-purity quinoline derivative and method for manufacturing same
US11090386B2 (en) 2015-02-25 2021-08-17 Eisai R&D Management Co., Ltd. Method for suppressing bitterness of quinoline derivative
US11547705B2 (en) 2015-03-04 2023-01-10 Merck Sharp & Dohme Llc Combination of a PD-1 antagonist and a VEGF-R/FGFR/RET tyrosine kinase inhibitor for treating cancer
US11369623B2 (en) 2015-06-16 2022-06-28 Prism Pharma Co., Ltd. Anticancer combination of a CBP/catenin inhibitor and an immune checkpoint inhibitor
JP2017174902A (ja) * 2016-03-22 2017-09-28 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム

Also Published As

Publication number Publication date
US6171977B1 (en) 2001-01-09
EP0684637A3 (en) 1996-09-25
US5838056A (en) 1998-11-17
KR950034775A (ko) 1995-12-28
JP3660391B2 (ja) 2005-06-15
EP0684637A2 (en) 1995-11-29
KR100272138B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JPH0845927A (ja) 半導体装置及びその製造方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP2636755B2 (ja) 半導体装置および半導体装置の製造方法
US7135417B2 (en) Method of forming a semiconductor device
JP2871580B2 (ja) 半導体装置の製造方法
US7326988B2 (en) Semiconductor device and method for fabricating the same
JPH05243524A (ja) 半導体装置の製造方法
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
KR0139767B1 (ko) 반도체장치와 그 제조방법
US5877073A (en) Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
JP5672659B2 (ja) 炭化珪素半導体装置の製造方法
JP3161523B2 (ja) 半導体装置の製造方法
JPH01283872A (ja) Ｍｉｓ型半導体装置の製造方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
JPH11297689A (ja) シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法
JPH07297151A (ja) 半導体装置の製造方法
JPH07221034A (ja) 半導体装置の製造方法
JPH0927457A (ja) 薄膜堆積方法
JPH08130259A (ja) 半導体記憶素子
JPH08306642A (ja) 半導体素子のポリシリコン層形成方法
JP4027913B2 (ja) 半導体装置の製造方法
JPS6360550A (ja) 半導体装置およびその製造方法
JP2612098B2 (ja) 絶縁膜の製造方法
JPH1197439A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8