JPH08130259A - 半導体記憶素子 - Google Patents

Abstract

(57)【要約】 【目的】 微細化を図ることが可能な半導体記憶素子を
提供する。 【構成】 ＭＩＯＳ型の半導体記憶素子の絶縁層１３を
下層絶縁層１３ａと上層絶縁層１３ｂとの２層構造で構
成する。上層絶縁層１３ｂには、下層絶縁層１３ａと比
較して構造欠陥及び不純物が多く含まれるようにする。
これによって、電荷の捕獲能力と保持能力とを上層絶縁
層１３ｂと下層絶縁層１３ａとで個別に確保し、上層絶
縁層及び下層絶縁層の膜厚と膜質とを個別に設定して絶
縁層１３の電荷蓄積能力を確保する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＩＯＳ型またはＭＯ
ＩＯＳ型の半導体記憶素子の構造に関する。

【０００２】

【従来の技術】ＭＩＯＳ（Metal Insulator Oxide Semi
conductor)型の半導体記憶素子では、半導体基板（Semi
conductor)上に酸化膜層(Oxide）を介して絶縁層(Insul
ator)が形成され、この絶縁層上にゲート電極(Metal)
が形成されている。また、ＭＯＩＯＳ（Metal Oxide In
sulator Oxide Semiconductor)型の半導体記憶素子で
は、上記ＭＩＯＳ型の半導体記憶素子における絶縁層と
ゲート電極との間に、上層酸化膜層(Oxide) が形成され
ている。上記絶縁層は、例えば窒化シリコン膜で形成さ
れる。

【０００３】上記構成の半導体記憶素子では、ゲート電
極及び上記半導体基板のソース，ドレインに電圧を印加
することによって、上記絶縁層中の構造欠陥や不純物等
に電荷が捕獲される。捕獲された電荷は、蓄積電荷とし
て半永久的に絶縁層に保持される。

【０００４】一方、半導体装置の高集積化及び高機能化
に伴い、素子構造の微細化が進展している。このため、
上記半導体記憶素子では、微細化によって体積が縮小さ
れる上記絶縁層の全体を電荷の捕獲源となる構造欠陥や
不純物等を多く含む窒化シリコン膜で構成することで、
当該絶縁層への電荷捕獲量が維持されるようにしてい
る。

【０００５】

【発明が解決しようとする課題】しかし、上記半導体記
憶素子には、以下のような課題があった。すなわち、上
記絶縁層では、構造欠陥や不純物の含有量が多くなるほ
ど電流がリークし易くなり、電荷の保持能力が劣化す
る。このため、絶縁層の電荷保持能力を確保しようとす
ると、絶縁膜の膜厚をある程度以上に保つかまたは構造
欠陥や不純物の含有量をある程度に抑える必要がある。
これは、上記半導体装置のさらなる微細化を妨げる要因
になっている。

【０００６】また、ＭＯＩＯＳ型の半導体記憶素子に形
成される上層酸化膜層は、上記絶縁層の上層部分を酸化
処理することによって成膜された酸化膜で構成される。
この酸化処理の際、上記絶縁層が構造欠陥や不純物を多
く含むものである場合、当該絶縁層の下地の酸化膜層と
当該酸化膜層下の半導体基板との界面が酸化され易くな
る。当該界面で酸化が進んだ場合には、絶縁層の下地の
酸化膜層の膜厚が厚くなり例えば絶縁層への電荷の注入
電圧が変化する。このため、上記半導体記憶素子の電気
的特性を確保するためには、絶縁層の膜厚をある程度以
上に保つことによって上記界面の酸化を防止する必要が
ある。これは、上記と同様に半導体記憶装置の微細化を
妨げる要因になっている。

【０００７】そこで、本発明は、上記の課題を解決しさ
らに微細化を図ることが可能な半導体記憶素子を提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体記憶素子は、ＭＩＯＳ型またはＭＯＩ
ＯＳ型の半導体記憶素子の絶縁層を下層絶縁層と上層絶
縁層との２層構造で構成したものである。上記上層絶縁
層は、上記下層絶縁層と比較して構造欠陥及び不純物の
うちの少なくとも何方か一方が多いものにする。

【０００９】

【作用】上記半導体記憶素子の絶縁層は、下層絶縁層と
上層絶縁層との２層構造になっている。上記上層絶縁層
中には下層絶縁層よりも電荷を捕獲する構造欠陥や不純
物等が多く含まれていることから、当該上層絶縁層は、
下層絶縁層よりも電荷の捕獲能力が高い。一方、上記下
層絶縁層は、構造欠陥や不純物等の電流をリークさせる
要因が上層絶縁層よりも少ないことから電荷の保持能力
が高い。このため、上記半導体記憶素子では、上層絶縁
層の不純物や構造欠陥の量をより多くすることで電荷の
捕獲量が確保される。また、上記上層絶縁層に捕獲され
た電荷は、電荷の保持能力が高い下層絶縁層によって当
該下層絶縁層の下方の基板にリークすることが防止され
る。そして、上記下層絶縁層の電荷保持能力は、下層絶
縁層中の不純物や構造欠陥の量をより少なくすることで
確保される。さらに、ＭＯＩＯＳ型の半導体記憶素子で
は、構造欠陥と不純物との含有量が少ない下層絶縁層に
よって、絶縁層の下地の酸化が防止される。

【００１０】

【実施例】以下、本発明の第１実施例を図１の断面模式
図に基づいて説明する。第１実施例では、ＭＩＯＳ型の
半導体記憶素子（以下、半導体記憶素子と記す）１の構
成を説明する。半導体記憶素子１の半導体基板１１上に
は、酸化膜層１２を介して絶縁層１３が形成されてい
る。この絶縁層１３は、酸化膜層１２の上面に形成され
る下層絶縁層１３ａとさらにこの上面に形成される上層
絶縁層１３ｂとの２層構造になっている。また、絶縁層
１３の上面には、ゲート電極１４が形成されている。

【００１１】上記半導体基板１１は、例えばシリコンか
らなるものであり、ここでは図示しないソース及びドレ
イン拡散層が形成されている。

【００１２】また、上記酸化膜層１２は、例えば膜厚２
ｎｍの酸化シリコン膜からなる。この酸化シリコン膜
は、半導体基板１１の表面を酸化処理して得た膜であ
り、例えば抵抗加熱型の熱拡散炉を用いて８５０℃，２
０分間の希釈酸化を行うことによって成膜されたもので
ある。ここで、希釈酸化とは、例えば１０ｓｌｍの窒素
ガスで３００ｓｃｃｍの酸素ガスを希釈した成膜ガスを
用いた酸化処理であり、シリコン基板上に極薄い酸化シ
リコン膜を成膜する方法である。

【００１３】また、上記絶縁層１３を構成する下層絶縁
層１３ａは、例えば膜厚６ｎｍの窒化シリコン膜からな
る。この窒化シリコン膜は、構造欠陥や不純物の含有量
が極めて少ないものであり、例えば以下のようにして成
膜されたものである。先ず、基板１１上に酸化膜層１２
となる上記酸化シリコン膜を成膜した後、例えばＲＴＰ
（Rapid Thermal Processor)を用いてこの酸化シリコン
膜を熱窒化する。この熱窒化は、１ｓｌｍの流量のアン
モニアガスを流しながら、１０００℃の熱処理を１分間
行う。次に、上記のようにして窒化させた酸化シリコン
膜の上面に、例えば抵抗加熱型のＬＰ−ＣＶＤ装置を用
いて上記窒化シリコン膜を成膜する。この際、上記ＣＶ
Ｄ装置内にウエハを真空搬送することによって、当該Ｃ
ＶＤ装置内への大気の混入を防止する。成膜条件は、例
えば成膜温度：７６０℃，成膜ガス及び流量：アンモニ
アガス／ジクロロシランガス＝２０００ｓｃｃｍ／５０
ｓｃｃｍ，成膜雰囲気の圧力：７０Ｐａに設定し、３分
間の成膜を行う。

【００１４】上記のように、窒化させた酸化シリコン膜
上に上記の成膜条件での成膜を行うことによって、構造
欠陥と不純物が少なく緻密な膜質の窒化シリコン膜が成
膜される。

【００１５】一方、上記上層絶縁層１３ｂは、上記下層
絶縁層１３ａと比較して、構造欠陥と不純物との含有量
が多い窒化シリコン膜からなるものであり、例えば膜厚
は６０ｎｍである。上記窒化シリコン膜は、例えば、抵
抗加熱型のＬＰ−ＣＶＤ装置を用いて成膜されたもので
ある。成膜条件は、成膜温度：６４０℃，成膜ガス及び
流量：アンモニアガス／ジクロロシランガス＝５００ｓ
ｃｃｍ／５０ｓｃｃｍ，成膜雰囲気の圧力：７０Ｐａに
設定し、６０分間の成膜を行う。ここでは、上記下層絶
縁層１３ａとなる窒化シリコン膜の成膜時のようにＣＶ
Ｄ装置内への大気の混入を抑える必要はない。

【００１６】上記窒化シリコン膜は、下層絶縁層１３ａ
を構成する窒化シリコン膜の成膜と比較して低温でかつ
ジクロロシランの含有率が高い成膜ガスを用いて成膜さ
れる。このため、成膜の際には窒化シリコン膜中に成膜
ガス中から多くの水素ガスが取り込まれ、この水素ガス
は窒化シリコン膜の冷却に伴って当該窒化シリコン膜か
ら放出される。これによって、窒化シリコン膜中には未
結合の結合手が構造欠陥として残される。さらに、上記
水素ガスの一部は、上記窒化シリコン膜中に不純物とし
て残留する。そして、構造欠陥と不純物とを多く含む窒
化シリコン膜が成膜される。

【００１７】さらに、上記ゲート電極は、例えば不純物
がドーピングされたポリシリコンからなるものである。

【００１８】上記ＭＩＯＳ構造の半導体記憶素子１の下
層絶縁層１３ａは、構造欠陥及び不純物の含有量が少な
い窒化シリコン膜からなるため、電荷の保持能力が高
い。また、上層絶縁層１３ｂは、電荷の捕獲源となる構
造欠陥及び不純物の含有量が多い窒化シリコン膜からな
るため、電荷の蓄積捕獲が高い。このため、上記半導体
記憶素子では、上層絶縁層１３ｂに電荷が捕獲され、捕
獲された電荷は下層絶縁層１３ａによって基板１１への
リークが防止され絶縁層１３に蓄積される。このため、
上記半導体記憶素子１では、上層絶縁層１３ｂの膜厚と
膜質とによって電荷の捕獲能力を設定し、下層絶縁層１
３ａの膜厚と膜質とによって電荷の保持能力を設定する
ことが可能になる。そして、電荷の保持能力は小さいが
電荷の捕獲能力が充分に大きい薄膜で上層絶縁層１３ｂ
を構成し、電荷の捕獲能力は小さいが電荷の保持能力が
充分に大きい薄膜で下層絶縁層１３ａを構成することが
可能になる。

【００１９】次に、第２実施例の半導体記憶素子を図２
の構成図に基づいて説明する。第２実施例では、ＭＯＩ
ＯＳ型の半導体記憶素子（以下、半導体記憶素子と記
す）２の構成を説明する。半導体記憶素子２の半導体基
板２１上には、上記第１実施例と同様の酸化膜層２２が
配置されている。この酸化膜層２２上には、下層絶縁層
２３ａとこの上面の上層絶縁層２３ｂとの２層構造から
なる絶縁層２３が配置されている。この絶縁層２３上に
は、上層酸化膜層２４を介して上記第１実施例と同様の
ゲート電極２５が形成されている。

【００２０】上記絶縁層２３の下層絶縁層２３ａは、例
えば上記第１実施例の下層絶縁層と同様のものである。
一方、上記上層絶縁層２３ｂは、例えば上記第１の上層
絶縁層と同様に構造欠陥と不純物とを多く含む窒化シリ
コン膜からなるものであり、膜厚は６ｎｍである。この
窒化シリコン膜は、上記第１実施例の上層絶縁層を構成
する窒化シリコンの成膜と同様の成膜条件で６分間の成
膜を行うことで形成された窒化シリコン膜からなる。

【００２１】上記上層酸化膜層２４は、例えば膜厚４ｎ
ｍの酸化シリコンからなる。この酸化シリコン膜は、例
えば、抵抗加熱型の熱拡散炉を用いたパイロジェニック
酸化によって上層絶縁層２３ｂとなる窒化シリコンの表
面を酸化させて成膜する。ここで、パイロジェニック酸
化とは、例えば５ｓｌｍの水素ガスと５ｓｌｍの酸素ガ
スとを用いて生成した水蒸気中で酸化を進める方法であ
り、酸化しにくい窒化シリコンを酸化させる方法として
用いられている。尚、ここでは、９５０℃，２時間のパ
イロジェニック酸化によって、上記の上層酸化膜層２４
を構成する酸化シリコン膜が成膜される。

【００２２】上記第２実施例の半導体記憶素子２では、
上記第１実施例と同様の２層構造の絶縁層２３を有して
いることから、上記第１実施例と同様に電荷の捕獲能力
と保持能力とが得られる。さらに、上層酸化膜層２４と
なる酸化シリコンを成膜する際には、構造欠陥と不純物
との含有量が少ない下層絶縁層２３ａによって、酸化膜
層１２と基板１１との界面に酸化の影響が及ぶことが防
止される。

【００２３】次に、第３実施例の半導体記憶素子を、上
記第２実施例と同様の図２に基づいて説明する。第３実
施例の半導体記憶素子２は、上記第２実施例の半導体記
憶素子において、不純物の含有量のみが多い上層絶縁層
２３ｂを有するものである。

【００２４】上記上層絶縁層２３ｂは、例えば膜厚は６
ｎｍであり、上記第１及び第２実施例と同様の抵抗加熱
型のＬＰ−ＣＶＤ装置を用いて成膜された窒化シリコン
膜からなるものである。成膜条件は、成膜温度：７６０
℃，成膜ガス及び流量：アンモニアガス／ジクロロシラ
ンガス／酸素ガス＝２０００ｓｃｃｍ／５０ｓｃｃｍ／
０．５ｓｃｃｍ，成膜雰囲気の圧力：７０Ｐａに設定し
て３分間の成膜を行う。上記窒化シリコン膜の成膜で
は、窒化シリコン膜中に不純物として酸素が取り込まれ
る。これによって、酸素を不純物として含有する上層絶
縁層２３ｂが得られる。

【００２５】上記第３実施例の半導体記憶素子２は、上
層絶縁層２３ｂ中の酸素に電荷が捕獲される。そして、
上記第２実施例と同様に、電荷の捕獲能力と保持能力と
が得られる。さらに、構造欠陥と不純物との含有量が少
ない下層絶縁層２３ａによって、酸化膜層１２と基板１
１との界面に酸化の影響が及ぶことが防止される。

【００２６】尚、上記第３実施例で示した膜質の上層絶
縁層２３ｂは、上記第１実施例で示したＭＩＯＳ型の半
導体記憶素子の上層絶縁層１３ｂにも適用可能である。
また、上記各実施例で上層絶縁層１３ｂ，２３ｂに導入
する不純物としては、水素，酸素の他に塩素，炭素及び
その他の元素を不純物として用いることができる。さら
に、これらの不純物は、上層絶縁層１３ｂ，２３ｂを構
成する膜を成膜した後に、例えばイオン注入やその他の
不純物拡散方法によって当該膜に導入するようにしても
良い。この場合、成膜装置内にウエハを真空搬送するこ
とによって、不純物の少ない膜を成膜し、その後高純度
のガスを用いて目的量の不純物を導入しても良い。これ
によって、不純物の含有量を高精度で制御できる。

【００２７】そして、上記各実施例で上層絶縁層１３
ｂ，２３ｂに導入する構造欠陥としては、未結合の結合
手の他にもＳｉ−Ｓｉ結合、歪んだＳｉ−Ｎ結合等でも
良い。さらに、上記各実施例で示した半導体記憶素子の
他にも、下層絶縁層１３ａ，２３ａと比較して上層絶縁
層１３ｂ，２３ｂの構造欠陥のみが多いものでも上記各
実施例と同様の効果が得られる。加えて、下層絶縁膜１
３ａ，２３ａと比較して不純物は少ないが構造欠陥が充
分に多いものやその逆の上層絶縁膜１３ｂ，２３ｂを有
する半導体記憶素子でも同様の効果が得られる。

【００２８】

【発明の効果】以上説明したように、本発明の半導体記
憶素子によれば、ＭＩＯＳ型またはＭＯＩＯＳ型の半導
体記憶素子の絶縁層を構造欠陥や不純物の少ない下層絶
縁層とこれらの多い上層絶縁層との２層構造で構成する
ことによって、電荷の捕獲能力と保持能力とを個別に確
保することが可能になる。これによって、上層絶縁層の
膜質と膜厚及び下層絶縁層の膜厚と膜質とを個別に設定
して、絶縁層の電荷蓄積能力を確保できるため、上層及
び下層絶縁層を薄膜化することが可能になる。したがっ
て、本発明の半導体素子によれば、半導体記憶素子の素
子構造をさらに微細化させることが可能になる。

【図面の簡単な説明】

【図１】第１実施例の半導体記憶素子の断面模式図であ
る。

【図２】第２及び３実施例の半導体記憶素子の断面模式
図である。

【符号の説明】

１ ＭＩＯＳ型の半導体記憶素子 ２ ＭＯＩＯＳ型の半導体記憶素子 １３，２３ 絶縁層 １３ａ，２３ａ 下層絶縁層 １３ｂ，２３ｂ 上層絶縁層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電荷を蓄積するための絶縁層を有するＭ
   ＩＯＳ型またはＭＯＩＯＳ型の半導体記憶素子におい
   て、 前記絶縁層は、下層絶縁層と当該下層絶縁層の上面の上
   層絶縁層との２層構造からなり、 前記上層絶縁層は、前記下層絶縁層と比較して構造欠陥
   及び不純物のうちの少なくともどちらか一方が多く含ま
   れるものでああることを特徴とする半導体記憶素子。