JP3548563B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3548563B2
JP3548563B2 JP2002311122A JP2002311122A JP3548563B2 JP 3548563 B2 JP3548563 B2 JP 3548563B2 JP 2002311122 A JP2002311122 A JP 2002311122A JP 2002311122 A JP2002311122 A JP 2002311122A JP 3548563 B2 JP3548563 B2 JP 3548563B2
Authority
JP
Japan
Prior art keywords
film
oxide film
tunnel oxide
minutes
oxygen annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002311122A
Other languages
English (en)
Other versions
JP2004146665A (ja
Inventor
敏雄 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002311122A priority Critical patent/JP3548563B2/ja
Priority to US10/606,792 priority patent/US6830974B2/en
Publication of JP2004146665A publication Critical patent/JP2004146665A/ja
Application granted granted Critical
Publication of JP3548563B2 publication Critical patent/JP3548563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリーなどに利用されるトンネル酸化膜を形成する工程を含む半導体装置の製造方法あり、詳しくは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜されたシリコン酸化膜（ＨＴＯ膜：Ｈｉｇｈ−Ｔｅｍｐｅｒａｔｕｒｅ−Ｏｘｉｄｅ）を酸素アニール処理してトンネル酸化膜を形成する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、トンネル酸化膜は、ＣＶＤにより成膜されたＨＴＯ膜（ＳｉＯ２膜）を酸素アニール処理することにより膜改質（緻密化）して形成している。その酸素アニール処理は、通常、希釈酸素アニール（９００℃、１％Ｏ２（９９％）、１５分）で行っている。また、この酸素アニール処理条件は、アニール処理前後のＨＴＯ膜厚増加が１０Å（１ｎｍ）以下に収まる様に設定している。これは、この膜厚増加が１０Å（１ｎｍ）以上になるとデバイス特性劣化原因につながる可能性があるためである。この様にして得られたＳｉＯ２膜をフラッシュメモリーなどのトンネル酸化膜として適応してきた。
【０００３】
しかし、以上に述べたトンネル酸化膜は、シリコン基板やポリシリコン膜（多結晶シリコン膜）表面に酸素アニール処理を施して得られた通常の熱酸化膜に比べて電気的にリークの多い膜であり、デバイス特性に影響を与える可能性がある。ここで、図７に、ＨＴＯ膜に希釈酸素アニール処理（９００℃、Ｄｒｙ １％Ｏ２（９９％） １５分）を施した膜をトンネル膜とした場合と、熱酸化膜をそれとした場合の耐圧を比較したデータである。これより熱酸化膜に比べてＨＴＯ膜＋希釈酸素アニール処理は、電流が流れ易い膜になっていることがわかる。これは酸素アニール処理によるＨＴＯ膜の改質が充分に行われておらず、シリコンの不対電子がＨＴＯ膜中に残存し、リークの多い膜になっていることが考えられる。例えば、この様なリークの多い膜を、フラッシュメモリーなどに対して適用することは、電荷保持特性が劣化し、歩留り、信頼性低下の要因になり問題点があった。
【０００４】
また、上述のように、ポリシリコン膜上にＣＶＤにより成膜されたＨＴＯ膜（ＳｉＯ２膜）を成膜し、酸素アニール処理を施して得られるトンネル酸化膜の絶縁破壊破壊耐性（耐圧）を向上させることが求められているが、ＨＴＯ膜を十分に改質するため、酸化処理能力の高い酸素アニール処理を施すと、ポリシリコン膜上にトンネル酸化膜を形成する場合、酸化スピードが速く、下層のポリシリコン膜までも酸化させてしまうといった問題もでてくる。
【０００５】
ところで、熱酸化膜の場合には、絶縁破壊破壊耐性を向上させること（リークの少なくさせる）を目的として、シリコン基板やポリシリコン膜（多結晶シリコン膜）表面に酸素アニール処理を施す際、高温処理、低温処理との２つ段階の酸素アニール処理を行なうことが提案されている（例えば、特開平８−２５５９０５号）。この提案では、２段階の酸素アニール処理を施すことで、絶縁破壊耐性を向上させている。
【０００６】
この提案のように、ＨＴＯ膜に酸素アニール処理を施したトンネル酸化膜でも、ＨＴＯ膜を十分に改質し、少しでも熱酸化膜の特性に近づけることが求められている。
【０００７】
【特許文献１】
特開平８−２５５９０５号
【０００８】
【発明が解決しようとする課題】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、下層のポリシリコン膜を酸化させることなく、酸素アニールによりＨＴＯ膜を十分に改質させ、電気的にリークが少ないトンネル酸化膜を形成する半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
第１の本発明は、ポリシリコン層上にトンネル酸化膜を形成するトンネル酸化膜形成工程を含む半導体装置の製造方法であって、
前記トンネル酸化膜形成工程が、前記ポリシリコン層上に、シリコン窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施してトンネル酸化膜を形成する、ことを特徴する。
【００１０】
第１の本発明において、前記酸素アニール処理がウェット方式で施される場合、その処理時間は、５分〜１０分であることが好適であり、その処理温度は、８５０℃〜９００℃であることが好適である。
【００１１】
第２の本発明は、ポリシリコン層上にトンネル酸化膜を形成するトンネル酸化層形成工程を含む半導体装置の製造方法であって、
前記トンネル酸化膜形成工程が、前記ポリシリコン層上に、シリコン酸窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施してトンネル酸化膜を形成する、ことを特徴する。
【００１２】
第２の本発明において、前記酸素アニール処理がドライ方式で施される場合、その処理時間は、３０分〜６０分であることが好適であり、その処理温度は、８５０℃〜９００℃であることが好適である。また、前記酸素アニール処理がウェット方式で施される場合、その処理時間は、５分〜６０分であることが好適であり、その処理温度は、８５０℃〜９００℃であることが好適である。
【００１３】
第２の本発明において、シリコン酸窒化膜とＨＴＯ膜とを連続的に成膜することも好適に行なわれる。
【００１４】
上記第１及び第２の本発明は、シリコン基板上に、第１のフローティングゲートと、第１のフローティングゲート上に設けられるトンネル酸化膜と、少なくとも前記第１のフローティングゲートのエッジ部に重畳させて設けられる第２のフローティングゲートと、を含んで構成される半導体装置の製造方法における、トンネル酸化膜を形成する際に、好適に適用することができる。
【００１５】
【実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１６】
（第１の実施の形態）
第１の実施の形態は、ポリシリコン膜上に、窒化膜を介してトンネル酸化膜を形成する形態である。この実施形態では、まず、ポリシリコン膜上に、例えば、１５〜２０Å（１．５〜２．０ｎｍ）程度の窒化膜を成膜する。この窒化膜は、例えば、ＬＰ−ＣＶＤ（Ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装置を用い、ＮＨ３ガス雰囲気下、温度を８００〜８５０℃、圧力３．０〜４．０ｔｏｒｒ、流量２〜３ｓｃｃｍ、時間は２０〜３０分の処理を行い成膜する。
【００１７】
そして、窒化膜上に、ＣＶＤ法によりＨＴＯ膜を成膜した後、酸素アニール処理を施してトンネル酸化膜を形成する。ＨＴＯ膜は、例えば、ＬＰ−ＣＶＤ（Ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装置を用い、ＳｉＨ４ガス及びＮ２Ｏガス雰囲気下、温度を７８０℃、圧力０．３６ｔｏｒｒ、流量７５：１５０ｓｃｃｍ（ＳｉＨ４：Ｎ２Ｏ）、時間は２０〜３０分の処理を行い成膜する。
【００１８】
この酸素アニール処理は、例えば、ウェット（ｗｅｔ）方式で、処理温度８５０℃〜９００℃（好ましくは８５０℃〜８８０℃）、水分濃度８０％〜１００％％（好ましくは、９０％〜１００％）、処理時間５分〜１０分（好ましくは５分〜８分）という、酸化能力の高い処理が施される。
【００１９】
本実施形態では、窒化膜を介して、ポリシリコン膜上にＨＴＯ膜を成膜するので、ポリシリコン膜を酸化させることなく、酸化能力の高い酸素アニール処理を施すことができる。このように酸化能力の高いアニールを行うことにより、現行よりＨＴＯ膜中のシリコンの不対電子が減少し、結果的にＨＴＯ膜の改質効果が期待できる電気的なリークの少ない膜となる。これにより電荷保持特性が向上し、デバイスの信頼性が向上する効果が得られる。
【００２０】
ここで、図１に、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニール（９００℃、Ｄｒｙ １％Ｏ２（９９％Ｎ２） １５分）してトンネル酸化膜を形成したもの（従来方法）と、窒化膜（１５〜１８Å（１．５〜１．８ｎｍ））介して、ポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニール（８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０）、５分）してトンネル酸化膜を形成したものとの耐圧データを示す。この耐圧データは、測定面積２０ｍｍ２、測定数５６ポイントで測定を行ない、判定電流１×１０−６Ａ／ｃｍの所で得られた耐圧値をグラフに示した。
【００２１】
この図１の結果より、従来に比べて、本実施形態で形成したトンネル酸化膜は耐圧（ＭＶ／ｃｍ）が高く、絶縁性が良くなっていることがわかる（同一電流：１×１０−６Ａ／ｃｍにて比較）。つまり、本実施形態では、従来に比べて電気的にリークが少なく、ＨＴＯ膜が改質されていることがわかる。
【００２２】
（第２の実施の形態）
第２の実施の形態は、上記第１の実施形態に対して、窒化膜の代わりに、酸窒化膜を介して、ポリシリコン膜上にトンネル酸化膜を形成する形態である。この実施形態では、ポリシリコン膜上に、例えば、８〜１０Å（０．８〜１．０ｎｍ）程度の酸窒化膜を成膜する。この酸窒化膜は、例えば、縦型拡散炉を用い、Ｎ２Ｏガス雰囲気下、温度９００℃、圧力７６〜８０ｔｏｒｒ、流量１．０〜１．２ｓｌｍ、時間３０〜４０分で処理を行い成膜する。そして、窒化膜上に、ＨＴＯ膜を成膜した後、酸素アニール処理を施してトンネル酸化膜を形成する。
【００２３】
この酸素アニール処理は、例えば、ウェット（ｗｅｔ）方式の場合、処理温度８５０℃〜９００℃（好ましくは８５０℃〜８８０℃）、水分濃度８０％〜１００％（好ましくは、９０％〜１００％）、処理時間５分〜６０分（好ましくは５分〜８分）、ドライ（ｄｒｙ）方式の場合、処理温度８５０℃〜９００（好ましくは８５０℃〜８８０℃）、酸素濃度８０％〜１００％（好ましくは、９０％〜１００％）、処理時間３０分〜６０分（好ましくは、３０分〜４０分）という、酸化能力の高い処理が施される。
【００２４】
本実施形態では、酸窒化膜を介して、ポリシリコン膜上にＨＴＯ膜を成膜するので、ポリシリコン膜を酸化させることなく、酸化能力の高い酸素アニール処理を施すことができる。このように酸化能力の高いアニールを行うことにより、現行よりＨＴＯ膜中のシリコンの不対電子が減少し、結果的にＨＴＯ膜の改質効果が期待できる電気的なリークの少ない膜となる。これにより電荷保持特性が向上し、デバイスの信頼性が向上する効果が得られる。
【００２５】
ここで、図２に、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニール（９００℃、Ｄｒｙ １％Ｏ２（９９％Ｎ２） １５分）してトンネル酸化膜を形成したもの（従来方法）と、酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））介して、ポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニール（条件▲１▼８５０℃、Ｄｒｙ １００％Ｏ２ ３０分、条件▲２▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） ５分）してトンネル酸化膜を形成したものとの耐圧データを示す。
【００２６】
図２の結果から、第１の実施の形態と同様に、従来に比べて、本実施形態で形成したトンネル酸化膜は耐圧（ＭＶ／ｃｍ）が高く、絶縁性が良くなっていることがわかる（同一電流：１×１０−６Ａ／ｃｍにて比較）。つまり、本実施形態では、従来に比べて電気的にリークが少なく、ＨＴＯ膜が改質されていることがわかる。
【００２７】
さらに、第１の実施の形態では、ドライ方式の酸素アニール処理では、従来に比べ耐圧（ＭＶ／ｃｍ）が高くならなかったが、本実施形態では、ウェット方式のみならず、ドライ方式の酸素アニール処理でも、従来より電気的に優位差が見られることもわかる。
【００２８】
なお、本実施形態では、酸窒化膜とＨＴＯ膜を連続的に成膜することもできる（以下、ｉｎｓｉｔｕ酸窒化処理という）。ＨＴＯ膜は、ＳｉＨ４及びＮ２Ｏガスを気相成長（ＣＶＤ）により形成しているので、その成膜ステップ前に、Ｎ２Ｏガスを用いて酸窒化膜を形成することもできる。
【００２９】
例えば、ｉｎｓｉｔｕ酸窒化処理シーケンスでは、まず、ボート内に１００枚のウエハーをチャージし、７００℃の温度下でボートを装置内挿入する（ボートＬｏａｄ）。そして、装置内をリークチェック、温度安定化を図る。そして、Ｎ２Ｏガスを導入し、ＮＨ３ガス雰囲気下、温度を９００℃、圧力３．０〜４．０ｔｏｒｒ、流量１．０〜１．２ｓｃｃｍ、時間２０〜３０分の条件で、酸窒化膜を成膜する。次に、ＳｉＨ２Ｃｌ２ガス及びＮ２Ｏガスを導入し、ＳｉＨ２Ｃｌ２ガス及びＮ２Ｏガス雰囲気下、温度７８０℃、圧力０．３６ｔｏｒｒ、流量７５：１５０ｓｓｃｍ（ＳｉＨ２Ｃｌ２：Ｎ２Ｏ）、時間２０〜３０分の条件で、ＨＴＯ膜を成膜する。その後、装置内をパージ、常圧復帰させ、７００℃の温度下でボートを装置内から取出す（ボートＵｌｏａｄ）。そして、ボート内から１００枚のウエハーをディスチャージする。
【００３０】
このようにして、酸窒化膜とＨＴＯ膜を連続的に成膜される。酸窒化膜とＨＴＯ膜を連続的に成膜することで、工程削減及びスル−プット向上させることができる。
【００３１】
ここで、図３に、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニール（９００℃、Ｄｒｙ １％Ｏ２（９９％Ｎ２） １５分）してトンネル酸化膜を形成したもの（従来方法）と、上記ｉｎｓｉｔｕ酸窒化処理シーケンスにより酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））及びＨＴＯ膜を連続的に成膜し、この酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））を介してポリシリコン膜上に成膜されたをＨＴＯ膜に酸素アニール（条件▲１▼８５０℃、Ｄｒｙ １００％Ｏ２３０分、条件▲２▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） ５分）してトンネル酸化膜を形成したものとの耐圧データを示す。
【００３２】
図３の結果からも、上記図２の結果と同様に、従来に比べて、上記ｉｎｓｉｔｕ酸窒化処理シーケンスにより酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））及びＨＴＯ膜を連続的に成膜した場合でも、酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））を介してポリシリコン膜上に成膜されたをＨＴＯ膜は、耐圧（ＭＶ／ｃｍ）が高く、絶縁性が良くなっていることがわかる（同一電流：１×１０−６Ａ／ｃｍにて比較）。
【００３３】
なお、本実施形態では、酸化能力の高い酸化アニール処理として、アニール処理の長時間化を図ることができる。ここで、図４には、酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））介して、ポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニール（条件▲１▼８５０℃、Ｄｒｙ １００％Ｏ２ ３０分、条件▲２▼８５０℃、Ｄｒｙ １００％Ｏ２ ６０分、条件▲３▼８５０℃、Ｄｒｙ １００％Ｏ２ ９０分、条件▲４▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） ５分 条件▲５▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） １５分、条件▲６▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） ３０分、）してトンネル酸化膜を形成したものとの膜厚を示す。
【００３４】
図４の結果から、酸素アニール処理時間が、ドライ方式の場合６０分を超えると、ウェット方式の場合１５分を超えると、酸素アニール処理後のＨＴＯ膜の膜厚増加量が１０Å（１ｎｍ）を超えることがわかる（この場合、酸素アニール処理後のＨＴＯ膜の膜厚は１６０Å（１６ｎｍ）以下）。この酸素アニール処理後の膜厚増加量が１０Å（１ｎｍ）を超えると、デバイス特性の劣化原因につながる可能性がでてくるため、酸素アニール処理時間は、長時間化してもその上限はドライ方式の場合６０分以下、ウェット方式の場合１５分以下が好適であることがわかる。
【００３５】
また、ここで、図５に、上記ｉｎｓｉｔｕ酸窒化処理シーケンスにより酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））及びＨＴＯ膜を連続的に成膜し、この酸窒化膜（８〜１０Å（０．８〜１．０ｎｍ））を介してポリシリコン膜上に成膜されたをＨＴＯ膜に酸素アニール（条件▲１▼８５０℃、Ｄｒｙ １００％Ｏ２ ３０分、条件▲２▼８５０℃、Ｄｒｙ １００％Ｏ２ ６０分、条件▲３▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） ５分、条件▲４▼８５０℃、Ｗｅｔ Ｏ２（Ｈ２：Ｏ２：Ｎ２＝１：１：０） １５分）してトンネル酸化膜を形成したものとの耐圧データを示す。
【００３６】
図５の結果から、上述のように、酸素アニール処理後の膜厚増加量が１０Å（１ｎｍ）以下となるように処理時間を長時間化すれば、デバイス特性が劣化することなく、従来に比べより効果的に、耐圧（ＭＶ／ｃｍ）が高く、絶縁性が良くなっていることがわかる（同一電流：１×１０−６Ａ／ｃｍにて比較）。
【００３７】
（第３の実施の形態）
第３の実施の形態は、例えば、ＳＳＴ型のフラッシュメモリーなどの半導体装置（半導体記憶装置）に、上記１〜２の実施の形態を適用させた形態である。
【００３８】
本実施形態において適用される半導体装置１０をその製造方法に従って説明する。図６に示すように、半導体装置１０は、シリコン基板１２上にゲート絶縁膜１４を形成し、このゲート絶縁膜１４を介してポリシリコン膜からなる第１フローティングゲート１６を形成する。第１フローティングゲート１６上にトンネル酸化膜１８（ＨＴＯ膜）を形成し、シリコン基板１２上にトンネル酸化膜１８を介してポリシリコン膜からなる第２フローティングゲート２０を、第１フローティングゲート１６のエッジ部１６ａと重畳させて形成する。そして、第１フローティングゲート１６及び第２フローティングゲート２０上にゲート間絶縁膜２２を形成し、ゲート間絶縁膜２２を介してコントロールゲート２４を形成する。
【００３９】
このような構成の半導体装置では、第１フローティングゲート１６のエッジ部１６ａに電界集中させ、トンネル酸化膜１８を介して、第２フローティングゲート２０にキャリアをトンネルさせる。このため、第１フローティングゲート１６のエッジ部１６ａは、その先端が尖っていることが、トンネル動作に必要な電圧を低減させることができることから有利である。しかし、第１フローティングゲート１６上にＨＴＯ膜を成膜し、これを酸素アニール処理を施してトンネル酸化膜１８を形成する際、酸化能力の高い酸素アニール処理を施してしまうと、ポリシリコン膜からなる第１フローティングゲート１６まで酸化され、上記エッジ部１６ａが丸みを帯びてしまい、トンネル動作に必要な電圧を低減させることができなくなる。
【００４０】
そこで、本実施形態では、上記第１及び第２の実施形態を適用、即ち、ポリシリコン膜からなる第１フローティングゲート１６上に、窒化膜２６又は酸窒化膜２８を介してＨＴＯ膜を成膜し、酸素アニール処理を施すことで、第１フローティングゲート１６のエッジ部１６ａが丸みを帯びることなく、電気的にリークが少ないトンネル酸化膜１８を形成することができる。
【００４１】
なお、上記何れの実施の形態に係る本発明の半導体装置の製造方法においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【００４２】
【発明の効果】
以上、本発明によれば、ポリシリコン膜上に、窒化膜を介してＨＴＯ膜を成膜し、酸素アニール処理を施すことで、下層のポリシリコン膜を酸化させることなく、電気的にリークが少ないトンネル酸化膜を形成することができる。
また、本発明によれば、ポリシリコン膜上に、酸窒化膜を介してＨＴＯ膜を成膜し、酸素アニール処理を施すことで、ドライ方式及びウェット方式問わず、しかもより効果的に、下層のポリシリコン膜を酸化させることなく、酸素アニールによりＨＴＯ膜を十分に改質させ、電気的にリークが少ないトンネル酸化膜を形成することができる。
【図面の簡単な説明】
【図１】第１の実施の形態において、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニールしてトンネル酸化膜を形成したものと、窒化膜介してポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニールしてトンネル酸化膜を形成したものとの耐圧データを示す図である。
【図２】第２の実施の形態において、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニールしてトンネル酸化膜を形成したものと、酸窒化膜介してポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニールしてトンネル酸化膜を形成したものとの耐圧データを示す図である。
【図３】第２の実施の形態において、ポリシリコン膜上に成膜されたＨＴＯ膜を希釈酸素アニールしてトンネル酸化膜を形成したものと、ポリシリコン膜上に連続的成膜した窒化膜及びＨＴＯ膜を酸素アニールしてトンネル酸化膜を形成したものとの耐圧データを示す図である。
【図４】第２の実施の形態において、酸窒化膜介してポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニールする際、処理時間を長時間化したときのトンネル酸化膜の膜厚変化を示す図である。
【図５】第２の実施の形態において、酸窒化膜介してポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニールする際、処理時間を長時間化したときの耐圧変化を示す図である。
【図６】第３の実施の形態に係る半導体装置の製造方法に提供される半導体装置を示す概略断面図である。
【図７】通常の熱酸化膜と、ポリシリコン膜上に成膜されたＨＴＯ膜を酸素アニールしてトンネル酸化膜を形成したものとの耐圧データを示す図である。
【符号の説明】
１０ 半導体装置
１２ シリコン基板
１４ ゲート絶縁膜
１６ 第１フローティングゲート
１８ トンネル酸化膜（ＨＴＯ膜）
２０ 第２フローティングゲート
２２ ゲート間絶縁膜
２４ コントロールゲート
２６ 窒化膜
２８ 酸窒化膜

Claims (18)

  1. ポリシリコン層上にトンネル酸化膜を形成するトンネル酸化膜形成工程を含む半導体装置の製造方法であって、
    前記トンネル酸化膜形成工程が、前記ポリシリコン層上に、シリコン窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施してトンネル酸化膜を形成する、
    ことを特徴する半導体装置の製造方法。
  2. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理時間が、５分〜１０分であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. ポリシリコン層上にトンネル酸化膜を形成するトンネル酸化層形成工程を含む半導体装置の製造方法であって、
    前記トンネル酸化膜形成工程が、前記ポリシリコン層上に、シリコン酸窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施してトンネル酸化膜を形成する、
    ことを特徴する半導体装置の製造方法。
  5. 前記トンネル酸化膜形成工程において、前記シリコン酸窒化膜とＨＴＯ膜とを連続的に成膜することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がドライ方式で施され、その処理時間が、３０分〜６０分であることを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がドライ方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項４に記載の半導体装置の製造方法。
  8. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理時間が、５分〜６０分であることを特徴とする請求項４に記載の半導体装置の製造方法。
  9. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項４に記載の半導体装置の製造方法。
  10. シリコン基板上に、第１のフローティングゲートと、第１のフローティングゲート上に設けられるトンネル酸化膜と、少なくとも前記第１のフローティングゲートのエッジ部に重畳させて設けられる第２のフローティングゲートと、を含んで構成される半導体装置の製造方法であって、
    前記トンネル酸化膜を、第１のフローティングゲート上に、シリコン窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施して形成する、
    ことを特徴する半導体装置の製造方法の製造方法。
  11. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理時間が、５分〜１０分であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記トンネル酸化膜形成工程において、前記酸素アニール処理がウェット方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. シリコン基板上に、第１のフローティングゲートと、第１のフローティングゲート上に設けられるトンネル酸化膜と、少なくとも前記第１のフローティングゲートのエッジ部に重畳させて設けられる第２のフローティングゲートと、を含んで構成される半導体装置の製造方法であって、
    前記トンネル酸化膜を、第１のフローティングゲート上に、シリコン酸窒化膜を介してＣＶＤ法によりシリコン酸化膜成膜後、酸素アニール処理を施して形成する、
    ことを特徴する半導体装置の製造方法。
  14. 前記トンネル酸化膜形成工程において、前記シリコン酸窒化膜とＨＴＯ膜とを連続的に成膜することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記酸素アニール処理がドライ方式で施され、その処理時間が、３０分〜６０分であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  16. 前記酸素アニール処理がドライ方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  17. 前記酸素アニール処理がウェット方式で施され、その処理時間が、５分〜６０分であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  18. 前記酸素アニール処理がウェット方式で施され、その処理温度が、８５０℃〜９００℃であることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2002311122A 2002-10-25 2002-10-25 半導体装置の製造方法 Expired - Fee Related JP3548563B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002311122A JP3548563B2 (ja) 2002-10-25 2002-10-25 半導体装置の製造方法
US10/606,792 US6830974B2 (en) 2002-10-25 2003-06-27 Method of fabricating a semiconductor device including a tunnel oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002311122A JP3548563B2 (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004146665A JP2004146665A (ja) 2004-05-20
JP3548563B2 true JP3548563B2 (ja) 2004-07-28

Family

ID=32105305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002311122A Expired - Fee Related JP3548563B2 (ja) 2002-10-25 2002-10-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6830974B2 (ja)
JP (1) JP3548563B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602322B1 (ko) * 2004-04-20 2006-07-14 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 제조방법 및 이를 통해 제조된플래시 메모리 소자
KR20080099463A (ko) * 2007-05-09 2008-11-13 주식회사 하이닉스반도체 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법
JP2015130460A (ja) * 2014-01-09 2015-07-16 セイコーインスツル株式会社 不揮発性半導体記憶素子
US9847340B2 (en) 2014-03-27 2017-12-19 Intel Corporation Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices
CN111403396B (zh) * 2020-01-14 2021-11-23 长江存储科技有限责任公司 包括具有经调节的氮重量百分比的隧穿层的沟道结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108939A (en) * 1990-10-16 1992-04-28 National Semiconductor Corp. Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
JP2636783B2 (ja) 1995-03-17 1997-07-30 日本電気株式会社 半導体装置の製造方法
JPH0936257A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体記憶装置およびその製造方法
US5658814A (en) * 1996-07-09 1997-08-19 Micron Technology, Inc. Method of forming a line of high density floating gate transistors
US6495420B2 (en) * 2001-02-12 2002-12-17 Vanguard International Semiconductor Corporation Method of making a single transistor non-volatile memory device

Also Published As

Publication number Publication date
US20040082129A1 (en) 2004-04-29
JP2004146665A (ja) 2004-05-20
US6830974B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
KR100803861B1 (ko) 비휘발성 반도체 메모리 디바이스 및 그 제조 방법
JP4001960B2 (ja) 窒化酸化物誘電体層を有する半導体素子の製造方法
US5861347A (en) Method for forming a high voltage gate dielectric for use in integrated circuit
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP4921837B2 (ja) 半導体装置の製造方法
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
US20030017670A1 (en) Method of manufacturing a semiconductor memory device with a gate dielectric stack
KR100482758B1 (ko) 반도체 소자의 제조 방법
US8860118B2 (en) Semiconductor device and method for manufacturing the same
JP3548563B2 (ja) 半導体装置の製造方法
JP2004214608A (ja) 半導体素子の製造方法
US20020168869A1 (en) Method for fabricating an ONO layer
KR100609942B1 (ko) 플래쉬 메모리 셀의 제조 방법
US6355579B1 (en) Method for forming gate oxide film in semiconductor device
JP2002016152A (ja) 半導体装置の製造方法
JPH06350093A (ja) 不揮発性半導体記憶装置の製造方法
US20090181528A1 (en) Method of Forming Gate Electrode
JPH03257828A (ja) 半導体装置の製造方法
JP3140023B2 (ja) 半導体装置及びその製造方法
JPH07297182A (ja) ＳｉＮ系絶縁膜の形成方法
US20050153503A1 (en) Method of manufacturing flash memory device
JPH11317463A (ja) 半導体不揮発性記憶装置およびその製造方法
US20050130398A1 (en) Elimination of the fast-erase phenomena in flash memory
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法
KR20060011604A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees