KR950034775A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR950034775A KR950034775A KR1019950013527A KR19950013527A KR950034775A KR 950034775 A KR950034775 A KR 950034775A KR 1019950013527 A KR1019950013527 A KR 1019950013527A KR 19950013527 A KR19950013527 A KR 19950013527A KR 950034775 A KR950034775 A KR 950034775A
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- nitride film
- semiconductor device
- furnace
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract 9
- 239000010703 silicon Substances 0.000 claims abstract 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 7
- 239000012535 impurity Substances 0.000 claims abstract 4
- 229910052760 oxygen Inorganic materials 0.000 claims 22
- 239000000758 substrate Substances 0.000 claims 19
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 6
- 239000001301 oxygen Substances 0.000 claims 6
- 238000005229 chemical vapour deposition Methods 0.000 claims 4
- 238000000034 method Methods 0.000 claims 4
- 238000009834 vaporization Methods 0.000 claims 4
- 230000008016 vaporization Effects 0.000 claims 4
- 238000004140 cleaning Methods 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 claims 1
- 238000011534 incubation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract 9
- 239000002131 composite material Substances 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
〔목적〕 본 발명의 목적은 내전압이 높고, 신뢰성의 저하를 방지할수 있으며, 박막화가 가능하고, 복합절연막에 적합한 반도체장치 및 그 제조방법을 제공한다.
〔구성〕 트랜치(33)을 갖춘 반도체 웨이퍼(31)을 로내에 삽입하고, 감압상태에서 로내에 NH3스를 도입하여 온도가 850℃, H2분압 및 O2분압이 10-4Torr이하의 분위기로 한다. 트랜치(33) 내표면의 불순물확산층상에 형성된 자연산화막은 제거되고, 그와 동시에 불순물확산층상에 열질화막(35)이 직접 형성된다. 다음에, 동일 로내에서 열질화막(35)을 외기에 쪼이지 않고 연속하여 연질화막상에 CVD질화막실리콘(36)을 형성한다. 이 CVD 질화실리콘막 상에 산화실리콘막(37)을 형성하여 복합절연막이 형성된다.
〔선택도〕 제3도
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 및 제2실시에에 따른 제조방법에 의해 반도체장치를 제조할때에 사용되는 고진공LPCVD장치를나타낸 구성도, 제3도는 본 발명 제1실시예에 따른 제조방법에 의해 제조된 반도체장치를 나타내는 단면도, 제12도는 본 발명의 제2실시예에 따른 제조방법에 의해 제조된 반도체장치를 나타낸 단면도.
Claims (41)
- 반도체층과, 상기 반도체층상에 직접 설치되며, 산소의 농도가 1.36*1015(atoms/㎤)이하의 연질화막을 구비한 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 반도체층은 실리콘에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 열질화막상에 CVD-질화실리콘막을 갖춘 것을 특징으로 하는 반도체장치.
- 제3항에 있어서, 상기 CVD-질화실리콘막상에 산화실리콘막을 갖춘 것을 특징으로 하는 반도체장치.
- 제4항에 있어서, 상기 산화실리콘막상에 설치된 전극을 갖춘 것을 특징으로 하는 반도체장치.
- 반도체층상의 자연산화막을 제거함과 동시에 상기 반도체층상에 열질화막을 형성하는 제1공정과, 상기 열질화막상에 CVD법에 의해 질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 열질화막에 함유된 산소의 농도는 1.36*1015(atoms/㎤)이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1공정은 로내에 암모니아 가스를 도입하고, 이 암모니아가스의 분위기중에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1공정과 상기 제2공정은 로내에서 연속하여 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1공정에 있어서 H2O와 O2의 분압(Pr)은 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1공정에 있어서, 로내의 H2O분압과 O2분압은, 상기 반도체층의 온도가 850℃인경우, 1*10-4(Torr)인 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 제1공정에 있어서 상기 자연산화막은 기화시킴으로써 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제6항에 있어서, 상기 반도체층은 실리콘 반도체기판에 의해 구성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제6항에 있어서, 상기 질화막상에 산화막을 형성하는 제3공정과, 상기 산화막에 전극을 형성하는 제4공정을 더 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 실리콘 반도체기판상에 산소농도가 1.36*1015(atoms/㎤)이하의 열질화막을 형성하는 제1공정과, 상기 열질화막상에 CVD법에 의해 질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제1공정은 로내에 암모니아가스를 도입하고 이 암모니아가스의 분위기 중에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제1공정과 상기 제2공정은 로내에서 연속하여 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제1공정에 있어서의 로내의 H2O와 O2의 분압(Pr)은 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제1공정에 있어서, 로내의 H2O분압과 O2분압은, 상기 반도체층의 온도가 850℃인경우, 1*10-4(Torr)인 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 제1공정에 있어서 상기 실리콘반도체기판상의 자연산화막은 기화시킴으로써 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제15항에 있어서, 상기 질화막상에 산화막을 형성하는 제3공정과, 상기 산화막에 전극을 형성하는 제4공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
- H2O와 O2를 함유한 암모니아가스의 분위기중에서 상기 H2O와 O2의 분압(Pr)을 실질상은 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하로 설정하고, 실리콘 반도체기판상에 열질화막을 형성하는 제1공정과, 상기 열질화막상에 CVD법에 의해 질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제22항에 있어서, 상기 제1공정과 상기 제2공정은 로내에서 연속하여 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제22항에 있어서, 상기 제1공정에 있어서 상기 실리콘 반도체기판상의 자연산화막은 기화시킴으로써 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제22항에 있어서, 상기 질화막상에 산화막을 형성하는 제3공정과, 상기 산화막에 전극을 형성하는 제4공정을 더 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
- 불순물이 도입된 반도체기판을 세정하는 제1공정과, 상기 반도체기판을 로내에 삽입하고, 상기 로내의 분위기를 승온하여 상기 반도체기판상의 자연산화막을 제거함과 동시에 상기 반도체기판상에 산소농도가 1.36*1015(atoms/㎤)이하의 열질화막을 형성하는 제2공정, 상기 로내에서 상기 열질화막상에 CVD법에 의해 질화실리콘막을 형성하는 제3공정 및, 상기 질화실리콘막상에 산화실리콘막을 형성하는 제4공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 제1공정은 상기 로내에 암모니아가스를 도입하고, 이 암모니아가스의 분위기중에서 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 제2공정과 상기 제3공정은 상기 로내에서 연속하여 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 제1공정에 있어서 상기 로내의 H2O와 O2의 분압(Pr)은 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하인 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 제1공정에 있어서, 로내의 H2O분압과 O2분압은, 상기 반도체기판의 온도가 850℃인경우, 1*10-4(Torr)인 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 제2공정에 있어서 상기 자연산화막은 기화시킴으로써 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제26항에 있어서, 상기 반도체기판은 단결정 Si또는 다결정 실리콘막에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 불순물이 도입된 반도체 기판을 세정하는 제1공정과, 표면에 자연산화막을 갖춘 상기 반도체기판을 제1의 로내에 삽입하고, 상기 제1의 로내에 암모니아가스를 도입하여 상기 반도체기판을 승온함과 더불어 상기 제1의 로내의 H2O와 O2의 분압(Pr)은 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하로 하여 상기 반도체기판상의 자연산화막을 제거함과 동시에, 상기 반도체기판상에 산소농도가 1.36*1015(atoms/㎤)이하의 열질화막을 형성하는 제2공정 및 , 상기 제1의 로내에서 상기 열질화막상에 연속하여 CVD법에 의해 질화실리콘막을 형성하는 제3공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제33항에 있어서, 상기 제3공정후, 상기 반도체기판을 제2의 로내에 삽입하고, 상기 질화실리콘막상에 산화 실리콘막을 형성하는 제4공정과, 상기 산화실리콘막상에 전극을 형성하고, 이 전극과 상기 반도체기판간에 상기 열질화막, 질화실리콘막 및 산화실리콘막을 갖춘 캐패시터를 형성하는 제5공정을 더 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 제33항에 있어서, 상기 반도체기판은 단결정 Si또는 다결정 실리콘막에 의해 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 제33항에 있어서, 상기 제3공정에 있어서, 상기 질화실리콘막을 형성할때의 인큐베이션 시간은 0인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제33항에 있어서, 상기 열질화막 및 질화실리콘가은 LOCOS용 마스크를 형성하는것을 특징으로 하는 반도체장치의 제조방법.
- 제33항에 있어서, 상기 반도체기판은 GaAs에 의해 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체실리콘층을 H2O및 O2를 함유하고, 상기 H2O와 O2의 분압(Pr)을 실질상 Pr=S*e(E·C/T)(Torr) 단 S : 기울기(1*108∼1*109), E : 활성에너지(-2.5∼3.5), C : Joule/mol을 eV로 변환하기 위한 계수(11605), T : 절대온도 이하로 설정된 암모니아의 분위기에 쪼이는 제1공정과 상기 반도체실리콘층상에 열질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체층 분위기에 쪼이는 제1공정과, 상기 분위기를 승온하여 상기 반도체층상에 산소농도가 1.36*1015(atoms/㎤)이하의 열질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체층을 분위기에 쪼이는 제1공정과, 상기 반도체층상에 자연산화막을 제거함과 동시에 상기 반도체층상에 열질화막을 형성하는 제2공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP94-115293 | 1994-05-27 | ||
JP11529394 | 1994-05-27 | ||
JP12103095A JP3660391B2 (ja) | 1994-05-27 | 1995-05-19 | 半導体装置の製造方法 |
JP95-121030 | 1995-05-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950034775A true KR950034775A (ko) | 1995-12-28 |
KR100272138B1 KR100272138B1 (ko) | 2000-11-15 |
Family
ID=26453829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950013527A KR100272138B1 (ko) | 1994-05-27 | 1995-05-27 | 반도체장치 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5838056A (ko) |
EP (1) | EP0684637A3 (ko) |
JP (1) | JP3660391B2 (ko) |
KR (1) | KR100272138B1 (ko) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100219571B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체기판의 열처리 방법 및 반도체 메모리장치의 제조방법 |
US6323132B1 (en) * | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
JP2000133700A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6380056B1 (en) * | 1998-10-23 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Lightly nitridation surface for preparing thin-gate oxides |
US6417041B1 (en) * | 1999-03-26 | 2002-07-09 | Advanced Micro Devices, Inc. | Method for fabricating high permitivity dielectric stacks having low buffer oxide |
JP3350478B2 (ja) * | 1999-04-21 | 2002-11-25 | 宮城沖電気株式会社 | 半導体素子の製造方法 |
US20020137362A1 (en) * | 1999-07-29 | 2002-09-26 | Rajarao Jammy | Method for forming crystalline silicon nitride |
KR100340716B1 (ko) * | 1999-10-29 | 2002-06-20 | 윤종용 | 실리콘 질화막 형성방법 |
ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
US6339955B1 (en) * | 2000-03-31 | 2002-01-22 | Advanced Micro Devices, Inc. | Thickness measurement using AFM for next generation lithography |
US6495476B1 (en) * | 2000-08-22 | 2002-12-17 | Promos Technologies, Inc. | Method for preventing native oxide growth during nitridation |
US6465373B1 (en) * | 2000-08-31 | 2002-10-15 | Micron Technology, Inc. | Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer |
JP2002076308A (ja) * | 2000-08-31 | 2002-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
AU2001295986B2 (en) | 2000-10-20 | 2006-08-17 | Eisai R&D Management Co., Ltd | Nitrogenous aromatic ring compounds |
US6879046B2 (en) * | 2001-06-28 | 2005-04-12 | Agere Systems Inc. | Split barrier layer including nitrogen-containing portion and oxygen-containing portion |
US6825081B2 (en) * | 2001-07-24 | 2004-11-30 | Micron Technology, Inc. | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors |
KR20030064083A (ko) * | 2002-01-25 | 2003-07-31 | 삼성전자주식회사 | 원자층 적층을 이용하여 실리콘 나이트라이드 박막을형성하는 방법 |
US6723611B2 (en) * | 2002-09-10 | 2004-04-20 | International Business Machines Corporation | Vertical hard mask |
WO2004080462A1 (ja) | 2003-03-10 | 2004-09-23 | Eisai Co., Ltd. | c-Kitキナーゼ阻害剤 |
CN101337930B (zh) | 2003-11-11 | 2010-09-08 | 卫材R&D管理有限公司 | 脲衍生物的制备方法 |
JP4834553B2 (ja) | 2004-09-17 | 2011-12-14 | エーザイ・アール・アンド・ディー・マネジメント株式会社 | 医薬組成物 |
JP4989476B2 (ja) | 2005-08-02 | 2012-08-01 | エーザイ・アール・アンド・ディー・マネジメント株式会社 | 血管新生阻害物質の効果を検定する方法 |
US20070221976A1 (en) | 2006-03-23 | 2007-09-27 | Richard Lee | Trench capacitor and fabrication method thereof |
CA2652442C (en) | 2006-05-18 | 2014-12-09 | Eisai R & D Management Co., Ltd. | Antitumor agent for thyroid cancer |
CN101511793B (zh) | 2006-08-28 | 2011-08-03 | 卫材R&D管理有限公司 | 针对未分化型胃癌的抗肿瘤剂 |
CA2676796C (en) | 2007-01-29 | 2016-02-23 | Eisai R & D Management Co., Ltd. | Composition for treatment of undifferentiated gastric cancer |
US20080227266A1 (en) * | 2007-03-14 | 2008-09-18 | Texas Instruments Inc. | Method of STI corner rounding using nitridation and high temperature thermal processing |
KR101513326B1 (ko) | 2007-11-09 | 2015-04-17 | 에자이 알앤드디 매니지먼트 가부시키가이샤 | 혈관 신생 저해 물질과 항종양성 백금 착물의 병용 |
CN102958523B (zh) | 2010-06-25 | 2014-11-19 | 卫材R&D管理有限公司 | 使用具有激酶抑制作用的组合的抗肿瘤剂 |
JP5690168B2 (ja) * | 2011-02-25 | 2015-03-25 | 芝浦メカトロニクス株式会社 | 基板洗浄装置、基板洗浄方法、表示装置の製造装置及び表示装置の製造方法 |
CN103402519B (zh) | 2011-04-18 | 2015-11-25 | 卫材R&D管理有限公司 | 肿瘤治疗剂 |
EP2714937B1 (en) | 2011-06-03 | 2018-11-14 | Eisai R&D Management Co., Ltd. | Biomarkers for predicting and assessing responsiveness of thyroid and kidney cancer subjects to lenvatinib compounds |
KR20150098605A (ko) | 2012-12-21 | 2015-08-28 | 에자이 알앤드디 매니지먼트 가부시키가이샤 | 퀴놀린 유도체의 비정질 형태 및 그의 제조방법 |
SG11201509278XA (en) | 2013-05-14 | 2015-12-30 | Eisai R&D Man Co Ltd | Biomarkers for predicting and assessing responsiveness of endometrial cancer subjects to lenvatinib compounds |
IL302218B1 (en) | 2014-08-28 | 2024-06-01 | Eisai R&D Man Co Ltd | Methods for the production of lanvotinib and its derivatives in a high degree of purity |
DK3263106T3 (da) | 2015-02-25 | 2024-01-08 | Eisai R&D Man Co Ltd | Fremgangsmåde til undertrykkelse af bitterhed af quinolinderivat |
AU2015384801B2 (en) | 2015-03-04 | 2022-01-06 | Eisai R&D Management Co., Ltd. | Combination of a PD-1 antagonist and a VEGFR/FGFR/RET tyrosine kinase inhibitor for treating cancer |
EP3311841B1 (en) | 2015-06-16 | 2021-07-28 | PRISM BioLab Co., Ltd. | Anticancer agent |
JP6509095B2 (ja) * | 2015-11-04 | 2019-05-08 | 東京エレクトロン株式会社 | 窒化膜の形成方法 |
JP6583081B2 (ja) * | 2016-03-22 | 2019-10-02 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
CN111415857A (zh) * | 2020-02-28 | 2020-07-14 | 深圳第三代半导体研究院 | 一种氧化镓材料的氮化方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4279947A (en) * | 1975-11-25 | 1981-07-21 | Motorola, Inc. | Deposition of silicon nitride |
JPS5333580A (en) * | 1976-09-09 | 1978-03-29 | Fujitsu Ltd | Production of semiconductor device |
JPS5423379A (en) * | 1977-07-22 | 1979-02-21 | Fujitsu Ltd | Formation of insulating film on semiconductor surface |
JPS5587444A (en) * | 1978-12-26 | 1980-07-02 | Fujitsu Ltd | Method of forming insulating film on semiconductor surface |
JPS5845177B2 (ja) * | 1979-03-09 | 1983-10-07 | 富士通株式会社 | 半導体表面絶縁膜の形成法 |
US4277320A (en) * | 1979-10-01 | 1981-07-07 | Rockwell International Corporation | Process for direct thermal nitridation of silicon semiconductor devices |
US4353936A (en) * | 1980-09-05 | 1982-10-12 | Fujitsu Limited | Method of manufacturing semiconductor device |
JPS5754332A (en) * | 1980-09-19 | 1982-03-31 | Nec Corp | Forming method for thermonitride silicon film |
US4717602A (en) * | 1984-03-12 | 1988-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing silicon nitride layers |
US4510172A (en) * | 1984-05-29 | 1985-04-09 | International Business Machines Corporation | Technique for thin insulator growth |
JPH0820780B2 (ja) * | 1986-06-30 | 1996-03-04 | 三田工業株式会社 | 感光体ドラムの温度制御装置 |
FR2605647B1 (fr) * | 1986-10-27 | 1993-01-29 | Nissim Yves | Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis |
JPS6387772A (ja) * | 1987-08-05 | 1988-04-19 | Hitachi Ltd | Mis形容量 |
US4855258A (en) * | 1987-10-22 | 1989-08-08 | Ncr Corporation | Native oxide reduction for sealing nitride deposition |
JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
US5091761A (en) * | 1988-08-22 | 1992-02-25 | Hitachi, Ltd. | Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover |
US5057887A (en) * | 1989-05-14 | 1991-10-15 | Texas Instruments Incorporated | High density dynamic ram cell |
US5067218A (en) * | 1990-05-21 | 1991-11-26 | Motorola, Inc. | Vacuum wafer transport and processing system and method using a plurality of wafer transport arms |
US5032545A (en) * | 1990-10-30 | 1991-07-16 | Micron Technology, Inc. | Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby |
JP3325274B2 (ja) * | 1990-12-05 | 2002-09-17 | 沖電気工業株式会社 | キャパシタ絶縁膜の形成方法 |
US5376223A (en) | 1992-01-09 | 1994-12-27 | Varian Associates, Inc. | Plasma etch process |
JPH05235265A (ja) * | 1992-02-21 | 1993-09-10 | Toshiba Corp | 半導体装置の製造方法 |
JPH05283678A (ja) * | 1992-03-31 | 1993-10-29 | Matsushita Electron Corp | Mis型半導体装置 |
JPH0637079A (ja) * | 1992-07-16 | 1994-02-10 | Toshiba Corp | 半導体装置及びその製造装置及びその製造方法 |
US5242847A (en) * | 1992-07-27 | 1993-09-07 | North Carolina State University At Raleigh | Selective deposition of doped silion-germanium alloy on semiconductor substrate |
JPH0653209A (ja) * | 1992-07-30 | 1994-02-25 | Sharp Corp | 半導体装置の製造方法 |
US5445999A (en) * | 1992-11-13 | 1995-08-29 | Micron Technology, Inc. | Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation |
US5434109A (en) * | 1993-04-27 | 1995-07-18 | International Business Machines Corporation | Oxidation of silicon nitride in semiconductor devices |
US5464792A (en) * | 1993-06-07 | 1995-11-07 | Motorola, Inc. | Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device |
EP0637063B1 (en) * | 1993-07-30 | 1999-11-03 | Applied Materials, Inc. | Method for depositing silicon nitride on silicium surfaces |
JP2776726B2 (ja) * | 1993-09-21 | 1998-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US5538390A (en) * | 1993-10-29 | 1996-07-23 | Applied Materials, Inc. | Enclosure for load lock interface |
US5538340A (en) * | 1993-12-14 | 1996-07-23 | Gencor Industries, Inc. | Counterflow drum mixer for making asphaltic concrete and methods of operation |
US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
US5541141A (en) * | 1995-02-27 | 1996-07-30 | Hyundai Electronics Industries Co., Ltd. | Method for forming an oxynitride film in a semiconductor device |
-
1995
- 1995-05-19 JP JP12103095A patent/JP3660391B2/ja not_active Expired - Lifetime
- 1995-05-26 EP EP95108093A patent/EP0684637A3/en not_active Ceased
- 1995-05-27 KR KR1019950013527A patent/KR100272138B1/ko not_active IP Right Cessation
-
1996
- 1996-12-30 US US08/777,100 patent/US5838056A/en not_active Expired - Lifetime
- 1996-12-30 US US08/777,098 patent/US6171977B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5838056A (en) | 1998-11-17 |
JPH0845927A (ja) | 1996-02-16 |
EP0684637A3 (en) | 1996-09-25 |
JP3660391B2 (ja) | 2005-06-15 |
EP0684637A2 (en) | 1995-11-29 |
KR100272138B1 (ko) | 2000-11-15 |
US6171977B1 (en) | 2001-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950034775A (ko) | 반도체장치 및 그 제조방법 | |
US4882300A (en) | Method of forming single crystalline magnesia spinel film | |
JP2871580B2 (ja) | 半導体装置の製造方法 | |
KR940020569A (ko) | 반도체 장치의 제조방법(Method for manufacturing a Semiconductor memory device) | |
JPH0661449A (ja) | 半導体装置の製造方法 | |
KR960019735A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR950034506A (ko) | 반도체 영역을 선택적으로 형성하는 방법 | |
US4097314A (en) | Method of making a sapphire gate transistor | |
KR950007123A (ko) | 메모리 커패시터를 구비한 반도체 장치의 제조 방법 | |
KR950021138A (ko) | 반도체 장치의 제조 방법 | |
JP2002510438A (ja) | 複合si/sigeゲートを持つ半導体装置における相互拡散の制限方法 | |
KR970013315A (ko) | 반도체집적회로장치의 제조방법 | |
WO2001047006B1 (en) | Tunnel nitride for improved polysilicon emitter | |
JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
US6800538B2 (en) | Semiconductor device fabrication method and semiconductor fabrication control method | |
JP3213437B2 (ja) | 半導体装置 | |
US5747357A (en) | Modified poly-buffered isolation | |
JPS6315442A (ja) | 半導体基板 | |
JP3214109B2 (ja) | 酸化シリコン膜の製造方法 | |
JPS56162841A (en) | Forming method for insulating film of compound semiconductor | |
KR970053379A (ko) | 소자 격리영역의 형성방법 | |
JP3219910B2 (ja) | 酸化シリコン薄膜の形成方法 | |
EP0202718A2 (en) | A method of producing a semiconductor device comprising a monocrystalline silicon layer on a substrate | |
KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
JPH02181918A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110720 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |