JPH0799774B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0799774B2 JPH0799774B2 JP26455586A JP26455586A JPH0799774B2 JP H0799774 B2 JPH0799774 B2 JP H0799774B2 JP 26455586 A JP26455586 A JP 26455586A JP 26455586 A JP26455586 A JP 26455586A JP H0799774 B2 JPH0799774 B2 JP H0799774B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- film
- insulating film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000010408 film Substances 0.000 claims description 38
- 239000010409 thin film Substances 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 150000003377 silicon compounds Chemical class 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は薄膜半導体装置の絶縁膜の製造方法で特に低温
化に関するものである。
化に関するものである。
従来の技術 第２図に従来のシリコン薄膜ＮチャンネルMOSトランジ
スタの断面構成図を示してその製造方法について説明す
る。石英基板を11上にシリコン薄膜12を形成してそれを
島状に加工し、その後ゲート絶縁膜13を形成する。例え
ば特開昭58−116771号公報ではゲート絶縁膜13を温度80
0〜1000℃で酸素を含む雰囲気又は水蒸気中でシリコン
薄膜12の表面を熱酸化して形成している。14はソース・
ドレインのアルミ電極、15はポリシリコンゲート電極、
16は層間絶縁膜、17はパッシベーション膜である。又、
例えば特開昭58−115862号公報ではシリコン薄膜12の上
に直接気相成長法でSiO2を堆積しゲート絶縁膜13を形成
している。さらに、特開昭58−82568号公報ではゲート
絶縁膜13の下に安定下処理層としてシリコン薄膜12の表
面をプラズマ酸化、又は温度1000℃程度の熱酸化、又は
酸素イオン注入による酸化膜20〜30Åを使い、その上に
スパッタでゲート絶縁膜13を堆積している。
スタの断面構成図を示してその製造方法について説明す
る。石英基板を11上にシリコン薄膜12を形成してそれを
島状に加工し、その後ゲート絶縁膜13を形成する。例え
ば特開昭58−116771号公報ではゲート絶縁膜13を温度80
0〜1000℃で酸素を含む雰囲気又は水蒸気中でシリコン
薄膜12の表面を熱酸化して形成している。14はソース・
ドレインのアルミ電極、15はポリシリコンゲート電極、
16は層間絶縁膜、17はパッシベーション膜である。又、
例えば特開昭58−115862号公報ではシリコン薄膜12の上
に直接気相成長法でSiO2を堆積しゲート絶縁膜13を形成
している。さらに、特開昭58−82568号公報ではゲート
絶縁膜13の下に安定下処理層としてシリコン薄膜12の表
面をプラズマ酸化、又は温度1000℃程度の熱酸化、又は
酸素イオン注入による酸化膜20〜30Åを使い、その上に
スパッタでゲート絶縁膜13を堆積している。
発明が解決しようとする問題点 従来のシリコン薄膜MOSトランジスタの製造工程ではゲ
ート絶縁膜を温度800℃〜1000℃の熱酸化で形成してい
た。そのため、基板に高温に耐える石英もしくは高温用
耐熱性ガラス基板等の高価な高融点の絶縁基板が必要と
なり製造コストが高い。又、高温工程なのでシリコン薄
膜にかかる熱歪がクラックの原因になったり、不純物の
基板等から拡散する問題があった。又、温度700℃以下
で熱酸化する場合は酸化速度が遅く界面特性の悪いもの
であった。又、低温工程でゲート絶縁膜を堆積する場合
にはシリコン薄膜上に直接に気相成長したり、安定下処
理層を介してスパッタリングする方法等があるが、これ
らの方法だとゲート絶縁膜13とシリコン薄膜12との界面
特性がシリコン薄膜表面の汚染やダメージ等により悪い
ため良好なMOSトランジスタ特性を得ることができな
い。よって低温でシリコン薄膜MOSトランジスタの界面
特性が良いゲート絶縁膜ができてないので安価で信頼性
がありしかも電気特性の良いシリコン薄膜MOSトランジ
スタが得られていないと言う問題点があった。
ート絶縁膜を温度800℃〜1000℃の熱酸化で形成してい
た。そのため、基板に高温に耐える石英もしくは高温用
耐熱性ガラス基板等の高価な高融点の絶縁基板が必要と
なり製造コストが高い。又、高温工程なのでシリコン薄
膜にかかる熱歪がクラックの原因になったり、不純物の
基板等から拡散する問題があった。又、温度700℃以下
で熱酸化する場合は酸化速度が遅く界面特性の悪いもの
であった。又、低温工程でゲート絶縁膜を堆積する場合
にはシリコン薄膜上に直接に気相成長したり、安定下処
理層を介してスパッタリングする方法等があるが、これ
らの方法だとゲート絶縁膜13とシリコン薄膜12との界面
特性がシリコン薄膜表面の汚染やダメージ等により悪い
ため良好なMOSトランジスタ特性を得ることができな
い。よって低温でシリコン薄膜MOSトランジスタの界面
特性が良いゲート絶縁膜ができてないので安価で信頼性
がありしかも電気特性の良いシリコン薄膜MOSトランジ
スタが得られていないと言う問題点があった。
問題点を解決するための手段 上記問題点を解決するための本発明の技術的な手段は、
基板上に減圧気相成長法でシリコン薄膜を形成した後、
減圧気相成長装置の真空を破らないで少くとも酸素を含
む雰囲気中でシリコン薄膜表面を熱酸化してゲート絶縁
膜を形成することである。
基板上に減圧気相成長法でシリコン薄膜を形成した後、
減圧気相成長装置の真空を破らないで少くとも酸素を含
む雰囲気中でシリコン薄膜表面を熱酸化してゲート絶縁
膜を形成することである。
作用 減圧気相手成長法により形成されたシリコン薄膜の表面
は減圧気相成長装置の真空を破らなければ非常に清浄で
あり活性であるから、その表面には温度500℃〜700℃で
数十Å〜数百Åの熱酸化膜が早くしかも界面特性良く形
成される。
は減圧気相成長装置の真空を破らなければ非常に清浄で
あり活性であるから、その表面には温度500℃〜700℃で
数十Å〜数百Åの熱酸化膜が早くしかも界面特性良く形
成される。
実施例 以下、本発明の実施例について説明する。図は本発明の
シリコン薄膜MOSトランジスタ断面構成図である。安価
な低温用（歪点800℃以下）のガラス基板（例えばコー
ニング7059）１の上に減圧気相成長法でSiH4を用い、温
度550℃〜700℃，圧力0.05Torr〜1Torrでシリコン薄膜
２を1000Å〜5000Å堆積し、減圧気相成長装置の真空を
破らないでO2ガスを圧力0.1Torr〜100Torrになるように
導入し、シリコン薄膜の堆積と同程度の温度で約10分〜
５時間熱酸化を行いシリコン薄膜２の表面に数十〜数百
Åのシリコン熱酸化膜３−１を形成した。そして、さら
にゲート耐圧を上るためにTa2O5膜３−２を熱酸化膜３
−１の上にマグネトロンスパッタ法で500Å堆積してゲ
ート絶縁膜３を形成した。その後、ゲート電極４をパタ
ーンニングしセルフアライメントでAs,Bをイオン注入し
窒素中で温度550℃〜700℃で１時間から30時間活性化し
てソース・ドレインを形成した。そして、層間絶縁膜５
を堆積しコンタクトホールを開けアルミ配線６を行い最
後にPCVDで保護膜７のSi3N4を堆積してシリコン薄膜MOS
トランジスタを形成した。
シリコン薄膜MOSトランジスタ断面構成図である。安価
な低温用（歪点800℃以下）のガラス基板（例えばコー
ニング7059）１の上に減圧気相成長法でSiH4を用い、温
度550℃〜700℃，圧力0.05Torr〜1Torrでシリコン薄膜
２を1000Å〜5000Å堆積し、減圧気相成長装置の真空を
破らないでO2ガスを圧力0.1Torr〜100Torrになるように
導入し、シリコン薄膜の堆積と同程度の温度で約10分〜
５時間熱酸化を行いシリコン薄膜２の表面に数十〜数百
Åのシリコン熱酸化膜３−１を形成した。そして、さら
にゲート耐圧を上るためにTa2O5膜３−２を熱酸化膜３
−１の上にマグネトロンスパッタ法で500Å堆積してゲ
ート絶縁膜３を形成した。その後、ゲート電極４をパタ
ーンニングしセルフアライメントでAs,Bをイオン注入し
窒素中で温度550℃〜700℃で１時間から30時間活性化し
てソース・ドレインを形成した。そして、層間絶縁膜５
を堆積しコンタクトホールを開けアルミ配線６を行い最
後にPCVDで保護膜７のSi3N4を堆積してシリコン薄膜MOS
トランジスタを形成した。
この結果、界面電荷密度が温度800℃以上で熱酸化した
ときの熱酸膜のと同程度であり、形成されたMOSトラン
ジスタの移動度もP,N両チェンネルとともに数十cm2/V・
Ｓあり、ドレイン電流のON/OFF比も６ケタ以上あった。
又、シリコン薄膜２の堆積は温度600℃以上では多結晶
シリコンとなりトランジスタの移動度を高くするし、温
度550℃では圧力を高くして堆積して堆積時間を早くし
てやれば良い。本実施例では全工程の最高温度が550℃
でもシリコン薄膜MOSトランジスタが形成できることを
示した。さらに、Ta2O5膜３−２がない場合はゲート耐
圧が低くなるだけで問題はなかった。又、ゲートの界面
特性は熱酸化膜３−１に絶縁膜を堆積しても、MOSトラ
ンジスタの電気特性を悪くしたりはしなかった。さら
に、絶縁膜の堆積後、酸素を含むガス中で温度550℃〜7
00℃で熱処理をするとさらにMOSトランジスタの電気特
性は良くなった。
ときの熱酸膜のと同程度であり、形成されたMOSトラン
ジスタの移動度もP,N両チェンネルとともに数十cm2/V・
Ｓあり、ドレイン電流のON/OFF比も６ケタ以上あった。
又、シリコン薄膜２の堆積は温度600℃以上では多結晶
シリコンとなりトランジスタの移動度を高くするし、温
度550℃では圧力を高くして堆積して堆積時間を早くし
てやれば良い。本実施例では全工程の最高温度が550℃
でもシリコン薄膜MOSトランジスタが形成できることを
示した。さらに、Ta2O5膜３−２がない場合はゲート耐
圧が低くなるだけで問題はなかった。又、ゲートの界面
特性は熱酸化膜３−１に絶縁膜を堆積しても、MOSトラ
ンジスタの電気特性を悪くしたりはしなかった。さら
に、絶縁膜の堆積後、酸素を含むガス中で温度550℃〜7
00℃で熱処理をするとさらにMOSトランジスタの電気特
性は良くなった。
発明の効果 本発明によればシリコン薄膜MOSトランジスタのゲート
絶縁膜を減圧気相成長させたシリコン薄膜を装置の真空
を破ることなく熱酸化して形成することにより界面特性
の良いゲート絶縁膜が低温でできた。又、その熱酸化膜
の上に絶縁膜を堆積した２層構造のゲート絶縁膜でもで
きることを示した。又、これらのことより安価な絶縁基
板上に信頼性があり特性の良いシリコン薄膜MOSトラン
ジスタが低温で可能であることを示した。
絶縁膜を減圧気相成長させたシリコン薄膜を装置の真空
を破ることなく熱酸化して形成することにより界面特性
の良いゲート絶縁膜が低温でできた。又、その熱酸化膜
の上に絶縁膜を堆積した２層構造のゲート絶縁膜でもで
きることを示した。又、これらのことより安価な絶縁基
板上に信頼性があり特性の良いシリコン薄膜MOSトラン
ジスタが低温で可能であることを示した。
第１図は本発明の実施例の薄膜トランジスタの断面構成
図、第２図は従来の薄膜MOSトランジスタの断面構成図
である。 １……ガラス基板、２……シリコン薄膜、３……ゲート
絶縁膜、３−１……熱酸化膜、４……ゲート電極、５…
…層間絶縁膜、11……石英基板。
図、第２図は従来の薄膜MOSトランジスタの断面構成図
である。 １……ガラス基板、２……シリコン薄膜、３……ゲート
絶縁膜、３−１……熱酸化膜、４……ゲート電極、５…
…層間絶縁膜、11……石英基板。
Claims (3)
- 【請求項１】絶縁基板上もしくは絶縁膜上に少なくとも
気体状シリコン化合物を含むガスを用いて減圧気相成長
法によりシリコン薄膜を形成し、減圧気相成長装置の真
空を破らないで少くとも酸素を含む混合ガス雰囲気中で
熱酸化して前記シリコン薄膜の表面にシリコン酸化膜を
形成することを特徴とする半導体装置の製造方法。 - 【請求項２】シリコン酸化膜を形成後その上に絶縁膜を
堆積することを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。 - 【請求項３】絶縁膜の堆積後、少なくとも酸素を含む雰
囲気中で熱処理することを特徴とする特許請求の範囲第
２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26455586A JPH0799774B2 (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26455586A JPH0799774B2 (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119268A JPS63119268A (ja) | 1988-05-23 |
| JPH0799774B2 true JPH0799774B2 (ja) | 1995-10-25 |
Family
ID=17404901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26455586A Expired - Fee Related JPH0799774B2 (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799774B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2873632B2 (ja) | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
-
1986
- 1986-11-06 JP JP26455586A patent/JPH0799774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63119268A (ja) | 1988-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970030474A (ko) | 반도체 소자의 앝은 접합 형성방법 | |
| JPH0799774B2 (ja) | 半導体装置の製造方法 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP3213437B2 (ja) | 半導体装置 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000216163A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH034564A (ja) | 半導体装置の製造方法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0530053B2 (ja) | ||
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3169309B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63278377A (ja) | 多結晶Ｓｉ薄膜半導体装置の製造方法 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0573353B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |