KR100500698B1 - 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 - Google Patents

고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 Download PDF

Info

Publication number
KR100500698B1
KR100500698B1 KR10-2002-0072399A KR20020072399A KR100500698B1 KR 100500698 B1 KR100500698 B1 KR 100500698B1 KR 20020072399 A KR20020072399 A KR 20020072399A KR 100500698 B1 KR100500698 B1 KR 100500698B1
Authority
KR
South Korea
Prior art keywords
insulating film
metal oxide
atmosphere
forming
dielectric constant
Prior art date
Application number
KR10-2002-0072399A
Other languages
English (en)
Other versions
KR20040043933A (ko
Inventor
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR10-2002-0072399A priority Critical patent/KR100500698B1/ko
Publication of KR20040043933A publication Critical patent/KR20040043933A/ko
Application granted granted Critical
Publication of KR100500698B1 publication Critical patent/KR100500698B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법에 관한 것이다.
본 발명은 금속을 함유하는 증착가스를 수증기(H2O) 대신 중수(D2O) 분위기에서 산화시켜 약한 H-bond 대신 D-bond을 가지는 금속산화물의 절연막을 형성함으로써 신뢰성 특성을 획기적으로 개선할 수 있는 고유전율 절연막의 형성방법 제공을 목적으로 한다.
본 발명의 고유전율 절연막 형성방법은 실리콘웨이퍼에 반도체 소자용 고유전율 게이트 절연막의 금속산화물을 형성함에 있어서, 금속을 포함하는 증착가스를 중수(D2O) 분위기에서 산화시켜 금속산화물의 절연막을 얻을 수 있으며, 필요한 경우 후속산화를 실시하거나 또는 중수소 분위기에서 열처리를 실시하는 단계를 포함한다.

Description

고유전율 게이트 절연막 형성시 댕글링 본드 감소방법{Dangling bond decrease Method for forming high-permitivity gate dielectric}
본 발명은 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법에 관한 것으로 보다 상세하게는 실리콘웨이퍼에 반도체 소자용 고유전율 게이트 절연막의 금속산화물을 형성함에 있어서, 금속을 포함하는 증착가스를 중수(D2O) 분위기에서 산화시켜 금속산화물 절연막을 얻을 수 있는 고유전율 절연막 형성방법에 관한 것이다.
실리콘웨이퍼에 열산화(thermal oxidation)를 이용하여 SiO2를 성장시 100nm급 MOSFET에 필요한 SiO2의 두께를 1nm급으로 성장시킬 경우, 누설전류가 심하여 소자 적용에 어려움이 많아 최근 고유전율 게이트 절연막에 대해 많은 연구가 진행되고 있다.
고유전율 게이트 절연막을 형성하기 위해 현재 많이 연구되고 있는 방법이 넓은 면적(300mm)의 실리콘웨이퍼에 나노미터 두께의 금속산화물(Metal oxide)을 증착하는 원자층 증착방법(ALD)이다. 이때 금속산화물의 금속은 금속클로라이드 (Metal Chloride)계의 흡착가스를 주로 사용하고, 산소의 공급은 H2O의 증기(vapor)를 이용한다. 즉, 1층의 금속클로라이드계의 흡착가스를 실리콘(silicon) 표면에 흡착시킨 후, H2O를 이용하여 흡착가스의 금속을 산화시키고 부산물을 제거함으로써 1층의 절연막을 증착할 수 있다.
고유전율 절연막의 경우 유전상수가 크기 때문에 상대적으로 절연막의 두께가 두꺼워도 전기적으로 유효두께가 1nm급이 될 수 있다. 그러나, SiO2와 비교할 때 두께가 두껍고 댕글링 본드(Dangling bond)가 상대적으로 많아 소자 동작 조건에서 전하 트래핑(charge-trapping) 및 소자 수명이 현저히 악화되는 신뢰성 문제가 발생할 수 있다.
일반적으로 전하 트래핑을 일으키는 것은 약한 수소결합(H-bond)에 기인한다. 본 발명은 이점에 착안하여 금속을 함유하는 증착가스를 수증기(H2O) 대신 중수(D2O) 분위기에서 산화시켜 약한 H-bond 대신 D-bond을 가지는 금속산화물의 절연막을 형성함으로써 신뢰성 특성을 획기적으로 개선할 수 있는 고유전율 절연막의 형성방법 제공을 목적으로 한다.
본 발명의 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법은 실리콘웨이퍼에 반도체 소자용 고유전율 게이트 절연막의 금속산화물을 형성함에 있어서, 금속을 포함하는 증착가스를 중수(D2O) 분위기에서 산화시켜 금속산화물의 절연막을 얻는 단계를 포함한다.
본 발명에서 금속산화물을 형성시 금속을 함유한 증착가스는 금속클로라이드계 가스를 주로 사용한다. 이러한 증착가스의 일 예로서 ZrCl4 또는 HfCl4가 사용될 수 있다.
증착가스를 중수 분위분위에서 산화시 온도는 250∼450℃, 압력은 0.3∼3torr에서 실시할 수 있으며, 증착공정의 회수를 조절하여 원하는 두께만큼 원자층을 가지는 금속산화물을 얻을 수 있다.
위와 같은 산화를 실시한 후 본원발명은 ZrO2 또는 HfO2의 금속산화물을 얻을 수 있다.
위와 같은 방법에 의해 절연막의 금속산화물을 실리콘웨이퍼에 증착 후 금속산화물 내부에 존재하는 산소공극(oxygen vacancy)을 감소시키기 위해 후속 산화공정을 추가로 실시할 수 있다. 이러한 후속 산화공정은 절연막 형성 후 중수(D2O) 분위기에서 열처리를 하여 실시한다. 후속 산화공정은 위에서 언급한 증착가스를 산화시 실시한 산화조건과 동일하게 실시하거나 또는 산화온도 및 시간을 조절하여 실시할 수 있다.
또한 절연막의 금속산화물을 실리콘웨이퍼에 증착한 후 중수소(D2) 분위기에서 후속 열처리 공정을 실시하여 금속산화물 내부의 D-bond을 증가시켜 고유전율 절연막의 신뢰성을 개선할 수 있다. 상기에서 후속 열처리 공정은 위에서 언급한 중수분위기에서의 산화조건 보다 고온에서 실시하는 것이 바람직하다. 일예로 후속열처리 공정은 350∼700℃, 0.01∼1기압, 0.1∼3시간의 조건에서 실시할 수 있다.
이하 본 발명을 다음의 비교예, 실시예 및 시험예에 의하여 설명하고자 한다. 그러나 이들은 본 발명의 일예로서 이들에 의해 본 발명의 권리범위가 한정되는 것은 아니다.
<비교예>
실리콘웨이퍼에 ALD 증착방법을 이용하여 고유전율 게이트 절연막의 금속산화물을 형성함에 있어서, 증착가스로 ZrCl4를 공급하고 수증기(H2O) 분위기에서 산화를 실시하여 10nm 두께를 가지는 절연막의 금속산화막(ZrO2)을 형성하였다.
상기에서 산화조건은 270℃, 1토르(torr)에서 실시하였다.
<실시예 1>
실리콘웨이퍼에 ALD 증착방법을 이용하여 고유전율 게이트 절연막의 금속산화물을 형성함에 있어서, 증착가스로 ZrCl4를 공급하고 중수(D2O) 분위기에서 산화를 실시하여 (10)nm 두께를 가지는 절연막의 금속산화막(ZrO2)을 형성하였다.
상기에서 ALD 증착조건은 300℃, 1토르에서 실시하였다.
<실시예 2>
ZrO2 금속산화막 내의 산소공극을 감소시키기 위해 실시예 1과 같이 중수 분위기에서 산화하여 형성된 금속산화물에 후속산화를 실시하였다.
상기에서 후속산화는 400℃, 1토르에서 30분 동안 중수 분위기에서 실시하였다.
<실시예 3>
ZrO2 금속산화막 내의 D-bond 결합을 증가시키기 위해 실시예 1과 같이 중수 분위기에서 산화하여 형성된 금속산화물에 후속 열처리를 실시하였다.
상기에서 후속열처리는 400℃, 1기압, 30분 동안 중수소(D2) 분위기에서 실시하였다.
<시험예 1>
상기 비교예 및 실시예 1에서 각각 H2O 및 D2O를 이용하여 증착한 절연막의 금속산화물을 일정한 스트레스(-1mA/cm2)에서의 전자트랩의 정도를 측정하고 그 결과를 도 1에 나타내었다.
도 1에서처럼 본 발명의 실시예 1의 금속산화물에 대한 전하 트래핑 정도는 비교예의 금속산화물에 비해 우수하여 신뢰성이 현저히 개선됨을 알 수 있다.
<시험예 2>
상기 비교예 및 실시예 1에서 각각 H2O 및 D2O를 이용하여 증착한 절연막의 금속산화물을 파괴시까지의 전체 전하량을 측정하고 그 결과를 도 2에 나타내었다.
도 2에서처럼 본 발명의 실시예 1의 절연막 파괴까지의 전체 전하량은 비교예의 절연막 파괴까지의 전체 전하량 보다 많이 소요되므로 절연막에 대한 신뢰성이 현저히 개선됨을 알 수 있다.
상기의 시험예의 결과에서처럼 본 발명의 중수 분위기에서 산화를 실시하여 증착한 절연막은 수증기 분위기에서 증착한 절연막에 비해 낮은 전하 트래핑 및 절연막 파괴시 높은 전하량을 가져 신뢰성 특성이 우수함을 알 수 있다.
도 1은 수증기 및 중수 분위기에서 증착한 ZrO2 절연막에 일정한 스트레스를 부여하였을 때의 전하 트래핑 값을 나타낸 그래프이다.
도 2는 수증기 및 중수 분위기에서 증착한 ZrO2 절연막의 파괴시까지 전체 전하량을 나타낸 그래프이다.

Claims (7)

  1. ALD증착방법을 이용하여 ZrCl4를 원자층으로 한층 증착하고, D20로 상기 한 층만을 산화시킴으로써 실리콘웨이퍼상의 반도체 소자용 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  2. 제 1항에 있어서, 금속산화물 형성 후 중수(D2O) 분위기에서 후속 산화공정을 추가로 실시하는 것을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  3. 제 1항에 있어서, 금속산화물 형성 후 중수소(D2) 분위기에서 후속 열처리 공정을 추가로 실시하는 것을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  4. 제 1항에 있어서, 증착가스는 ZrCl4 또는 HfCl4 임을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  5. 제 1항에 있어서, 산화는 250∼450℃, 0.3∼3torr에서 실시하는 것을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  6. 제 1항에 있어서, 금속산화물은 ZrO2 또는 HfO2 임을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
  7. 제 3항에 있어서, 후속 열처리 공정은 350∼700℃, 0.01∼1기압, 0.1∼3시간 실시하는 것을 특징으로 하는 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법.
KR10-2002-0072399A 2002-11-20 2002-11-20 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 KR100500698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072399A KR100500698B1 (ko) 2002-11-20 2002-11-20 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072399A KR100500698B1 (ko) 2002-11-20 2002-11-20 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법

Publications (2)

Publication Number Publication Date
KR20040043933A KR20040043933A (ko) 2004-05-27
KR100500698B1 true KR100500698B1 (ko) 2005-07-12

Family

ID=37340334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072399A KR100500698B1 (ko) 2002-11-20 2002-11-20 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법

Country Status (1)

Country Link
KR (1) KR100500698B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978180B1 (ko) * 2007-12-28 2010-08-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019829A1 (en) * 1993-02-19 1994-09-01 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
KR20000021246A (ko) * 1998-09-28 2000-04-25 김영환 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
KR20000060332A (ko) * 1999-03-15 2000-10-16 황철주 금속함유막의 형성방법
KR20020039084A (ko) * 2000-11-20 2002-05-25 박종섭 반도체 소자의 게이트 산화막 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994019829A1 (en) * 1993-02-19 1994-09-01 National Semiconductor Corporation Semiconductor device comprising deuterium atoms
KR20000021246A (ko) * 1998-09-28 2000-04-25 김영환 중수 또는 중수소를 이용한 반도체 소자용 절연막의 형성방법
KR20000060332A (ko) * 1999-03-15 2000-10-16 황철주 금속함유막의 형성방법
KR20020039084A (ko) * 2000-11-20 2002-05-25 박종섭 반도체 소자의 게이트 산화막 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"[""Comparison of H2O and D2O Oxidation Kinetics of <100> Silicon (pp. 35-38)." *

Also Published As

Publication number Publication date
KR20040043933A (ko) 2004-05-27

Similar Documents

Publication Publication Date Title
US6613658B2 (en) MIS field effect transistor and method of manufacturing the same
JP5103056B2 (ja) 半導体装置の製造方法
JP4647211B2 (ja) 半導体装置及びその製造方法
KR101390977B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
US6913961B2 (en) Method of manufacturing high-k gate dielectric by use of annealing in high-pressure hydrogen atmosphere
US6955973B2 (en) Method for forming a semiconductor device
TWI420601B (zh) 製造一氮化閘極介電層之方法
TW200418185A (en) A method for making a semiconductor device having an ultra-thin high-k gate dielectric
JPH11121453A (ja) 半導体装置を形成する方法
JP2006196713A (ja) 半導体装置及びその作製方法並びに重水素処理装置
JP2008027932A (ja) 半導体装置の製造方法および原子層蒸着装置
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
JP2006253440A (ja) 半導体装置の製造方法および半導体装置
KR100500698B1 (ko) 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법
TW202249069A (zh) 用以改善元件效能的處理
JP4868910B2 (ja) 半導体装置およびその製造方法
JPH09153489A (ja) 半導体装置の製造方法
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
TWI232893B (en) Method for forming metal oxide layer by nitric acid oxidation
KR20000003915A (ko) 반도체 소자의 게이트 절연막 형성방법
KR970009864B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR20050061077A (ko) 반도체 장치에서 유전막 형성 방법
KR20050048122A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee