KR20020039084A - 반도체 소자의 게이트 산화막 제조방법 - Google Patents
반도체 소자의 게이트 산화막 제조방법 Download PDFInfo
- Publication number
- KR20020039084A KR20020039084A KR1020000068983A KR20000068983A KR20020039084A KR 20020039084 A KR20020039084 A KR 20020039084A KR 1020000068983 A KR1020000068983 A KR 1020000068983A KR 20000068983 A KR20000068983 A KR 20000068983A KR 20020039084 A KR20020039084 A KR 20020039084A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- semiconductor device
- metal layer
- oxygen
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- -1 oxygen ions Chemical class 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 150000002926 oxygen Chemical class 0.000 claims description 9
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 8
- 230000005284 excitation Effects 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052743 krypton Inorganic materials 0.000 claims description 6
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 산화막 제조방법에 관한 것으로, 필드산화막이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상부에 금속층을 증착하는 단계; 및 상기 금속층을 리모트(remote) 플라즈마 방식을 이용하여 산화함으로써 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에의해, 고유전 상수를 갖는 유전물질인 금속게이트 산화막을 형성할 수 있다.
Description
본 발명은 반도체 소자의 게이트 산화막 제조방법에 관한 것으로, 보다 구체적으로는, 게이트 산화막 특성을 개선하여 소자의 누설전류를 방지할 수 있는 게이트 제조방법에 관한 것이다.
반도체의 집적도가 높아짐에 따라 반도체 소자의 게이트 산화막도 계속 박막화되어가고 있다. 그러나 게이트 산화막의 두께가 약 30Å 이하에서는 다이렉트 터널링(direct tunneling)이 발생하고, 이로인해, 반도체 소자에 누설전류가 발생하여 전기적 특성이 저하되고, 또한 전력 소모가 크다. 아울러, 디램에서의 리프레쉬 특성도 저하된다.
그러므로 최근에는 고유전 상수를 갖는 유전물질을 반도체 소자의 게이트 산화막으로 형성함으로써, 상기와 같은 문제점을 해결하고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 고유전 상수를 갖는 유전물질을 반도체 소자의 게이트 산화막으로 형성하는 방법을 제공하는데에 그 목적이 있다.
도 1a 및 도 1b는 본 발명의 반도체 소자의 게이트 산화막 제조방법을 설명하기 위한 단면도.
도 2는 본 발명의 다른 실시예를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호설명 *
1 : 반도체 기판 2 : 필드 산화막
3 : 게이트 절연막용 금속층 3a : 게이트 산화막
s : 계면 산화막
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 소자의 게이트 산화막 형성방법에 있어서, 필드산화막이 형성된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상부에 금속층을 증착하는 단계; 및 상기 금속층을 리모트(remote) 플라즈마 방식을 이용하여 산화함으로써 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 금속층은 10 ~ 100Å의 두께로 형성하며, 물리기상 증착법, 리모트(remote) 플라즈마 화학기상증착법 및 이온화된 클러스터 빔(ionized cluster beam)을 이용한 증착법 중 하나를 통하여 증착한다.
여기서, 상기 물리기상 증착법은 스퍼터링 및 이베포레이션 중 하나를 통하여 온도 -50 ~ 300℃ 범위내에서 진행하고, 상기 리모트 플라즈마 화학기상증착법은 플라즈마 소스로 ECR(electron cyclotron resonance) 방식을 이용하여 주파수 2.0 ~ 9GHz에서 진행한다. 이 때, 상기 플라즈마 여기시 헬륨(He), 아르곤(Ar), 크립톤(Kr), 크세론(Xe) 중 어느 하나를 사용하여 여기할 수 있다.
아울러, 상기 리모트 플라즈마 방식을 적용한 금속층 산화는 반도체 기판의 온도를 저온 -50 ~ 400℃ 범위에서 진행한다.
상기 리모트 플라즈마 방식을 적용한 금속층 산화는 산소이온 및 활성화된 산소(oxygen radical) 중 하나를 챔버에 여기하여 진행할 수 있는데, 상기 산소 이온은 산소(O2), 산화질소(N2O), 중수(D20)중 어느 하나를 이온화한 것을 사용한다.
여기서, 상기 산소 이온을 이용한 산화는 반도체 기판에 네거티브 바이어스를 인가하여 낮은 에너지 영역, 예컨데, 10 ~ 100eV 범위의 산소이온이 주입될 수 있도록 조절한다.
또한, 상기 활성화된 산소는 ECR(electron cyclotron resonance) 및 RLSA(radical line slot antenna)방식을 이용하여 플라즈마 하에서 활성화한 것이다.
여기서, 상기 활성화된 산소를 이용하여 산화하는 경우, 2.0 ~ 9GHz의 주파수를 사용하여 플라즈마 여기시 헬륨, 아르곤, 크립톤 및 크세론 중 어느 하나를 선택하여 진행할 수 있다.
상기 리모트 플라즈마 방식을 적용한 금속층 산화는 자외선 소스를 이용하여 산소분자를 산소가스로 형성하고, 상기 산소가스를 챔버에 여기하여 상기 금속층을 산화하는 것을 더 포함할 수 있다.
또한, 상기 반도체 기판 상부에 금속층 증착전, 상기 반도체 기판 상부에 계면 산화막을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 계면 산화막은 실리콘 산화막으로 구성되며, 두께가 3 ~ 10Å 범위로 형성한다.
또한, 상기 게이트 산화막을 형성한 다음, 상기 게이트 산화막을 어닐링 및 자외선 처리 중 하나를 수행하여 막 질을 개선하는 단계를 더 포함할 수 있다.
여기서, 상기 어닐링은 수소(H2)와 질소(N2)가 함유된 가스를 챔버내에서 450 ~ 800℃를 유지하여 진행할 수 있고, 또한, 상기 어닐링은 질소 및 산소 분위기에서 10 ~ 30분 정도 퍼니스 어닐링을 수행할 수 있으며, 아울러, 상기 어닐링은 급속 열처리(RTP)로 수행할 수 있다.
상기 자외선 처리는 챔버내의 온도를 350 ~ 450℃ 유지하면서 1 ~ 20분간 수행한다.
이하, 첨부한 도면을 참조하여 본 발명의 반도체 소자의 게이트 산화막 제조방법에 관한 바람직한 일실시예를 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 바람직한 일실시예에 따른 게이트 산화막 제조방법을 도시한 것이다.
먼저, 도 1a를 참조하면, 필드산화막(2)이 형성된 반도체 기판(1)을 제공한다. 이어서, 반도체 기판(1) 상부에 게이트 절연막용 금속층(3)을 증착한다.
이 때, 게이트 절연막용 금속층(3)은 바람직하게 10 ~ 100Å의 두께로 형성하며, 물리기상 증착법, 리모트(remote) 플라즈마 화학기상증착법 및 이온화된 클러스터 빔(ionized cluster beam)을 이용한 증착법 중 하나를 통하여 증착할 수 있다.
여기서, 상기 물리기상 증착법은 스퍼터링 및 이베포레이션 중 하나를 통하여 저온 -50 ~ 300℃ 범위내에서 진행하고, 상기 리모트 플라즈마 화학기상증착법은 플라즈마 소스로 ECR(electron cyclotron resonance) 방식을 이용하여 주파수 2.0 ~ 9GHz에서 진행한다. 이 때, 상기 플라즈마 여기시 헬륨(He), 아르곤(Ar), 크립톤(Kr), 크세론(Xe) 중 어느 하나를 사용하여 여기할 수 있다.
다음, 도 1b를 참조하면, 반도체 기판(1) 상부에 증착된 게이트 절연막용 금속층(3)을 산화하여 게이트 산화막(3a)으로 형성한다. 여기서, 게이트 산화막(3a)은 저온에서 리모트 플라즈마 산화(remote plasma oxidation)방식을 이용하여 산화공정을 수행한다. 상기 리모트 플라즈마 산화방식은 반도체 기판(1)상에 데미지나 차아징과 같은 문제점을 발생하지 않고 게이트 산화막(3a)을 형성할 수 있는 방식이다. 즉, 고유전 상수를 갖는 유전물질로 사용될 금속산화막의 소스(source)가 되는 게이트 절연막용 금속층(3)을 저온에서 증착한 후, 저온에서 리모트(remote) 방식을 이용하여 게이트 절연막용 금속층(3)을 산화하는 것이다.
상기 리모트 플라즈마 방식의 공정은 반도체 기판(1)의 온도를 저온 -50 ~ 400℃ 범위에서 진행하며, 산소이온 및 활성화된 산소(oxygen radical)중 하나를 챔버에 여기하여 진행할 수 있다. 이 때, 상기 산소 이온은 산소(O2), 산화질소(N2O), 중수(D20)중 어느 하나를 이온화한 것을 사용하며, 상기 산소 이온을 이용한 산화는 반도체 기판(1)에 네거티브 바이어스를 인가하여 낮은 에너지 영역, 예컨데, 10 ~ 100eV 범위에서 반도체 기판(1) 표면쪽으로 산소이온이 주입될수 있도록 조절한다.
또한, 상기 활성화된 산소는 ECR(electron cyclotron resonance) 및 RLSA(radical line slot antenna)방식을 이용하여 플라즈마 하에서 산소를 활성화한 것이다. 여기서, 상기 활성화된 산소를 이용하여 산화하는 경우, 2.0 ~ 9GHz의 주파수를 사용하여 플라즈마 여기시 헬륨, 아르곤, 크립톤 및 크세론 중 어느 하나를 선택하여 진행할 수 있다.
아울러, 상기 리모트 플라즈마 방식을 적용한 금속층 산화는 자외선 소스를 이용하여 산소분자를 산소가스로 형성하고, 상기 산소가스를 챔버에 여기하여 상기 금속층을 산화하는 것을 더 포함할 수 있다.
상술한 실시예에서는 설명되지 않았지만, 도 2에 도시된 바와 같이, 반도체 기판(1) 상부에 게이트 절연막용 금속층(3) 증착전, 반도체 기판(1) 상부에 계면 산화막(s)을 형성하는 단계를 더 포함할 수 있다. 이 때, 상기 계면 산화막은 실리콘 산화막으로 구성되며, 두께가 3 ~ 10Å 범위로 형성한다.
또한, 상기 게이트 산화막을 형성한 다음, 상기 게이트 산화막을 어닐링 및 자외선 처리 중 하나를 수행하여 막 질을 개선하는 단계를 더 포함할 수 있다. 여기서, 상기 어닐링은 수소(H2)와 질소(N2)가 함유된 가스를 챔버내에서 450 ~ 800℃를 유지하여 진행할 수 있고, 또한, 상기 어닐링은 질소 및 산소 분위기에서 10 ~ 30분 정도 퍼니스 어닐링을 수행할 수 있으며, 상기 어닐링은 급속 열처리(RTP)로 수행할 수 있다. 아울러, 상기 자외선 처리는 챔버내의 온도를 350 ~ 450℃ 유지하면서 1 ~ 20분간 수행하여 막질을 개선시킬 수 있다.
상기와 같이 형성된 반도체 소자의 게이트 산화막을 구비하여 다양한 형태를 갖는 반도체 소자의 게이트를 형성할 수 있다.
이상에서 자세히 설명한 바와같이, 고유전 상수를 갖는 유전물질로, 금속산화막의 소스(source)가 되는 게이트 절연막용 금속층(3)을 저온에서 증착한다.
그런다음, 저온에서 리모트 플라즈마 방식을 이용하여 반도체 기판(1)상에 데미지 발생없이 게이트 절연막용 금속층(3)을 산화함으로써, 반도체 소자의 게이트 산화막(3a)을 형성한다.
이에따라, 반도체 소자의 누설전류를 억제하여 전기적 특성을 향상시키고, 이에따른, 수율 증대의 효과가 기대된다.
기타, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
Claims (21)
- 반도체 소자의 게이트 산화막 형성방법에 있어서,필드산화막이 형성된 반도체 기판을 제공하는 단계;상기 반도체 기판 상부에 금속층을 증착하는 단계; 및상기 금속층을 리모트(remote) 플라즈마 방식을 이용하여 산화함으로써 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항에 있어서,상기 금속층은 10 ~ 100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항에 있어서,상기 금속층은 물리기상 증착법, 리모트(remote) 플라즈마 화학기상증착법 및 이온화된 클러스터 빔(ionized cluster beam)을 이용한 증착법 중 하나에 의해 증착하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 3항에 있어서,상기 물리기상 증착법은 스퍼터링 및 이베포레이션 중 하나를 통하여 온도 -50 ~ 300℃ 범위내에서 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 3항에 있어서,상기 리모트 플라즈마 화학기상증착법은 플라즈마 소스로 ECR(electron cyclotron resonance) 방식을 이용하여 주파수 2.0 ~ 9GHz에서 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 5항에 있어서,상기 플라즈마 여기시 헬륨(He), 아르곤(Ar), 크립톤(Kr), 크세론(Xe) 중 어느 하나를 사용하여 여기하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항에 있어서,상기 리모트 플라즈마 방식을 적용한 금속층 산화는 반도체 기판의 온도를 저온 -50 ~ 400℃ 범위에서 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항 또는 제 7항에 있어서,상기 리모트 플라즈마 방식을 적용한 금속층 산화는 산소이온 및 활성화된산소(oxygen radical) 중 하나를 챔버에 여기하여 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 8항에 있어서,상기 산소 이온은 산소(O2), 산화질소(N2O), 중수(D20)중 어느 하나를 이온화한 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 8항에 있어서,상기 산소 이온을 이용한 산화는 반도체 기판에 네거티브 바이어스를 인가하여 낮은 에너지 영역의 산소이온이 주입될 수 있도록 조절하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 10항에 있어서,상기 낮은 에너지는 10 ~ 100eV의 범위인 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 8항에 있어서,상기 활성화된 산소는 ECR(electron cyclotron resonance) 및 RLSA(radical line slot antenna)방식을 이용하여 플라즈마하에서 활성화된 산소인 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 12항에 있어서,상기 활성화된 산소를 이용하여 산화하는 경우, 2.0 ~ 9GHz의 주파수를 사용하여 플라즈마 여기시 헬륨, 아르곤, 크립톤 및 크세론 중 어느 하나를 선택하여 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항 또는 제 7항에 있어서,상기 리모트 플라즈마 방식을 적용한 금속층 산화는 자외선 소스를 이용하여 산소분자를 산소가스로 형성하고,상기 산소가스를 챔버에 여기하여 상기 금속층을 산화하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항에 있어서,상기 반도체 기판 상부에 금속층 증착전, 상기 반도체 기판 상부에 계면 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 15항에 있어서,상기 계면 산화막은 실리콘 산화막으로 구성되며, 두께가 3 ~ 10Å 범위로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 1항에 있어서,상기 게이트 산화막을 형성한 다음, 상기 게이트 산화막을 어닐링 및 자외선 처리 중 하나를 수행하여 막 질을 개선하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 17항에 있어서,상기 어닐링은 수소(H2)와 질소(N2)가 함유된 가스를 챔버내에서 450 ~ 800℃를 유지하여 진행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 17항에 있어서,상기 어닐링은 질소 및 산소 분위기에서 10 ~ 30분 정도 퍼니스 어닐링을 수행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 17항에 있어서,상기 어닐링은 급속 열처리(RTP)로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
- 제 17항에 있어서,상기 자외선 처리는 챔버내의 온도를 350 ~ 450℃ 유지하면서 1 ~ 20분간 수행하는 것을 특징으로 하는 반도체 소자의 게이트 산화막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068983A KR20020039084A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 게이트 산화막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000068983A KR20020039084A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 게이트 산화막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020039084A true KR20020039084A (ko) | 2002-05-25 |
Family
ID=19700078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000068983A KR20020039084A (ko) | 2000-11-20 | 2000-11-20 | 반도체 소자의 게이트 산화막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020039084A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500698B1 (ko) * | 2002-11-20 | 2005-07-12 | 광주과학기술원 | 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 |
-
2000
- 2000-11-20 KR KR1020000068983A patent/KR20020039084A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500698B1 (ko) * | 2002-11-20 | 2005-07-12 | 광주과학기술원 | 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7645709B2 (en) | Methods for low temperature oxidation of a semiconductor device | |
| US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
| US7217659B2 (en) | Process for producing materials for electronic device | |
| US8207044B2 (en) | Methods for oxidation of a semiconductor device | |
| US20100267247A1 (en) | Dual Frequency Low Temperature Oxidation of a Semiconductor Device | |
| KR20050106091A (ko) | 낮은 ｅｏｔ 플라즈마 질화 게이트 절연체를 위한 ２ 단계포스트 질화 어닐링 | |
| JP2003518781A (ja) | 絶縁薄膜を製造する方法 | |
| JP2002261091A (ja) | 半導体装置およびその製造方法 | |
| KR20040102229A (ko) | 기판 처리 방법 | |
| KR20060118620A (ko) | 기판 처리 방법 및 반도체 장치의 제조 방법 | |
| US20050255711A1 (en) | Method for forming underlying insulation film | |
| WO2011097178A2 (en) | Methods for nitridation and oxidation | |
| US8435906B2 (en) | Methods for forming conformal oxide layers on semiconductor devices | |
| KR100464424B1 (ko) | 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법 | |
| KR20020039084A (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| KR100414948B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7811892B2 (en) | Multi-step annealing process | |
| CN110400754B (zh) | 一种氧化物半导体薄膜晶体管的制造方法 | |
| JPH04177735A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| KR100379533B1 (ko) | 반도체소자의 게이트절연막 제조방법 | |
| KR100324822B1 (ko) | 반도체소자의 게이트 산화막 제조방법 | |
| JP2006216774A (ja) | 絶縁膜の成膜方法 | |
| KR100321702B1 (ko) | 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법 | |
| JP2004128210A (ja) | プラズマドーピング方法及び装置 | |
| KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |