JP2002064097A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002064097A JP2002064097A JP2000190977A JP2000190977A JP2002064097A JP 2002064097 A JP2002064097 A JP 2002064097A JP 2000190977 A JP2000190977 A JP 2000190977A JP 2000190977 A JP2000190977 A JP 2000190977A JP 2002064097 A JP2002064097 A JP 2002064097A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- bond
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 界面準位及び固定電荷が少なくボロンの突き
抜けを防止するシリコン窒化酸化膜の形成を可能とす
る。 【解決手段】 シリコン酸化膜表面にSi−H結合、S
i−F結合或いはSi−Cl結合を導入し、この表面を
窒化することで、シリコン酸化膜表面のみにシリコン窒
化酸化膜を形成する。
抜けを防止するシリコン窒化酸化膜の形成を可能とす
る。 【解決手段】 シリコン酸化膜表面にSi−H結合、S
i−F結合或いはSi−Cl結合を導入し、この表面を
窒化することで、シリコン酸化膜表面のみにシリコン窒
化酸化膜を形成する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体基板上に形
成された高信頼性の絶縁膜を有する半導体装置の製造方
法に関する。
成された高信頼性の絶縁膜を有する半導体装置の製造方
法に関する。
【0002】
【従来の技術】近年、Metal Oxide Semiconductor Fiel
d Effect Transistor(MOSFET)の微細化が進むに
つれ、ゲート絶縁膜がシリコン酸化膜であるMOSFE
Tでは、シリコン酸化膜の膜厚を2nm以下と非常に薄
く形成しなくてはならなくなり、充分な信頼性を得るこ
とが困難になってきている。
d Effect Transistor(MOSFET)の微細化が進むに
つれ、ゲート絶縁膜がシリコン酸化膜であるMOSFE
Tでは、シリコン酸化膜の膜厚を2nm以下と非常に薄
く形成しなくてはならなくなり、充分な信頼性を得るこ
とが困難になってきている。
【0003】その主な原因の一つに、p型MOSFET
に使用されているp型ポリSiゲート電極中の不純物で
あるボロンが、薄いシリコン酸化膜中を突き抜けてシリ
コン基板中に拡散し、p型MOSFETのしきい値電圧
を変動させるといった問題がある(T. Kuroi et al., J
pn. J. Appl. Phys. Vol. 34(1995) pp.771)。
に使用されているp型ポリSiゲート電極中の不純物で
あるボロンが、薄いシリコン酸化膜中を突き抜けてシリ
コン基板中に拡散し、p型MOSFETのしきい値電圧
を変動させるといった問題がある(T. Kuroi et al., J
pn. J. Appl. Phys. Vol. 34(1995) pp.771)。
【0004】この問題を解決するためにシリコン窒化酸
化膜をゲート絶縁膜に用いたMOSFETが注目されて
いる。シリコン窒化酸化膜は、シリコン酸化膜よりも比
誘電率が大きく、ボロンがゲート絶縁膜を突き向けない
ようにできるためである。
化膜をゲート絶縁膜に用いたMOSFETが注目されて
いる。シリコン窒化酸化膜は、シリコン酸化膜よりも比
誘電率が大きく、ボロンがゲート絶縁膜を突き向けない
ようにできるためである。
【0005】シリコン窒化酸化膜をシリコン基板上に作
成するためには、先ずシリコン基板上にシリコン酸化膜
を形成し、NH3雰囲気中で高温アニールすることで、
このシリコン酸化膜を窒化する方法(M. Yasuda et a
l., Extended Abst. of SSDM(1991) pp.237)や、N2
O雰囲気中或いはNO雰囲気中で高温アニールすること
で、このシリコン酸化膜を窒化する方法(R. Koba et a
l., J. ElectroChem. Soc., 135 (1988) pp.144)があ
る。
成するためには、先ずシリコン基板上にシリコン酸化膜
を形成し、NH3雰囲気中で高温アニールすることで、
このシリコン酸化膜を窒化する方法(M. Yasuda et a
l., Extended Abst. of SSDM(1991) pp.237)や、N2
O雰囲気中或いはNO雰囲気中で高温アニールすること
で、このシリコン酸化膜を窒化する方法(R. Koba et a
l., J. ElectroChem. Soc., 135 (1988) pp.144)があ
る。
【0006】上記した方法のうちNO雰囲気中でシリコ
ン基板上に形成されたシリコン酸化膜を高温アニールし
て、シリコン窒化酸化膜を形成する方法を説明する。
ン基板上に形成されたシリコン酸化膜を高温アニールし
て、シリコン窒化酸化膜を形成する方法を説明する。
【0007】先ず、シリコン基板を900℃に加熱し、
酸素ガスを供給することでシリコン基板の表面にシリコ
ン酸化膜を形成する。
酸素ガスを供給することでシリコン基板の表面にシリコ
ン酸化膜を形成する。
【0008】次に、同じ温度で炉内に連続してNOガス
を供給し、シリコン酸化膜を窒化し、シリコン窒化酸化
膜を形成する。
を供給し、シリコン酸化膜を窒化し、シリコン窒化酸化
膜を形成する。
【0009】このようにして形成されたシリコン窒化酸
化膜をp型MOSFETのゲート絶縁膜に用いること
で、絶縁膜中の窒素によってボロンの突き抜け量を減少
させ、p型MOSFETのしきい値変動を抑制すること
に成功している。
化膜をp型MOSFETのゲート絶縁膜に用いること
で、絶縁膜中の窒素によってボロンの突き抜け量を減少
させ、p型MOSFETのしきい値変動を抑制すること
に成功している。
【0010】しかしながらこの窒化方法では、窒素原子
がゲート絶縁膜とシリコン基板との界面付近に拡散して
しまうため、界面準位と固定電荷が増加してしまう問題
が生じている(黒井等、応用物理、66巻(1997) pp.38
1)。この現象は窒化の際に900℃というアニール温
度が高温であるためにシリコン酸化膜中に導入された窒
素原子がシリコン基板界面まで拡散し、界面にトラップ
されてしまうことで生じると考えられる。また発明者ら
の実験によると同様の問題がNH3やN2O雰囲気中の
高温アニールによる場合にも生じていた。
がゲート絶縁膜とシリコン基板との界面付近に拡散して
しまうため、界面準位と固定電荷が増加してしまう問題
が生じている(黒井等、応用物理、66巻(1997) pp.38
1)。この現象は窒化の際に900℃というアニール温
度が高温であるためにシリコン酸化膜中に導入された窒
素原子がシリコン基板界面まで拡散し、界面にトラップ
されてしまうことで生じると考えられる。また発明者ら
の実験によると同様の問題がNH3やN2O雰囲気中の
高温アニールによる場合にも生じていた。
【0011】
【発明が解決しようとする課題】上述したように、NO
ガス、NH3やN2O雰囲気中の高温アニールでは、シ
リコン酸化膜を窒化する際に、窒素原子が絶縁膜とシリ
コン基板の界面に拡散してしまうため、界面準位と固定
電荷が増加してしまう問題がある。
ガス、NH3やN2O雰囲気中の高温アニールでは、シ
リコン酸化膜を窒化する際に、窒素原子が絶縁膜とシリ
コン基板の界面に拡散してしまうため、界面準位と固定
電荷が増加してしまう問題がある。
【0012】本発明は、上記問題点を解決するためにな
されたものであり、シリコン酸化膜を窒化する際に、窒
素原子がシリコン基板界面に拡散することを抑制して、
界面準位及び固定電荷を抑制することを目的とする。
されたものであり、シリコン酸化膜を窒化する際に、窒
素原子がシリコン基板界面に拡散することを抑制して、
界面準位及び固定電荷を抑制することを目的とする。
【0013】それにより電気的特性が高く信頼性の高い
シリコン窒化酸化膜を実現し、このシリコン窒化酸化膜
をゲート絶縁膜に用いた半導体装置を提供することを目
的とする。
シリコン窒化酸化膜を実現し、このシリコン窒化酸化膜
をゲート絶縁膜に用いた半導体装置を提供することを目
的とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、半導体基板上のシリコン酸化膜表面に、Si−H結
合、Si−F結合及びSi−Cl結合とから選ばれる少
なくとも一つの結合を形成する工程と、前記結合が形成
された前記シリコン酸化膜表面を窒化する工程とを具備
することを特徴とする半導体装置の製造方法を提供す
る。
に、半導体基板上のシリコン酸化膜表面に、Si−H結
合、Si−F結合及びSi−Cl結合とから選ばれる少
なくとも一つの結合を形成する工程と、前記結合が形成
された前記シリコン酸化膜表面を窒化する工程とを具備
することを特徴とする半導体装置の製造方法を提供す
る。
【0015】本発明によると、Si−H結合、Si−F
結合或いはSi−Cl結合がNと挿入反応或いは置換反
応することによりSi−N結合を形成する。Si−H結
合、Si−F結合、Si−Cl結合は、予めシリコン酸
化膜の表面に形成されており、基板温度やNのエネルギ
ーを前記挿入反応或いは置換反応は生じるがシリコン酸
化膜中をNが拡散しない範囲に制御することで、絶縁膜
と半導体基板界面にNが拡散することを防ぐことができ
る。
結合或いはSi−Cl結合がNと挿入反応或いは置換反
応することによりSi−N結合を形成する。Si−H結
合、Si−F結合、Si−Cl結合は、予めシリコン酸
化膜の表面に形成されており、基板温度やNのエネルギ
ーを前記挿入反応或いは置換反応は生じるがシリコン酸
化膜中をNが拡散しない範囲に制御することで、絶縁膜
と半導体基板界面にNが拡散することを防ぐことができ
る。
【0016】特に、前記Si−H結合、Si−F結合或
いはSi−Cl結合が形成された前記シリコン酸化膜表
面を窒素ラジカル中に晒し、前記シリコン酸化膜表面を
窒化することが望ましい。
いはSi−Cl結合が形成された前記シリコン酸化膜表
面を窒素ラジカル中に晒し、前記シリコン酸化膜表面を
窒化することが望ましい。
【0017】窒素ラジカルによる窒化は、シリコン酸化
膜表面を十分に窒化させることができかつ半導体基板界
面にNが拡散するのを十分に防止できる。
膜表面を十分に窒化させることができかつ半導体基板界
面にNが拡散するのを十分に防止できる。
【0018】また、前記Si−H結合、Si−F結合或
いはSi−Cl結合が形成された前記シリコン酸化膜表
面を窒素ガスまたは窒素化合物ガス中に晒し、100℃
以上600℃以下の温度でアニールすることで前記シリ
コン酸化膜表面を窒化してもよい。100℃以下の温度
では、十分な窒化を行うことができないし、600℃以
上の温度では、Nが絶縁膜と半導体基板界面に拡散して
しまう恐れがある。この温度範囲で窒化することによっ
てシリコン酸化膜表面を十分に窒化させることができか
つ半導体基板界面にNが拡散するのを十分に防止でき
る。
いはSi−Cl結合が形成された前記シリコン酸化膜表
面を窒素ガスまたは窒素化合物ガス中に晒し、100℃
以上600℃以下の温度でアニールすることで前記シリ
コン酸化膜表面を窒化してもよい。100℃以下の温度
では、十分な窒化を行うことができないし、600℃以
上の温度では、Nが絶縁膜と半導体基板界面に拡散して
しまう恐れがある。この温度範囲で窒化することによっ
てシリコン酸化膜表面を十分に窒化させることができか
つ半導体基板界面にNが拡散するのを十分に防止でき
る。
【0019】また、前記Si−H結合は、前記半導体基
板上の前記シリコン酸化膜表面をHF溶液に晒すことに
より簡単に形成できる。
板上の前記シリコン酸化膜表面をHF溶液に晒すことに
より簡単に形成できる。
【0020】また、前記Si−H結合は、前記半導体基
板上の前記シリコン酸化膜表面を水素ガス雰囲気中でア
ニールすることにより形成されてもよい。
板上の前記シリコン酸化膜表面を水素ガス雰囲気中でア
ニールすることにより形成されてもよい。
【0021】また、前記Si−F結合は、前記半導体基
板上の前記シリコン酸化膜表面を弗素系ガス雰囲気中に
晒すことにより簡単に形成できる。
板上の前記シリコン酸化膜表面を弗素系ガス雰囲気中に
晒すことにより簡単に形成できる。
【0022】また、前記Si−F結合は、前記半導体基
板上の前記シリコン酸化膜表面を弗素系ラジカルガス雰
囲気中に晒すことにより形成してもよい。
板上の前記シリコン酸化膜表面を弗素系ラジカルガス雰
囲気中に晒すことにより形成してもよい。
【0023】また、前記Si−Cl結合は、前記半導体
基板上の前記シリコン酸化膜表面を塩素系ガス雰囲気中
に晒すことにより簡単に形成できる。
基板上の前記シリコン酸化膜表面を塩素系ガス雰囲気中
に晒すことにより簡単に形成できる。
【0024】また、前記Si−Cl結合は、前記半導体
基板上の前記シリコン酸化膜表面を塩素系ラジカルガス
雰囲気中に晒すことにより形成してもよい。
基板上の前記シリコン酸化膜表面を塩素系ラジカルガス
雰囲気中に晒すことにより形成してもよい。
【0025】また、本発明は、半導体基板表面を弗素終
端する工程と、前記弗素終端した半導体基板表面を酸化
し、表面にSi−F結合を有するシリコン酸化膜を形成
する工程と、前記Si−F結合が形成された前記シリコ
ン酸化膜表面を窒化する工程とを具備することを特徴と
する半導体装置の製造方法を提供する。
端する工程と、前記弗素終端した半導体基板表面を酸化
し、表面にSi−F結合を有するシリコン酸化膜を形成
する工程と、前記Si−F結合が形成された前記シリコ
ン酸化膜表面を窒化する工程とを具備することを特徴と
する半導体装置の製造方法を提供する。
【0026】この方法では、半導体基板表面を弗素終端
させてSi−F結合を形成する。この後に酸化させる
と、酸化膜がSi−F結合を表面に残しながら成長す
る。こうして表面にSi−F結合を有するシリコン酸化
膜を形成できる。後の窒化工程は前述した通りの方法で
行うことが可能である。
させてSi−F結合を形成する。この後に酸化させる
と、酸化膜がSi−F結合を表面に残しながら成長す
る。こうして表面にSi−F結合を有するシリコン酸化
膜を形成できる。後の窒化工程は前述した通りの方法で
行うことが可能である。
【0027】また、前記半導体基板表面を弗素終端する
工程は、前記半導体基板表面を弗素系ガスや弗素系ラジ
カルガス雰囲気中に晒すことにより簡単に行うことがで
きる。
工程は、前記半導体基板表面を弗素系ガスや弗素系ラジ
カルガス雰囲気中に晒すことにより簡単に行うことがで
きる。
【0028】また、本発明は、半導体基板表面を塩素終
端する工程と、前記塩素終端した半導体基板表面を酸化
し、表面にSi−Cl結合を有するシリコン酸化膜を形
成する工程と、前記Si−Cl結合が形成された前記シ
リコン酸化膜表面を窒化する工程とを具備することを特
徴とする半導体装置の製造方法を手供する。
端する工程と、前記塩素終端した半導体基板表面を酸化
し、表面にSi−Cl結合を有するシリコン酸化膜を形
成する工程と、前記Si−Cl結合が形成された前記シ
リコン酸化膜表面を窒化する工程とを具備することを特
徴とする半導体装置の製造方法を手供する。
【0029】この方法では、半導体基板表面を弗素終端
させてSi−Cl結合を形成する。この後に酸化させる
と、酸化膜がSi−Cl結合を表面に残しながら成長す
る。こうして表面にSi−Cl結合を有するシリコン酸
化膜を形成できる。後の窒化工程は前述した通りの方法
で行うことが可能である。
させてSi−Cl結合を形成する。この後に酸化させる
と、酸化膜がSi−Cl結合を表面に残しながら成長す
る。こうして表面にSi−Cl結合を有するシリコン酸
化膜を形成できる。後の窒化工程は前述した通りの方法
で行うことが可能である。
【0030】また、前記半導体基板表面を塩素終端する
工程は、前記半導体基板表面を塩素系ラジカルガス雰囲
気中に晒すことにより簡単に行うことができる。
工程は、前記半導体基板表面を塩素系ラジカルガス雰囲
気中に晒すことにより簡単に行うことができる。
【0031】また、本発明は、半導体基板上のシリコン
酸化膜表面に電子或いは光を照射することにより、前記
シリコン酸化膜表面に欠陥を形成する工程と、前記欠陥
が形成された前記シリコン酸化膜表面を窒化する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
酸化膜表面に電子或いは光を照射することにより、前記
シリコン酸化膜表面に欠陥を形成する工程と、前記欠陥
が形成された前記シリコン酸化膜表面を窒化する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
【0032】また、本発明は、半導体基板上のシリコン
酸化膜表面に局所的に電子或いは光を照射することによ
り、前記シリコン酸化膜表面に局所的に欠陥を形成する
工程と、前記欠陥が形成された前記シリコン酸化膜表面
を局所的に窒化しシリコン窒化酸化膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
酸化膜表面に局所的に電子或いは光を照射することによ
り、前記シリコン酸化膜表面に局所的に欠陥を形成する
工程と、前記欠陥が形成された前記シリコン酸化膜表面
を局所的に窒化しシリコン窒化酸化膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
【0033】このようにすることに半導体基板上に選択
的にシリコン窒化酸化膜を所望のパターンに形成でき
る。
的にシリコン窒化酸化膜を所望のパターンに形成でき
る。
【0034】本発明によると、予めシリコン酸化膜の表
面に電子或いは光を照射することで欠陥を導入する。こ
の欠陥はシリコン酸化膜と半導体基板界面の界面には達
成しない程度のエネルギーにより、電子や光の照射エネ
ルギーを制御する。次に、基板温度やNのエネルギーを
前記欠陥部分にNが捉えられるがシリコン酸化膜中をN
が拡散しない範囲に制御することで、絶縁膜と半導体基
板界面にNが拡散することを防ぐことができる。
面に電子或いは光を照射することで欠陥を導入する。こ
の欠陥はシリコン酸化膜と半導体基板界面の界面には達
成しない程度のエネルギーにより、電子や光の照射エネ
ルギーを制御する。次に、基板温度やNのエネルギーを
前記欠陥部分にNが捉えられるがシリコン酸化膜中をN
が拡散しない範囲に制御することで、絶縁膜と半導体基
板界面にNが拡散することを防ぐことができる。
【0035】このような窒化条件としては窒素ラジカル
を用いることが望ましいし、100℃以上600℃以下
の温度条件で行うことが望ましい。その理由は前述の通
りである。
を用いることが望ましいし、100℃以上600℃以下
の温度条件で行うことが望ましい。その理由は前述の通
りである。
【0036】以上の方法によって、半導体基板の界面に
N原子が実質的にないシリコン窒化酸化膜をナノオーダ
の膜厚で半導体基板上に形成できる。この絶縁膜をゲー
ト絶縁膜として用いることで、チェネル長が50nmを
切るようなMOSトランジスタを信頼性よく形成するこ
とが可能となる。
N原子が実質的にないシリコン窒化酸化膜をナノオーダ
の膜厚で半導体基板上に形成できる。この絶縁膜をゲー
ト絶縁膜として用いることで、チェネル長が50nmを
切るようなMOSトランジスタを信頼性よく形成するこ
とが可能となる。
【0037】
【発明の実施の形態】以下、図面を参照して、本発明の
好ましい実施形態について詳細に説明する。
好ましい実施形態について詳細に説明する。
【0038】図1は、本発明の第1の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【0039】先ず、図1(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このn型シリコン基板1
の表面を硫酸過水処理→塩酸過水処理→希弗酸処理の順
に前処理し、基板表面を水素終端する。次に、この水素
終端されたシリコン基板1を炉内に搬入する。次に、基
板温度900℃でDry酸化し、シリコン基板1上にシ
リコン酸化膜2を形成する。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このn型シリコン基板1
の表面を硫酸過水処理→塩酸過水処理→希弗酸処理の順
に前処理し、基板表面を水素終端する。次に、この水素
終端されたシリコン基板1を炉内に搬入する。次に、基
板温度900℃でDry酸化し、シリコン基板1上にシ
リコン酸化膜2を形成する。
【0040】次に、図1(b)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な水素原
子6をシリコン酸化膜2の表面に供給し水素処理を行
う。それによりシリコン酸化膜2表面にSi−H結合7
を形成する。
波放電によるダウンフロープラズマにより活性な水素原
子6をシリコン酸化膜2の表面に供給し水素処理を行
う。それによりシリコン酸化膜2表面にSi−H結合7
を形成する。
【0041】次に、図1(c)に示すように、ガスを切
り替えてマイクロ波放電によるダンフロープラズマによ
り活性な窒素原子5を生成し、シリコン酸化膜2に供給
する窒化処理を行う。このとき活性な窒素原子5はSi
−H結合7との挿入反応(Si−H+N*→Si−N−
H)により、シリコン酸化膜2の表面を窒化する。
り替えてマイクロ波放電によるダンフロープラズマによ
り活性な窒素原子5を生成し、シリコン酸化膜2に供給
する窒化処理を行う。このとき活性な窒素原子5はSi
−H結合7との挿入反応(Si−H+N*→Si−N−
H)により、シリコン酸化膜2の表面を窒化する。
【0042】以下にシリコン酸化膜2を水素処理した後
窒化処理したプロセス条件を記す。 <水素処理→窒化処理> 基板温度:室温 ガス :H2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) 全圧 :1Torr 処理時間:水素処理30分→窒化30分 以上の活性な水素原子を用いた水素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜2表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
窒化処理したプロセス条件を記す。 <水素処理→窒化処理> 基板温度:室温 ガス :H2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) 全圧 :1Torr 処理時間:水素処理30分→窒化30分 以上の活性な水素原子を用いた水素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜2表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
【0043】ここで必要なことは窒素ラジカルとSi−
H結合との挿入反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にNが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
H結合との挿入反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にNが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
【0044】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0045】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
【0046】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0047】また、本実施形態では、活性な水素原子を
用いた水素処理を用いてSi−H結合をシリコン酸化膜
2の表面に形成したが、HF溶液処理或いはH2アニー
ル等により、シリコン酸化膜表面にSi−H結合を形成
してもよい。HF溶液処理を用いると溶液処理であるの
で、チャンバー内を真空引きする等の気相処理の工程を
省ける。またH2アニール処理では水素をラジカル化す
る必要がなく工程を省ける。この後活性な窒素ガスで処
理することで同様の効果を得ることができる。
用いた水素処理を用いてSi−H結合をシリコン酸化膜
2の表面に形成したが、HF溶液処理或いはH2アニー
ル等により、シリコン酸化膜表面にSi−H結合を形成
してもよい。HF溶液処理を用いると溶液処理であるの
で、チャンバー内を真空引きする等の気相処理の工程を
省ける。またH2アニール処理では水素をラジカル化す
る必要がなく工程を省ける。この後活性な窒素ガスで処
理することで同様の効果を得ることができる。
【0048】窒化処理としては活性な窒素を用いるラジ
カル窒化のほかに、窒素雰囲気中でのアニールによる窒
化処理でも良い。この場合アニール温度を100℃以上
600℃以下にすることでシリコン酸化膜表面を十分に
窒化させることができかつシリコン基板界面にNが拡散
するのを十分に防止できる。
カル窒化のほかに、窒素雰囲気中でのアニールによる窒
化処理でも良い。この場合アニール温度を100℃以上
600℃以下にすることでシリコン酸化膜表面を十分に
窒化させることができかつシリコン基板界面にNが拡散
するのを十分に防止できる。
【0049】図2は、本発明の第2の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【0050】先ず、図2(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このシリコン基板を硫酸
過水処理→塩酸過水処理→希弗酸処理の順に前処理し、
基板表面を水素終端する。次に、この水素終端シリコン
基板1を炉内に搬入する。次に、基板温度900℃でD
ry酸化し、シリコン酸化膜2を形成する。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このシリコン基板を硫酸
過水処理→塩酸過水処理→希弗酸処理の順に前処理し、
基板表面を水素終端する。次に、この水素終端シリコン
基板1を炉内に搬入する。次に、基板温度900℃でD
ry酸化し、シリコン酸化膜2を形成する。
【0051】次に、図2(b)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な塩素原
子8をシリコン酸化膜2の表面に供給する塩素処理を行
い、シリコン酸化膜表面にSi−Cl結合9を形成す
る。
波放電によるダウンフロープラズマにより活性な塩素原
子8をシリコン酸化膜2の表面に供給する塩素処理を行
い、シリコン酸化膜表面にSi−Cl結合9を形成す
る。
【0052】次に、図2(c)に示すように、連続して
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子5を基板に供給する窒化処理
を行い、Si−Cl結合9と置換反応(Si−Cl+N
*→Si−N+Cl)させ、シリコン酸化膜2の表面を
窒化する。
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子5を基板に供給する窒化処理
を行い、Si−Cl結合9と置換反応(Si−Cl+N
*→Si−N+Cl)させ、シリコン酸化膜2の表面を
窒化する。
【0053】以下にシリコン酸化膜2を塩素処理した後
窒化処理したプロセス条件を記す。 <塩素処理→窒化処理> 基板温度:室温 ガス :Cl2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) 全圧 :1Torr 処理時間:塩素処理30分→窒化30分 以上の活性な塩素原子を用いた塩素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜2表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
窒化処理したプロセス条件を記す。 <塩素処理→窒化処理> 基板温度:室温 ガス :Cl2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) 全圧 :1Torr 処理時間:塩素処理30分→窒化30分 以上の活性な塩素原子を用いた塩素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜2表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
【0054】ここで必要なことは窒素ラジカルとSi−
Cl結合との置換反応は起こるが、Nがシリコン基板1
の界面に拡散しない程度の窒素ラジカルエネルギー及び
基板温度に調節しなければいけない。本実施形態ではシ
リコン基板と形成されたシリコン窒化酸化膜との界面に
は実質的にNが存在せず、窒化処理による不要な界面順
位や固定電荷は見られなかった。
Cl結合との置換反応は起こるが、Nがシリコン基板1
の界面に拡散しない程度の窒素ラジカルエネルギー及び
基板温度に調節しなければいけない。本実施形態ではシ
リコン基板と形成されたシリコン窒化酸化膜との界面に
は実質的にNが存在せず、窒化処理による不要な界面順
位や固定電荷は見られなかった。
【0055】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0056】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
【0057】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0058】また、活性な塩素原子を用いた塩素処理以
外の方法でSi−Cl結合を形成してもよい。例えばH
Cl、Cl2等の塩素系ガス中のアニール等により、シ
リコン酸化膜2の表面にSi−Cl結合を形成してもよ
い。この場合もその後活性な窒素ガスで処理することで
同様の効果を得ることができる。
外の方法でSi−Cl結合を形成してもよい。例えばH
Cl、Cl2等の塩素系ガス中のアニール等により、シ
リコン酸化膜2の表面にSi−Cl結合を形成してもよ
い。この場合もその後活性な窒素ガスで処理することで
同様の効果を得ることができる。
【0059】また、窒化処理としては活性な窒素を用い
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を100
℃以上600℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にN
が拡散するのを十分に防止できる。
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を100
℃以上600℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にN
が拡散するのを十分に防止できる。
【0060】また、シリコン酸化膜表面処理は塩素系ガ
スだけでなく、弗素等のハロゲンガスを用いても同様の
効果を得る。例えばHF溶液から生じるHF蒸気を用い
てシリコン酸化膜表面にSi−F結合を形成し、連続で
窒化処理することでSi−FとNの置換反応により酸化
膜表面に窒素原子を導入できる。
スだけでなく、弗素等のハロゲンガスを用いても同様の
効果を得る。例えばHF溶液から生じるHF蒸気を用い
てシリコン酸化膜表面にSi−F結合を形成し、連続で
窒化処理することでSi−FとNの置換反応により酸化
膜表面に窒素原子を導入できる。
【0061】この後の窒化工程は本実施例と同じ条件で
行うことでシリコン窒化酸化膜を形成できる。
行うことでシリコン窒化酸化膜を形成できる。
【0062】図3にシリコン酸化膜2の表面をHF蒸気
処理してSi−F結合を形成し、その後に上記窒化条件
で窒化して、シリコン窒化酸化膜を形成した場合と、シ
リコン酸化膜の表面をHF上記処理せずに上記窒化条件
で窒化処理した場合のシリコン酸化膜2表面のX線光電
子分光分析結果を示す。
処理してSi−F結合を形成し、その後に上記窒化条件
で窒化して、シリコン窒化酸化膜を形成した場合と、シ
リコン酸化膜の表面をHF上記処理せずに上記窒化条件
で窒化処理した場合のシリコン酸化膜2表面のX線光電
子分光分析結果を示す。
【0063】横軸はフェルミレベルを基準とした内殻N
1sの束縛エネルギー、縦軸はX線照射により内殻N1
sから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜2の表面の窒素濃度を
導出できる。
1sの束縛エネルギー、縦軸はX線照射により内殻N1
sから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜2の表面の窒素濃度を
導出できる。
【0064】図3の結果より、HF処理をしてSi−F
結合を形成して窒化した場合には、束縛エネルギー40
0eV付近にピークを有しており、シリコン酸化膜2の
表面に窒素が取り込まれることが分かる。この時シリコ
ン酸化膜2の表面の窒素濃度は2.8atom%であ
る。
結合を形成して窒化した場合には、束縛エネルギー40
0eV付近にピークを有しており、シリコン酸化膜2の
表面に窒素が取り込まれることが分かる。この時シリコ
ン酸化膜2の表面の窒素濃度は2.8atom%であ
る。
【0065】一方HF処理をせずに同じ条件で窒化した
場合には内殻N1sからのピークはなく、シリコン酸化
膜2表面には十分に窒素が取りこめられていないことが
分かる。これは本実施形態で用いた窒化条件では、Si
−F結合とNの置換反応は生じるがシリコン酸化膜中を
Nが拡散することを防ぐ条件であることが分かる。この
ことはSi−H結合とNの挿入反応やSi−Cl結合と
Nの置換反応においても同様にいえる。
場合には内殻N1sからのピークはなく、シリコン酸化
膜2表面には十分に窒素が取りこめられていないことが
分かる。これは本実施形態で用いた窒化条件では、Si
−F結合とNの置換反応は生じるがシリコン酸化膜中を
Nが拡散することを防ぐ条件であることが分かる。この
ことはSi−H結合とNの挿入反応やSi−Cl結合と
Nの置換反応においても同様にいえる。
【0066】図4は、本発明の第3の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【0067】先ず、図4(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このシリコン基板1を硫
酸過水処理→塩酸過水処理の順に前処理する。このとき
シリコン基板1の表面にはケミカルオキサイド10が形
成されている。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、このシリコン基板1を硫
酸過水処理→塩酸過水処理の順に前処理する。このとき
シリコン基板1の表面にはケミカルオキサイド10が形
成されている。
【0068】次に、図4(b)に示すように、このケミ
カルオキサイド10が形成されたシリコン基板1を炉内
に搬入する。次に、無水弗化水素ガス(AHF)11に
よる無水弗化水素処理によりケミカルオキサイド10を
除去し、シリコン基板1の表面を弗素原子12で終端す
る。
カルオキサイド10が形成されたシリコン基板1を炉内
に搬入する。次に、無水弗化水素ガス(AHF)11に
よる無水弗化水素処理によりケミカルオキサイド10を
除去し、シリコン基板1の表面を弗素原子12で終端す
る。
【0069】次に、図4(c)に示すように、乾燥酸素
13により基板温度900℃で酸化処理し、シリコン酸
化膜2を形成する。このときシリコン基板1の表面に形
成されていたSi−F結合は酸化とともに形成されたシ
リコン酸化膜2の表面に移動し、シリコン酸化膜2の表
面近傍にSi−F結合を形成する。
13により基板温度900℃で酸化処理し、シリコン酸
化膜2を形成する。このときシリコン基板1の表面に形
成されていたSi−F結合は酸化とともに形成されたシ
リコン酸化膜2の表面に移動し、シリコン酸化膜2の表
面近傍にSi−F結合を形成する。
【0070】次に、図4(d)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、弗素原子
12と置換反応(Si−F+N*→Si−N+F)によ
り、シリコン酸化膜2の表面を窒化する。
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、弗素原子
12と置換反応(Si−F+N*→Si−N+F)によ
り、シリコン酸化膜2の表面を窒化する。
【0071】以下にシリコン基板1を無水弗化水素処理
した後酸化し、表面にSi−F結合を有するシリコン酸
化膜2を形成した後、窒化処理したプロセス条件を記
す。 <無水弗化水素処理> 基板温度:室温 ガス :AHF 100sccm 全圧 :1Torr 処理時間:30分 <酸化処理> 基板温度:900℃ ガス :O2 1slm 全圧 :400Torr 処理時間:30分 <窒化処理> 基板温度:室温 ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr 処理時間:30分 以上の無水弗化水素処理と酸化処理と活性な窒素原子を
用いた窒化処理により、シリコン酸化膜2表面のみ窒化
されたシリコン窒化酸化膜を形成することができる。
した後酸化し、表面にSi−F結合を有するシリコン酸
化膜2を形成した後、窒化処理したプロセス条件を記
す。 <無水弗化水素処理> 基板温度:室温 ガス :AHF 100sccm 全圧 :1Torr 処理時間:30分 <酸化処理> 基板温度:900℃ ガス :O2 1slm 全圧 :400Torr 処理時間:30分 <窒化処理> 基板温度:室温 ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr 処理時間:30分 以上の無水弗化水素処理と酸化処理と活性な窒素原子を
用いた窒化処理により、シリコン酸化膜2表面のみ窒化
されたシリコン窒化酸化膜を形成することができる。
【0072】ここで必要なことは窒素ラジカルとSi−
F結合との挿入反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にNが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
F結合との挿入反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にNが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
【0073】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0074】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
【0075】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0076】また無水弗化水素処理以外の方法で基板表
面に弗素原子を導入してもよい。例えば活性な弗素ガス
処理或いはF2アニール等により、弗素終端シリコン表
面を形成することが可能であり、酸化後の活性な窒素ガ
ス処理により同様の効果を得ることができる。
面に弗素原子を導入してもよい。例えば活性な弗素ガス
処理或いはF2アニール等により、弗素終端シリコン表
面を形成することが可能であり、酸化後の活性な窒素ガ
ス処理により同様の効果を得ることができる。
【0077】更にシリコン基板のケミカルオキサイド除
去処理は弗素系ガスだけでなく、塩素等のハロゲンガス
を用いても同様の効果を得ることができる。このときは
シリコン基板1の表面は塩素原子で終端する。さらに酸
化処理を施すと、シリコン酸化膜2の表面はSi−Cl
結合を有することになる。これは酸化処理することによ
ってシリコン基板の表面に形成されていたSi−Cl結
合は酸化と共に形成されたシリコン酸化膜の表面に移動
し、シリコン酸化膜の表面近傍にSi−Cl結合を形成
するためである。この後の窒化処理によりSi−Cl結
合とNの置換反応によりシリコン酸化膜表面のみ窒化さ
れる。
去処理は弗素系ガスだけでなく、塩素等のハロゲンガス
を用いても同様の効果を得ることができる。このときは
シリコン基板1の表面は塩素原子で終端する。さらに酸
化処理を施すと、シリコン酸化膜2の表面はSi−Cl
結合を有することになる。これは酸化処理することによ
ってシリコン基板の表面に形成されていたSi−Cl結
合は酸化と共に形成されたシリコン酸化膜の表面に移動
し、シリコン酸化膜の表面近傍にSi−Cl結合を形成
するためである。この後の窒化処理によりSi−Cl結
合とNの置換反応によりシリコン酸化膜表面のみ窒化さ
れる。
【0078】また、窒化処理としては活性な窒素を用い
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を100
℃以上600℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にN
が拡散するのを十分に防止できる。
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を100
℃以上600℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にN
が拡散するのを十分に防止できる。
【0079】図5は、本発明の第4の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【0080】先ず、図5(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端シリコン基板1を
炉内に搬入する。次に、基板温度900℃でDry酸化
をし、シリコン酸化膜2を形成する。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端シリコン基板1を
炉内に搬入する。次に、基板温度900℃でDry酸化
をし、シリコン酸化膜2を形成する。
【0081】次に、図5(b)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な弗素原
子12をシリコン酸化膜2表面に供給する弗素処理を行
い、シリコン酸化膜2表面にSi−F結合14を形成す
る。
波放電によるダウンフロープラズマにより活性な弗素原
子12をシリコン酸化膜2表面に供給する弗素処理を行
い、シリコン酸化膜2表面にSi−F結合14を形成す
る。
【0082】次に、図5(c)に示すように、連続して
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子5を生成し、Si−F結合1
4と置換反応(Si−F+N*→Si−N+F)する。
こうしてシリコン酸化膜2表面を窒化する。
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子5を生成し、Si−F結合1
4と置換反応(Si−F+N*→Si−N+F)する。
こうしてシリコン酸化膜2表面を窒化する。
【0083】次に、図5(d)に示すように、ジクロロ
シランとアンモニアを供給し、シリコン窒化酸化膜上に
シリコン窒化膜15を堆積する。
シランとアンモニアを供給し、シリコン窒化酸化膜上に
シリコン窒化膜15を堆積する。
【0084】以下にシリコン酸化膜2を弗素処理した後
窒化処理しシリコン窒化膜15を堆積したプロセス条件
を記す。 <弗素処理→窒化処理→シリコン窒化膜堆積処理> 基板温度:室温(弗素処理、窒化)→700℃(堆積) ガス :F2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) ↓ SiH2Cl2/NH3 10/100sccm 全圧 :1Torr 処理時間:弗素処理30分→窒化30分→堆積10分 以上の活性な弗素原子を用いた弗素処理、活性な窒素原
子を用いた窒化処理及びシリコン窒化膜の堆積により、
イキュベーションタイムなしに、シリコン酸化膜2表面
にシリコン窒化酸化膜を介して、均一にシリコン窒化膜
15を形成できる。
窒化処理しシリコン窒化膜15を堆積したプロセス条件
を記す。 <弗素処理→窒化処理→シリコン窒化膜堆積処理> 基板温度:室温(弗素処理、窒化)→700℃(堆積) ガス :F2/Ar 20/100sccm(放電2.45GHz 200W) ↓ N2 120sccm(放電2.45GHz 200W) ↓ SiH2Cl2/NH3 10/100sccm 全圧 :1Torr 処理時間:弗素処理30分→窒化30分→堆積10分 以上の活性な弗素原子を用いた弗素処理、活性な窒素原
子を用いた窒化処理及びシリコン窒化膜の堆積により、
イキュベーションタイムなしに、シリコン酸化膜2表面
にシリコン窒化酸化膜を介して、均一にシリコン窒化膜
15を形成できる。
【0085】ここで必要なことは窒素ラジカルとSi−
F結合との置換反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければ行かない。本実施例ではシリコ
ン基板と形成されたシリコン窒化酸化膜との界面には実
質的にNが存在せず、窒化処理による不要な界面順位や
固定電荷は見られなかった。
F結合との置換反応は起こるが、Nがシリコン基板1の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければ行かない。本実施例ではシリコ
ン基板と形成されたシリコン窒化酸化膜との界面には実
質的にNが存在せず、窒化処理による不要な界面順位や
固定電荷は見られなかった。
【0086】また、本実施形態では、Si−F結合とN
の置換反応により形成したシリコン窒化酸化膜上にさら
にシリコン窒化膜を堆積することによって、信頼性を向
上させている。しかしながらこの方法を用いると膜厚が
厚くなる傾向にあり微細MOSFETに用いるには制限
されることもある。
の置換反応により形成したシリコン窒化酸化膜上にさら
にシリコン窒化膜を堆積することによって、信頼性を向
上させている。しかしながらこの方法を用いると膜厚が
厚くなる傾向にあり微細MOSFETに用いるには制限
されることもある。
【0087】次に、このようにして形成されたシリコン
窒化膜15上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化膜15上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0088】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜/シリコン窒化膜からなるMOSFETを形成
する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜/シリコン窒化膜からなるMOSFETを形成
する。
【0089】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0090】また、活性な弗素原子を用いた弗素処理以
外の方法でSi−F結合を形成してもよい。例えばF2
アニール或いは無水弗化水素処理等により、酸化膜表面
にSi−F結合を形成することが可能であり、連続で活
性な窒素ガス処理することで同様の効果を得ることがで
きる。また、酸化膜表面処理は弗素系ガスだけでなく、
塩素等のハロゲンガスを用いても同様の効果を得る。こ
の場合はシリコン酸化膜2表面にはSi−Cl結合が形
成される。
外の方法でSi−F結合を形成してもよい。例えばF2
アニール或いは無水弗化水素処理等により、酸化膜表面
にSi−F結合を形成することが可能であり、連続で活
性な窒素ガス処理することで同様の効果を得ることがで
きる。また、酸化膜表面処理は弗素系ガスだけでなく、
塩素等のハロゲンガスを用いても同様の効果を得る。こ
の場合はシリコン酸化膜2表面にはSi−Cl結合が形
成される。
【0091】図6は、本発明の第5の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【0092】先ず、図6(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板1を炉内に搬入する。次に、例えば基板温度900℃
でDry酸化し、シリコン酸化膜2を形成する。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板1を炉内に搬入する。次に、例えば基板温度900℃
でDry酸化し、シリコン酸化膜2を形成する。
【0093】次に、図6(b)に示すように、電子ビー
ム3をシリコン酸化膜2表面に照射することで、酸素原
子を脱離させ、シリコン酸化膜表面に欠陥4を生成す
る。この場合の欠陥はシリコン酸化膜のSi−O―Si
−O…結合内に酸素がない場所が存在することを言う。
ム3をシリコン酸化膜2表面に照射することで、酸素原
子を脱離させ、シリコン酸化膜表面に欠陥4を生成す
る。この場合の欠陥はシリコン酸化膜のSi−O―Si
−O…結合内に酸素がない場所が存在することを言う。
【0094】次に、図6(c)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、欠陥4を
窒素原子5で終端する。
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、欠陥4を
窒素原子5で終端する。
【0095】以下にシリコン酸化膜2表面を電子照射し
た後窒化処理したプロセス条件を記す。 <電子線照射→窒化処理> 基板温度:室温 電子線:加速電圧10V、電流値25mA(真空度1×
10−8Torr) ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr(窒化時) 処理時間:電子線照射90分→窒化30分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、シリコン酸化膜2表面のみ窒化することがで
きる。
た後窒化処理したプロセス条件を記す。 <電子線照射→窒化処理> 基板温度:室温 電子線:加速電圧10V、電流値25mA(真空度1×
10−8Torr) ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr(窒化時) 処理時間:電子線照射90分→窒化30分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、シリコン酸化膜2表面のみ窒化することがで
きる。
【0096】ここで必要なことはシリコン酸化膜のSi
−O結合中に酸素が存在しない欠陥部分に、窒素ラジカ
ルが結合するがシリコン基板1の界面に拡散しない程度
の窒素ラジカルエネルギー及び基板温度に調節しなけれ
ばいけない。本実施形態ではシリコン基板と形成された
シリコン窒化酸化膜との界面には実質的にNが存在せ
ず、窒化処理による不要な界面順位や固定電荷は見られ
なかった。
−O結合中に酸素が存在しない欠陥部分に、窒素ラジカ
ルが結合するがシリコン基板1の界面に拡散しない程度
の窒素ラジカルエネルギー及び基板温度に調節しなけれ
ばいけない。本実施形態ではシリコン基板と形成された
シリコン窒化酸化膜との界面には実質的にNが存在せ
ず、窒化処理による不要な界面順位や固定電荷は見られ
なかった。
【0097】図7は、電子線をシリコン酸化膜2の表面
に照射して窒化した場合と照射しないで窒化した場合
の、シリコン窒化酸化膜表面のX線光電子分光分析の結
果である。
に照射して窒化した場合と照射しないで窒化した場合
の、シリコン窒化酸化膜表面のX線光電子分光分析の結
果である。
【0098】横軸はフェルミレベルを基準とした内殻N
1sの束縛エネルギー、縦軸はX線照射により内殻N1
sから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜2の表面の窒素濃度を
導出できる。
1sの束縛エネルギー、縦軸はX線照射により内殻N1
sから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜2の表面の窒素濃度を
導出できる。
【0099】図7の結果より、電子照射をして窒化処理
した場合には、束縛エネルギー400eV付近にピーク
を有しており、シリコン酸化膜2の表面に窒素が取り込
まれることが分かる。この時シリコン酸化膜2の表面の
窒素濃度は3.7atom%である。
した場合には、束縛エネルギー400eV付近にピーク
を有しており、シリコン酸化膜2の表面に窒素が取り込
まれることが分かる。この時シリコン酸化膜2の表面の
窒素濃度は3.7atom%である。
【0100】一方電子線を照射せずに同じ条件で窒化し
た場合には内殻N1sからのピークはなく、シリコン酸
化膜2表面には十分に窒素が取りこめられていないこと
が分かる。これは本実施形態で用いた窒化条件では、欠
陥中にNが取り込まれるがシリコン酸化膜中をNが拡散
することを防ぐ条件であることが分かる。
た場合には内殻N1sからのピークはなく、シリコン酸
化膜2表面には十分に窒素が取りこめられていないこと
が分かる。これは本実施形態で用いた窒化条件では、欠
陥中にNが取り込まれるがシリコン酸化膜中をNが拡散
することを防ぐ条件であることが分かる。
【0101】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0102】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
【0103】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0104】本実施形態では、電子ビームを照射してシ
リコン酸化膜2表面に欠陥4を導入したが、電子ビーム
以外の方法で欠陥を生成してもよい。例えばレーザー或
いはUV等の光をシリコン酸化膜2表面に照射すること
で、シリコン酸化膜2表面に欠陥4を生成することが可
能であり、活性な窒素ガス5で処理することで同様の効
果を得ることができる。
リコン酸化膜2表面に欠陥4を導入したが、電子ビーム
以外の方法で欠陥を生成してもよい。例えばレーザー或
いはUV等の光をシリコン酸化膜2表面に照射すること
で、シリコン酸化膜2表面に欠陥4を生成することが可
能であり、活性な窒素ガス5で処理することで同様の効
果を得ることができる。
【0105】また、電子ビーム等を集束することで、シ
リコン酸化膜2表面に局所的に欠陥を生成することが可
能であり、窒化の場所を原子レベルで制御することが可
能である。これは例えばエッチングマスクとしても活用
できる。
リコン酸化膜2表面に局所的に欠陥を生成することが可
能であり、窒化の場所を原子レベルで制御することが可
能である。これは例えばエッチングマスクとしても活用
できる。
【0106】図8は、シリコン酸化膜2表面に局所的に
欠陥を導入した半導体装置の製造方法の工程断面図であ
る。
欠陥を導入した半導体装置の製造方法の工程断面図であ
る。
【0107】先ず、図8(a)に示すように、(10
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板1を炉内に搬入する。次に、基板温度900℃でDr
y酸化し、シリコン酸化膜2を形成する。
0)面を主面とするn型シリコン基板1の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板1を炉内に搬入する。次に、基板温度900℃でDr
y酸化し、シリコン酸化膜2を形成する。
【0108】次に、図8(b)に示すように、電子ビー
ム3をシリコン酸化膜2表面の一部に照射することで、
シリコン酸化膜2表面の酸素原子を局所的に脱離させ、
シリコン酸化膜2表面に欠陥4を生成する。
ム3をシリコン酸化膜2表面の一部に照射することで、
シリコン酸化膜2表面の酸素原子を局所的に脱離させ、
シリコン酸化膜2表面に欠陥4を生成する。
【0109】次に、図8(c)に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、欠陥4を
窒素原子5で終端する。
波放電によるダウンフロープラズマにより活性な窒素原
子5を生成し基板に供給する窒化処理を行い、欠陥4を
窒素原子5で終端する。
【0110】以下にシリコン酸化膜2表面を電子照射し
た後窒化処理したプロセス条件を記す。 <電子線照射→窒化処理> 基板温度:室温 電子線:加速電圧10V、電流値25mA(真空度1×
10−8Torr) ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr(窒化時) 処理時間:電子線照射90分→窒化30分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、所望のシリコン酸化膜2の表面のみ窒化する
ことができる。
た後窒化処理したプロセス条件を記す。 <電子線照射→窒化処理> 基板温度:室温 電子線:加速電圧10V、電流値25mA(真空度1×
10−8Torr) ガス :N2 120sccm(放電2.45GHz
200W) 全圧 :1Torr(窒化時) 処理時間:電子線照射90分→窒化30分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、所望のシリコン酸化膜2の表面のみ窒化する
ことができる。
【0111】次に、図8(d)に示すように、この窒化
領域5をマスクとして、酸素分子6を供給し酸化するこ
とで、局所的に異なる膜厚を持つ酸化膜を形成できる。
領域5をマスクとして、酸素分子6を供給し酸化するこ
とで、局所的に異なる膜厚を持つ酸化膜を形成できる。
【0112】また、図8(e)に示すように、酸化する
代わりに、弗素原子7を供給し、窒化領域5をマスクと
して、選択的にエッチングすることも可能である。
代わりに、弗素原子7を供給し、窒化領域5をマスクと
して、選択的にエッチングすることも可能である。
【0113】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
窒化酸化膜上に、連続的にポリSi層を形成した後、上
記窒化酸化炉からシリコン基板1を搬出する。
【0114】この後は通常のMOSFET形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるMOSFETを形成する。
【0115】このようにして形成されたp型MOSFE
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
Tはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
MOSFETを提供できた。
【0116】本実施形態では、電子ビームを集光し照射
してシリコン酸化膜2表面に局所的に欠陥4を導入した
が、電子ビーム以外の方法で欠陥を生成してもよい。例
えばレーザー或いはUV等の光をシリコン酸化膜2表面
の一部に集光することで、シリコン酸化膜2表面に局所
的に欠陥4を生成することが可能であり、活性な窒素ガ
ス5で処理することで同様の効果を得ることができる。
してシリコン酸化膜2表面に局所的に欠陥4を導入した
が、電子ビーム以外の方法で欠陥を生成してもよい。例
えばレーザー或いはUV等の光をシリコン酸化膜2表面
の一部に集光することで、シリコン酸化膜2表面に局所
的に欠陥4を生成することが可能であり、活性な窒素ガ
ス5で処理することで同様の効果を得ることができる。
【0117】このように本実施形態では、局所的にシリ
コン酸化膜2を窒化することが可能となり、酸化或いは
エッチングと組み合わせることで異なる膜厚を持つシリ
コン酸化膜を形成できる。これにより薄膜ゲート絶縁膜
を具備するMOSFETと厚膜ゲート絶縁膜を具備する
MOSFETを同時に有する回路を同一基板上に形成す
ることも可能となる。
コン酸化膜2を窒化することが可能となり、酸化或いは
エッチングと組み合わせることで異なる膜厚を持つシリ
コン酸化膜を形成できる。これにより薄膜ゲート絶縁膜
を具備するMOSFETと厚膜ゲート絶縁膜を具備する
MOSFETを同時に有する回路を同一基板上に形成す
ることも可能となる。
【0118】尚、これまでの第1から第5の実施形態で
は、シリコン窒化酸化膜を形成した後、さらに高温アニ
ールすることで、窒素の結合状態が安定化し、よりボロ
ンの突き抜け耐性が向上する。このアニール雰囲気は真
空中だけでなく、窒素ガス或いは希ガス中或いは励起し
た窒素ガス中でも同様の効果を得ることができる。
は、シリコン窒化酸化膜を形成した後、さらに高温アニ
ールすることで、窒素の結合状態が安定化し、よりボロ
ンの突き抜け耐性が向上する。このアニール雰囲気は真
空中だけでなく、窒素ガス或いは希ガス中或いは励起し
た窒素ガス中でも同様の効果を得ることができる。
【0119】また、活性な原子を生成するための放電方
法はマイクロ波放電だけでなく電子共鳴加熱(ECR)
或いはイオンサイクロトロンプラズマ(ICP)等によ
るダウンフロープラズマでもよい。
法はマイクロ波放電だけでなく電子共鳴加熱(ECR)
或いはイオンサイクロトロンプラズマ(ICP)等によ
るダウンフロープラズマでもよい。
【0120】また、第1から第5の実施形態では、マイ
クロ波キャビティーによる窒素原子の活性化を行った
が、これ以外にも、触媒材としてPt、Au、Rt或い
はTiを含む材料に窒素分子流を当てることで、活性な
窒素原子を形成してもよい。触媒材としてはこれらの他
にもSiやWを含む材料でもよい。
クロ波キャビティーによる窒素原子の活性化を行った
が、これ以外にも、触媒材としてPt、Au、Rt或い
はTiを含む材料に窒素分子流を当てることで、活性な
窒素原子を形成してもよい。触媒材としてはこれらの他
にもSiやWを含む材料でもよい。
【0121】また、基板加熱機構として、ヒーターの他
に赤外線ランプやレーザー等を用いてもよい。
に赤外線ランプやレーザー等を用いてもよい。
【0122】また、窒素原子を含むガス中でのアニール
による窒化処理でシリコン酸化膜を窒化する場合、窒素
原子を含むガスとしてN2だけでなく、NF3、NCl
3、アンモニア、ヒドラジン等の窒素化合物ガスも適用
可能である。この時窒素原子を含むガスをHe、Ar、
Ne、Xe、Kr等の希ガスで希釈してもよい。
による窒化処理でシリコン酸化膜を窒化する場合、窒素
原子を含むガスとしてN2だけでなく、NF3、NCl
3、アンモニア、ヒドラジン等の窒素化合物ガスも適用
可能である。この時窒素原子を含むガスをHe、Ar、
Ne、Xe、Kr等の希ガスで希釈してもよい。
【0123】その他、本発明はその要旨を逸脱しない範
囲で種々変形して実施できる。
囲で種々変形して実施できる。
【0124】
【発明の効果】本発明によれば、ボロンの突き抜けを抑
制するシリコン窒化酸化膜を、半導体基板の界面に窒素
原子が到達しないように、ナノオーダの膜厚で形成でき
るので、窒化処理による界面準位及び固定電荷の極めて
少ない薄くとも安定な絶縁膜を提供できる。
制するシリコン窒化酸化膜を、半導体基板の界面に窒素
原子が到達しないように、ナノオーダの膜厚で形成でき
るので、窒化処理による界面準位及び固定電荷の極めて
少ない薄くとも安定な絶縁膜を提供できる。
【0125】また、この絶縁膜をゲート絶縁膜として用
いることで、高信頼性のMOSトランジスタを提供でき
る。
いることで、高信頼性のMOSトランジスタを提供でき
る。
【図1】 本発明の第1の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図2】 本発明の第2の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図3】 シリコン酸化膜表面をHF処理した場合と、
HF処理しない場合のシリコン窒化酸化膜と表面のX線
光電子分光分析図。
HF処理しない場合のシリコン窒化酸化膜と表面のX線
光電子分光分析図。
【図4】 本発明の第3の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図5】 本発明の第4の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図6】 本発明の別の実施形態に係るシリコン窒化酸
化膜の成膜工程について示した工程断面図。
化膜の成膜工程について示した工程断面図。
【図7】 シリコン酸化膜表面を電子照射した場合とし
ない場合の、シリコン窒化酸化膜表面のX線光電子分光
分析図。
ない場合の、シリコン窒化酸化膜表面のX線光電子分光
分析図。
【図8】 本発明の別の実施形態に係るシリコン窒化酸
化膜の成膜工程について示した工程断面図。
化膜の成膜工程について示した工程断面図。
1、51…シリコン基板 12…弗素原子 2、53…シリコン酸化膜 13、52…酸素ガス 3…電子ビーム 14…Si−F結合 4…欠陥 15…シリコン窒化膜 5、56…窒素原子 54…NOガス 6…水素原子 55…シリコン窒化酸化膜 7…Si−H結合 8…塩素原子 9…Si−Cl結合 10…ケミカルオキサイド 11…無水弗化水素ガス
Claims (5)
- 【請求項1】半導体基板上のシリコン酸化膜表面に、S
i−H結合、Si−F結合及びSi−Cl結合とから選
ばれる少なくとも一つの結合を形成する工程と、 前記結合が形成された前記シリコン酸化膜表面を窒化す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項2】半導体基板表面を弗素終端する工程と、 前記弗素終端した半導体基板表面を酸化し、表面にSi
−F結合を有するシリコン酸化膜を形成する工程と、 前記Si−F結合が形成された前記シリコン酸化膜表面
を窒化する工程とを具備することを特徴とする半導体装
置の製造方法。 - 【請求項3】半導体基板表面を塩素終端する工程と、 前記塩素終端した半導体基板表面を酸化し、表面にSi
−Cl結合を有するシリコン酸化膜を形成する工程と、 前記Si−Cl結合が形成された前記シリコン酸化膜表
面を窒化する工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項4】半導体基板上のシリコン酸化膜表面に電子
或いは光を照射することにより、前記シリコン酸化膜表
面に欠陥を形成する工程と、 前記欠陥が形成された前記シリコン酸化膜表面を窒化す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項5】半導体基板上のシリコン酸化膜表面に局所
的に電子或いは光を照射することにより、前記シリコン
酸化膜表面に局所的に欠陥を形成する工程と、 前記欠陥が形成された前記シリコン酸化膜表面を局所的
に窒化しシリコン窒化酸化膜を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190977A JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18653699 | 1999-06-30 | ||
JP11-186536 | 2000-06-06 | ||
JP2000-169536 | 2000-06-06 | ||
JP2000169536 | 2000-06-06 | ||
JP2000190977A JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002064097A true JP2002064097A (ja) | 2002-02-28 |
Family
ID=27325764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190977A Pending JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002064097A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188377A (ja) * | 2001-09-27 | 2003-07-04 | Agere Systems Inc | 酸化物/窒化シリコン界面サブストラクチャを改善するための方法および構造 |
JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
WO2005095268A1 (ja) * | 2004-03-31 | 2005-10-13 | Kanto Denka Kogyo Co., Ltd. | F2含有ガスの製造方法及びf2含有ガスの製造装置、並びに物品の表面を改質する方法及び物品の表面の改質装置 |
JP2010050252A (ja) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | ホットワイヤー法による基材表面の窒化方法 |
-
2000
- 2000-06-26 JP JP2000190977A patent/JP2002064097A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188377A (ja) * | 2001-09-27 | 2003-07-04 | Agere Systems Inc | 酸化物/窒化シリコン界面サブストラクチャを改善するための方法および構造 |
JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
WO2005095268A1 (ja) * | 2004-03-31 | 2005-10-13 | Kanto Denka Kogyo Co., Ltd. | F2含有ガスの製造方法及びf2含有ガスの製造装置、並びに物品の表面を改質する方法及び物品の表面の改質装置 |
US7919141B2 (en) | 2004-03-31 | 2011-04-05 | Kanto Denka Kogyo Co., Ltd. | Processes and equipments for preparing F2-containing gases, as well as process and equipments for modifying the surfaces of articles |
JP4804345B2 (ja) * | 2004-03-31 | 2011-11-02 | 関東電化工業株式会社 | F2含有ガスの製造方法及びf2含有ガスの製造装置 |
KR101114803B1 (ko) | 2004-03-31 | 2012-03-13 | 칸토 덴카 코교 가부시키가이샤 | F2 함유 가스의 제조 방법 및 f2 함유 가스의 제조 장치,그리고 물품의 표면을 개질하는 방법 및 물품의 표면 개질장치 |
JP2010050252A (ja) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | ホットワイヤー法による基材表面の窒化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6265327B1 (en) | Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
TWI283429B (en) | Processing apparatus, manufacturing apparatus, processing method, and manufacturing method of electronic device | |
US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
US6287988B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device | |
US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
WO2018212999A1 (en) | Cyclic flowable deposition and high-density plasma treatment proceses for high quality gap fill solutions | |
US20110189860A1 (en) | Methods for nitridation and oxidation | |
TWI395267B (zh) | The nitriding treatment method of the substrate and the forming method of the insulating film | |
US20030113972A1 (en) | Semiconductor device manufacturing method | |
KR101138273B1 (ko) | 절연막의 형성방법 | |
JP2009545895A (ja) | 希ガスを含有するダブルプラズマ窒化物形成によるCMOSSiONゲート誘電性能の改善 | |
JPH10173187A (ja) | 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 | |
JP3746478B2 (ja) | 半導体装置の製造方法 | |
KR100486278B1 (ko) | 신뢰성이 향상된 게이트 산화막 형성방법 | |
WO2006132262A1 (ja) | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 | |
JP2000311893A (ja) | 原子ガスから材料層を形成する方法と装置 | |
JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
JP2002064097A (ja) | 半導体装置の製造方法 | |
JP2004266263A (ja) | 半導体装置の製造方法 | |
JP2000114257A (ja) | 半導体装置の製造方法 | |
KR100521709B1 (ko) | 실리콘 웨이퍼의 저온 산화 방법 및 그 장치 | |
JP3619795B2 (ja) | 半導体装置の製造方法 | |
JP3588994B2 (ja) | 酸化膜の形成方法及びp形半導体素子の製造方法 | |
JPH0823095A (ja) | 半導体装置及びその製造方法 |