JP2002064097A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002064097A JP2002064097A JP2000190977A JP2000190977A JP2002064097A JP 2002064097 A JP2002064097 A JP 2002064097A JP 2000190977 A JP2000190977 A JP 2000190977A JP 2000190977 A JP2000190977 A JP 2000190977A JP 2002064097 A JP2002064097 A JP 2002064097A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- bond
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 界面準位及び固定電荷が少なくボロンの突き
抜けを防止するシリコン窒化酸化膜の形成を可能とす
る。 【解決手段】 シリコン酸化膜表面にＳｉ−Ｈ結合、Ｓ
ｉ−Ｆ結合或いはＳｉ−Ｃｌ結合を導入し、この表面を
窒化することで、シリコン酸化膜表面のみにシリコン窒
化酸化膜を形成する。
抜けを防止するシリコン窒化酸化膜の形成を可能とす
る。 【解決手段】 シリコン酸化膜表面にＳｉ−Ｈ結合、Ｓ
ｉ−Ｆ結合或いはＳｉ−Ｃｌ結合を導入し、この表面を
窒化することで、シリコン酸化膜表面のみにシリコン窒
化酸化膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板上に形
成された高信頼性の絶縁膜を有する半導体装置の製造方
法に関する。
成された高信頼性の絶縁膜を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年、Metal Oxide Semiconductor Fiel
d Effect Transistor(ＭＯＳＦＥＴ)の微細化が進むに
つれ、ゲート絶縁膜がシリコン酸化膜であるＭＯＳＦＥ
Ｔでは、シリコン酸化膜の膜厚を２ｎｍ以下と非常に薄
く形成しなくてはならなくなり、充分な信頼性を得るこ
とが困難になってきている。
d Effect Transistor(ＭＯＳＦＥＴ)の微細化が進むに
つれ、ゲート絶縁膜がシリコン酸化膜であるＭＯＳＦＥ
Ｔでは、シリコン酸化膜の膜厚を２ｎｍ以下と非常に薄
く形成しなくてはならなくなり、充分な信頼性を得るこ
とが困難になってきている。
【０００３】その主な原因の一つに、ｐ型ＭＯＳＦＥＴ
に使用されているｐ型ポリＳｉゲート電極中の不純物で
あるボロンが、薄いシリコン酸化膜中を突き抜けてシリ
コン基板中に拡散し、ｐ型ＭＯＳＦＥＴのしきい値電圧
を変動させるといった問題がある（T. Kuroi et al., J
pn. J. Appl. Phys. Vol. 34(1995) pp.771）。
に使用されているｐ型ポリＳｉゲート電極中の不純物で
あるボロンが、薄いシリコン酸化膜中を突き抜けてシリ
コン基板中に拡散し、ｐ型ＭＯＳＦＥＴのしきい値電圧
を変動させるといった問題がある（T. Kuroi et al., J
pn. J. Appl. Phys. Vol. 34(1995) pp.771）。
【０００４】この問題を解決するためにシリコン窒化酸
化膜をゲート絶縁膜に用いたＭＯＳＦＥＴが注目されて
いる。シリコン窒化酸化膜は、シリコン酸化膜よりも比
誘電率が大きく、ボロンがゲート絶縁膜を突き向けない
ようにできるためである。
化膜をゲート絶縁膜に用いたＭＯＳＦＥＴが注目されて
いる。シリコン窒化酸化膜は、シリコン酸化膜よりも比
誘電率が大きく、ボロンがゲート絶縁膜を突き向けない
ようにできるためである。
【０００５】シリコン窒化酸化膜をシリコン基板上に作
成するためには、先ずシリコン基板上にシリコン酸化膜
を形成し、ＮＨ３雰囲気中で高温アニールすることで、
このシリコン酸化膜を窒化する方法（M. Yasuda et a
l., Extended Abst. of SSDM(1991) pp.237）や、Ｎ２
Ｏ雰囲気中或いはＮＯ雰囲気中で高温アニールすること
で、このシリコン酸化膜を窒化する方法（R. Koba et a
l., J. ElectroChem. Soc., 135 (1988) pp.144）があ
る。
成するためには、先ずシリコン基板上にシリコン酸化膜
を形成し、ＮＨ３雰囲気中で高温アニールすることで、
このシリコン酸化膜を窒化する方法（M. Yasuda et a
l., Extended Abst. of SSDM(1991) pp.237）や、Ｎ２
Ｏ雰囲気中或いはＮＯ雰囲気中で高温アニールすること
で、このシリコン酸化膜を窒化する方法（R. Koba et a
l., J. ElectroChem. Soc., 135 (1988) pp.144）があ
る。
【０００６】上記した方法のうちＮＯ雰囲気中でシリコ
ン基板上に形成されたシリコン酸化膜を高温アニールし
て、シリコン窒化酸化膜を形成する方法を説明する。
ン基板上に形成されたシリコン酸化膜を高温アニールし
て、シリコン窒化酸化膜を形成する方法を説明する。
【０００７】先ず、シリコン基板を９００℃に加熱し、
酸素ガスを供給することでシリコン基板の表面にシリコ
ン酸化膜を形成する。
酸素ガスを供給することでシリコン基板の表面にシリコ
ン酸化膜を形成する。
【０００８】次に、同じ温度で炉内に連続してＮＯガス
を供給し、シリコン酸化膜を窒化し、シリコン窒化酸化
膜を形成する。
を供給し、シリコン酸化膜を窒化し、シリコン窒化酸化
膜を形成する。
【０００９】このようにして形成されたシリコン窒化酸
化膜をｐ型ＭＯＳＦＥＴのゲート絶縁膜に用いること
で、絶縁膜中の窒素によってボロンの突き抜け量を減少
させ、ｐ型ＭＯＳＦＥＴのしきい値変動を抑制すること
に成功している。
化膜をｐ型ＭＯＳＦＥＴのゲート絶縁膜に用いること
で、絶縁膜中の窒素によってボロンの突き抜け量を減少
させ、ｐ型ＭＯＳＦＥＴのしきい値変動を抑制すること
に成功している。
【００１０】しかしながらこの窒化方法では、窒素原子
がゲート絶縁膜とシリコン基板との界面付近に拡散して
しまうため、界面準位と固定電荷が増加してしまう問題
が生じている（黒井等、応用物理、６６巻(1997) pp.38
1）。この現象は窒化の際に９００℃というアニール温
度が高温であるためにシリコン酸化膜中に導入された窒
素原子がシリコン基板界面まで拡散し、界面にトラップ
されてしまうことで生じると考えられる。また発明者ら
の実験によると同様の問題がＮＨ３やＮ２Ｏ雰囲気中の
高温アニールによる場合にも生じていた。
がゲート絶縁膜とシリコン基板との界面付近に拡散して
しまうため、界面準位と固定電荷が増加してしまう問題
が生じている（黒井等、応用物理、６６巻(1997) pp.38
1）。この現象は窒化の際に９００℃というアニール温
度が高温であるためにシリコン酸化膜中に導入された窒
素原子がシリコン基板界面まで拡散し、界面にトラップ
されてしまうことで生じると考えられる。また発明者ら
の実験によると同様の問題がＮＨ３やＮ２Ｏ雰囲気中の
高温アニールによる場合にも生じていた。
【００１１】
【発明が解決しようとする課題】上述したように、ＮＯ
ガス、ＮＨ３やＮ２Ｏ雰囲気中の高温アニールでは、シ
リコン酸化膜を窒化する際に、窒素原子が絶縁膜とシリ
コン基板の界面に拡散してしまうため、界面準位と固定
電荷が増加してしまう問題がある。
ガス、ＮＨ３やＮ２Ｏ雰囲気中の高温アニールでは、シ
リコン酸化膜を窒化する際に、窒素原子が絶縁膜とシリ
コン基板の界面に拡散してしまうため、界面準位と固定
電荷が増加してしまう問題がある。
【００１２】本発明は、上記問題点を解決するためにな
されたものであり、シリコン酸化膜を窒化する際に、窒
素原子がシリコン基板界面に拡散することを抑制して、
界面準位及び固定電荷を抑制することを目的とする。
されたものであり、シリコン酸化膜を窒化する際に、窒
素原子がシリコン基板界面に拡散することを抑制して、
界面準位及び固定電荷を抑制することを目的とする。
【００１３】それにより電気的特性が高く信頼性の高い
シリコン窒化酸化膜を実現し、このシリコン窒化酸化膜
をゲート絶縁膜に用いた半導体装置を提供することを目
的とする。
シリコン窒化酸化膜を実現し、このシリコン窒化酸化膜
をゲート絶縁膜に用いた半導体装置を提供することを目
的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、半導体基板上のシリコン酸化膜表面に、Ｓｉ−Ｈ結
合、Ｓｉ−Ｆ結合及びＳｉ−Ｃｌ結合とから選ばれる少
なくとも一つの結合を形成する工程と、前記結合が形成
された前記シリコン酸化膜表面を窒化する工程とを具備
することを特徴とする半導体装置の製造方法を提供す
る。
に、半導体基板上のシリコン酸化膜表面に、Ｓｉ−Ｈ結
合、Ｓｉ−Ｆ結合及びＳｉ−Ｃｌ結合とから選ばれる少
なくとも一つの結合を形成する工程と、前記結合が形成
された前記シリコン酸化膜表面を窒化する工程とを具備
することを特徴とする半導体装置の製造方法を提供す
る。
【００１５】本発明によると、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ
結合或いはＳｉ−Ｃｌ結合がＮと挿入反応或いは置換反
応することによりＳｉ−Ｎ結合を形成する。Ｓｉ−Ｈ結
合、Ｓｉ−Ｆ結合、Ｓｉ−Ｃｌ結合は、予めシリコン酸
化膜の表面に形成されており、基板温度やＮのエネルギ
ーを前記挿入反応或いは置換反応は生じるがシリコン酸
化膜中をＮが拡散しない範囲に制御することで、絶縁膜
と半導体基板界面にＮが拡散することを防ぐことができ
る。
結合或いはＳｉ−Ｃｌ結合がＮと挿入反応或いは置換反
応することによりＳｉ−Ｎ結合を形成する。Ｓｉ−Ｈ結
合、Ｓｉ−Ｆ結合、Ｓｉ−Ｃｌ結合は、予めシリコン酸
化膜の表面に形成されており、基板温度やＮのエネルギ
ーを前記挿入反応或いは置換反応は生じるがシリコン酸
化膜中をＮが拡散しない範囲に制御することで、絶縁膜
と半導体基板界面にＮが拡散することを防ぐことができ
る。
【００１６】特に、前記Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合或
いはＳｉ−Ｃｌ結合が形成された前記シリコン酸化膜表
面を窒素ラジカル中に晒し、前記シリコン酸化膜表面を
窒化することが望ましい。
いはＳｉ−Ｃｌ結合が形成された前記シリコン酸化膜表
面を窒素ラジカル中に晒し、前記シリコン酸化膜表面を
窒化することが望ましい。
【００１７】窒素ラジカルによる窒化は、シリコン酸化
膜表面を十分に窒化させることができかつ半導体基板界
面にＮが拡散するのを十分に防止できる。
膜表面を十分に窒化させることができかつ半導体基板界
面にＮが拡散するのを十分に防止できる。
【００１８】また、前記Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合或
いはＳｉ−Ｃｌ結合が形成された前記シリコン酸化膜表
面を窒素ガスまたは窒素化合物ガス中に晒し、１００℃
以上６００℃以下の温度でアニールすることで前記シリ
コン酸化膜表面を窒化してもよい。１００℃以下の温度
では、十分な窒化を行うことができないし、６００℃以
上の温度では、Ｎが絶縁膜と半導体基板界面に拡散して
しまう恐れがある。この温度範囲で窒化することによっ
てシリコン酸化膜表面を十分に窒化させることができか
つ半導体基板界面にＮが拡散するのを十分に防止でき
る。
いはＳｉ−Ｃｌ結合が形成された前記シリコン酸化膜表
面を窒素ガスまたは窒素化合物ガス中に晒し、１００℃
以上６００℃以下の温度でアニールすることで前記シリ
コン酸化膜表面を窒化してもよい。１００℃以下の温度
では、十分な窒化を行うことができないし、６００℃以
上の温度では、Ｎが絶縁膜と半導体基板界面に拡散して
しまう恐れがある。この温度範囲で窒化することによっ
てシリコン酸化膜表面を十分に窒化させることができか
つ半導体基板界面にＮが拡散するのを十分に防止でき
る。
【００１９】また、前記Ｓｉ−Ｈ結合は、前記半導体基
板上の前記シリコン酸化膜表面をＨＦ溶液に晒すことに
より簡単に形成できる。
板上の前記シリコン酸化膜表面をＨＦ溶液に晒すことに
より簡単に形成できる。
【００２０】また、前記Ｓｉ−Ｈ結合は、前記半導体基
板上の前記シリコン酸化膜表面を水素ガス雰囲気中でア
ニールすることにより形成されてもよい。
板上の前記シリコン酸化膜表面を水素ガス雰囲気中でア
ニールすることにより形成されてもよい。
【００２１】また、前記Ｓｉ−Ｆ結合は、前記半導体基
板上の前記シリコン酸化膜表面を弗素系ガス雰囲気中に
晒すことにより簡単に形成できる。
板上の前記シリコン酸化膜表面を弗素系ガス雰囲気中に
晒すことにより簡単に形成できる。
【００２２】また、前記Ｓｉ−Ｆ結合は、前記半導体基
板上の前記シリコン酸化膜表面を弗素系ラジカルガス雰
囲気中に晒すことにより形成してもよい。
板上の前記シリコン酸化膜表面を弗素系ラジカルガス雰
囲気中に晒すことにより形成してもよい。
【００２３】また、前記Ｓｉ−Ｃｌ結合は、前記半導体
基板上の前記シリコン酸化膜表面を塩素系ガス雰囲気中
に晒すことにより簡単に形成できる。
基板上の前記シリコン酸化膜表面を塩素系ガス雰囲気中
に晒すことにより簡単に形成できる。
【００２４】また、前記Ｓｉ−Ｃｌ結合は、前記半導体
基板上の前記シリコン酸化膜表面を塩素系ラジカルガス
雰囲気中に晒すことにより形成してもよい。
基板上の前記シリコン酸化膜表面を塩素系ラジカルガス
雰囲気中に晒すことにより形成してもよい。
【００２５】また、本発明は、半導体基板表面を弗素終
端する工程と、前記弗素終端した半導体基板表面を酸化
し、表面にＳｉ−Ｆ結合を有するシリコン酸化膜を形成
する工程と、前記Ｓｉ−Ｆ結合が形成された前記シリコ
ン酸化膜表面を窒化する工程とを具備することを特徴と
する半導体装置の製造方法を提供する。
端する工程と、前記弗素終端した半導体基板表面を酸化
し、表面にＳｉ−Ｆ結合を有するシリコン酸化膜を形成
する工程と、前記Ｓｉ−Ｆ結合が形成された前記シリコ
ン酸化膜表面を窒化する工程とを具備することを特徴と
する半導体装置の製造方法を提供する。
【００２６】この方法では、半導体基板表面を弗素終端
させてＳｉ−Ｆ結合を形成する。この後に酸化させる
と、酸化膜がＳｉ−Ｆ結合を表面に残しながら成長す
る。こうして表面にＳｉ−Ｆ結合を有するシリコン酸化
膜を形成できる。後の窒化工程は前述した通りの方法で
行うことが可能である。
させてＳｉ−Ｆ結合を形成する。この後に酸化させる
と、酸化膜がＳｉ−Ｆ結合を表面に残しながら成長す
る。こうして表面にＳｉ−Ｆ結合を有するシリコン酸化
膜を形成できる。後の窒化工程は前述した通りの方法で
行うことが可能である。
【００２７】また、前記半導体基板表面を弗素終端する
工程は、前記半導体基板表面を弗素系ガスや弗素系ラジ
カルガス雰囲気中に晒すことにより簡単に行うことがで
きる。
工程は、前記半導体基板表面を弗素系ガスや弗素系ラジ
カルガス雰囲気中に晒すことにより簡単に行うことがで
きる。
【００２８】また、本発明は、半導体基板表面を塩素終
端する工程と、前記塩素終端した半導体基板表面を酸化
し、表面にＳｉ−Ｃｌ結合を有するシリコン酸化膜を形
成する工程と、前記Ｓｉ−Ｃｌ結合が形成された前記シ
リコン酸化膜表面を窒化する工程とを具備することを特
徴とする半導体装置の製造方法を手供する。
端する工程と、前記塩素終端した半導体基板表面を酸化
し、表面にＳｉ−Ｃｌ結合を有するシリコン酸化膜を形
成する工程と、前記Ｓｉ−Ｃｌ結合が形成された前記シ
リコン酸化膜表面を窒化する工程とを具備することを特
徴とする半導体装置の製造方法を手供する。
【００２９】この方法では、半導体基板表面を弗素終端
させてＳｉ−Ｃｌ結合を形成する。この後に酸化させる
と、酸化膜がＳｉ−Ｃｌ結合を表面に残しながら成長す
る。こうして表面にＳｉ−Ｃｌ結合を有するシリコン酸
化膜を形成できる。後の窒化工程は前述した通りの方法
で行うことが可能である。
させてＳｉ−Ｃｌ結合を形成する。この後に酸化させる
と、酸化膜がＳｉ−Ｃｌ結合を表面に残しながら成長す
る。こうして表面にＳｉ−Ｃｌ結合を有するシリコン酸
化膜を形成できる。後の窒化工程は前述した通りの方法
で行うことが可能である。
【００３０】また、前記半導体基板表面を塩素終端する
工程は、前記半導体基板表面を塩素系ラジカルガス雰囲
気中に晒すことにより簡単に行うことができる。
工程は、前記半導体基板表面を塩素系ラジカルガス雰囲
気中に晒すことにより簡単に行うことができる。
【００３１】また、本発明は、半導体基板上のシリコン
酸化膜表面に電子或いは光を照射することにより、前記
シリコン酸化膜表面に欠陥を形成する工程と、前記欠陥
が形成された前記シリコン酸化膜表面を窒化する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
酸化膜表面に電子或いは光を照射することにより、前記
シリコン酸化膜表面に欠陥を形成する工程と、前記欠陥
が形成された前記シリコン酸化膜表面を窒化する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
【００３２】また、本発明は、半導体基板上のシリコン
酸化膜表面に局所的に電子或いは光を照射することによ
り、前記シリコン酸化膜表面に局所的に欠陥を形成する
工程と、前記欠陥が形成された前記シリコン酸化膜表面
を局所的に窒化しシリコン窒化酸化膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
酸化膜表面に局所的に電子或いは光を照射することによ
り、前記シリコン酸化膜表面に局所的に欠陥を形成する
工程と、前記欠陥が形成された前記シリコン酸化膜表面
を局所的に窒化しシリコン窒化酸化膜を形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
【００３３】このようにすることに半導体基板上に選択
的にシリコン窒化酸化膜を所望のパターンに形成でき
る。
的にシリコン窒化酸化膜を所望のパターンに形成でき
る。
【００３４】本発明によると、予めシリコン酸化膜の表
面に電子或いは光を照射することで欠陥を導入する。こ
の欠陥はシリコン酸化膜と半導体基板界面の界面には達
成しない程度のエネルギーにより、電子や光の照射エネ
ルギーを制御する。次に、基板温度やＮのエネルギーを
前記欠陥部分にＮが捉えられるがシリコン酸化膜中をＮ
が拡散しない範囲に制御することで、絶縁膜と半導体基
板界面にＮが拡散することを防ぐことができる。
面に電子或いは光を照射することで欠陥を導入する。こ
の欠陥はシリコン酸化膜と半導体基板界面の界面には達
成しない程度のエネルギーにより、電子や光の照射エネ
ルギーを制御する。次に、基板温度やＮのエネルギーを
前記欠陥部分にＮが捉えられるがシリコン酸化膜中をＮ
が拡散しない範囲に制御することで、絶縁膜と半導体基
板界面にＮが拡散することを防ぐことができる。
【００３５】このような窒化条件としては窒素ラジカル
を用いることが望ましいし、１００℃以上６００℃以下
の温度条件で行うことが望ましい。その理由は前述の通
りである。
を用いることが望ましいし、１００℃以上６００℃以下
の温度条件で行うことが望ましい。その理由は前述の通
りである。
【００３６】以上の方法によって、半導体基板の界面に
Ｎ原子が実質的にないシリコン窒化酸化膜をナノオーダ
の膜厚で半導体基板上に形成できる。この絶縁膜をゲー
ト絶縁膜として用いることで、チェネル長が５０ｎｍを
切るようなＭＯＳトランジスタを信頼性よく形成するこ
とが可能となる。
Ｎ原子が実質的にないシリコン窒化酸化膜をナノオーダ
の膜厚で半導体基板上に形成できる。この絶縁膜をゲー
ト絶縁膜として用いることで、チェネル長が５０ｎｍを
切るようなＭＯＳトランジスタを信頼性よく形成するこ
とが可能となる。
【００３７】
【発明の実施の形態】以下、図面を参照して、本発明の
好ましい実施形態について詳細に説明する。
好ましい実施形態について詳細に説明する。
【００３８】図１は、本発明の第１の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００３９】先ず、図１（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このｎ型シリコン基板１
の表面を硫酸過水処理→塩酸過水処理→希弗酸処理の順
に前処理し、基板表面を水素終端する。次に、この水素
終端されたシリコン基板１を炉内に搬入する。次に、基
板温度９００℃でＤｒｙ酸化し、シリコン基板１上にシ
リコン酸化膜２を形成する。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このｎ型シリコン基板１
の表面を硫酸過水処理→塩酸過水処理→希弗酸処理の順
に前処理し、基板表面を水素終端する。次に、この水素
終端されたシリコン基板１を炉内に搬入する。次に、基
板温度９００℃でＤｒｙ酸化し、シリコン基板１上にシ
リコン酸化膜２を形成する。
【００４０】次に、図１（ｂ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な水素原
子６をシリコン酸化膜２の表面に供給し水素処理を行
う。それによりシリコン酸化膜２表面にＳｉ−Ｈ結合７
を形成する。
波放電によるダウンフロープラズマにより活性な水素原
子６をシリコン酸化膜２の表面に供給し水素処理を行
う。それによりシリコン酸化膜２表面にＳｉ−Ｈ結合７
を形成する。
【００４１】次に、図１（ｃ）に示すように、ガスを切
り替えてマイクロ波放電によるダンフロープラズマによ
り活性な窒素原子５を生成し、シリコン酸化膜２に供給
する窒化処理を行う。このとき活性な窒素原子５はＳｉ
−Ｈ結合７との挿入反応（Ｓｉ−Ｈ＋Ｎ＊→Ｓｉ−Ｎ−
Ｈ）により、シリコン酸化膜２の表面を窒化する。
り替えてマイクロ波放電によるダンフロープラズマによ
り活性な窒素原子５を生成し、シリコン酸化膜２に供給
する窒化処理を行う。このとき活性な窒素原子５はＳｉ
−Ｈ結合７との挿入反応（Ｓｉ−Ｈ＋Ｎ＊→Ｓｉ−Ｎ−
Ｈ）により、シリコン酸化膜２の表面を窒化する。
【００４２】以下にシリコン酸化膜２を水素処理した後
窒化処理したプロセス条件を記す。 ＜水素処理→窒化処理＞ 基板温度：室温 ガス ：Ｈ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：水素処理３０分→窒化３０分 以上の活性な水素原子を用いた水素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜２表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
窒化処理したプロセス条件を記す。 ＜水素処理→窒化処理＞ 基板温度：室温 ガス ：Ｈ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：水素処理３０分→窒化３０分 以上の活性な水素原子を用いた水素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜２表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
【００４３】ここで必要なことは窒素ラジカルとＳｉ−
Ｈ結合との挿入反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にＮが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
Ｈ結合との挿入反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にＮが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
【００４４】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【００４５】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
【００４６】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【００４７】また、本実施形態では、活性な水素原子を
用いた水素処理を用いてＳｉ−Ｈ結合をシリコン酸化膜
２の表面に形成したが、ＨＦ溶液処理或いはＨ２アニー
ル等により、シリコン酸化膜表面にＳｉ−Ｈ結合を形成
してもよい。ＨＦ溶液処理を用いると溶液処理であるの
で、チャンバー内を真空引きする等の気相処理の工程を
省ける。またＨ２アニール処理では水素をラジカル化す
る必要がなく工程を省ける。この後活性な窒素ガスで処
理することで同様の効果を得ることができる。
用いた水素処理を用いてＳｉ−Ｈ結合をシリコン酸化膜
２の表面に形成したが、ＨＦ溶液処理或いはＨ２アニー
ル等により、シリコン酸化膜表面にＳｉ−Ｈ結合を形成
してもよい。ＨＦ溶液処理を用いると溶液処理であるの
で、チャンバー内を真空引きする等の気相処理の工程を
省ける。またＨ２アニール処理では水素をラジカル化す
る必要がなく工程を省ける。この後活性な窒素ガスで処
理することで同様の効果を得ることができる。
【００４８】窒化処理としては活性な窒素を用いるラジ
カル窒化のほかに、窒素雰囲気中でのアニールによる窒
化処理でも良い。この場合アニール温度を１００℃以上
６００℃以下にすることでシリコン酸化膜表面を十分に
窒化させることができかつシリコン基板界面にＮが拡散
するのを十分に防止できる。
カル窒化のほかに、窒素雰囲気中でのアニールによる窒
化処理でも良い。この場合アニール温度を１００℃以上
６００℃以下にすることでシリコン酸化膜表面を十分に
窒化させることができかつシリコン基板界面にＮが拡散
するのを十分に防止できる。
【００４９】図２は、本発明の第２の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００５０】先ず、図２（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このシリコン基板を硫酸
過水処理→塩酸過水処理→希弗酸処理の順に前処理し、
基板表面を水素終端する。次に、この水素終端シリコン
基板１を炉内に搬入する。次に、基板温度９００℃でＤ
ｒｙ酸化し、シリコン酸化膜２を形成する。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このシリコン基板を硫酸
過水処理→塩酸過水処理→希弗酸処理の順に前処理し、
基板表面を水素終端する。次に、この水素終端シリコン
基板１を炉内に搬入する。次に、基板温度９００℃でＤ
ｒｙ酸化し、シリコン酸化膜２を形成する。
【００５１】次に、図２（ｂ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な塩素原
子８をシリコン酸化膜２の表面に供給する塩素処理を行
い、シリコン酸化膜表面にＳｉ−Ｃｌ結合９を形成す
る。
波放電によるダウンフロープラズマにより活性な塩素原
子８をシリコン酸化膜２の表面に供給する塩素処理を行
い、シリコン酸化膜表面にＳｉ−Ｃｌ結合９を形成す
る。
【００５２】次に、図２（ｃ）に示すように、連続して
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子５を基板に供給する窒化処理
を行い、Ｓｉ−Ｃｌ結合９と置換反応（Ｓｉ−Ｃｌ+Ｎ
＊→Ｓｉ−Ｎ+Ｃｌ）させ、シリコン酸化膜２の表面を
窒化する。
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子５を基板に供給する窒化処理
を行い、Ｓｉ−Ｃｌ結合９と置換反応（Ｓｉ−Ｃｌ+Ｎ
＊→Ｓｉ−Ｎ+Ｃｌ）させ、シリコン酸化膜２の表面を
窒化する。
【００５３】以下にシリコン酸化膜２を塩素処理した後
窒化処理したプロセス条件を記す。 ＜塩素処理→窒化処理＞ 基板温度：室温 ガス ：Ｃｌ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：塩素処理３０分→窒化３０分 以上の活性な塩素原子を用いた塩素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜２表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
窒化処理したプロセス条件を記す。 ＜塩素処理→窒化処理＞ 基板温度：室温 ガス ：Ｃｌ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：塩素処理３０分→窒化３０分 以上の活性な塩素原子を用いた塩素処理と活性な窒素原
子を用いた窒化処理により、シリコン酸化膜２表面のみ
窒化されたシリコン窒化酸化膜を形成することができ
る。
【００５４】ここで必要なことは窒素ラジカルとＳｉ−
Ｃｌ結合との置換反応は起こるが、Ｎがシリコン基板１
の界面に拡散しない程度の窒素ラジカルエネルギー及び
基板温度に調節しなければいけない。本実施形態ではシ
リコン基板と形成されたシリコン窒化酸化膜との界面に
は実質的にＮが存在せず、窒化処理による不要な界面順
位や固定電荷は見られなかった。
Ｃｌ結合との置換反応は起こるが、Ｎがシリコン基板１
の界面に拡散しない程度の窒素ラジカルエネルギー及び
基板温度に調節しなければいけない。本実施形態ではシ
リコン基板と形成されたシリコン窒化酸化膜との界面に
は実質的にＮが存在せず、窒化処理による不要な界面順
位や固定電荷は見られなかった。
【００５５】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【００５６】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
【００５７】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【００５８】また、活性な塩素原子を用いた塩素処理以
外の方法でＳｉ−Ｃｌ結合を形成してもよい。例えばＨ
Ｃｌ、Ｃｌ２等の塩素系ガス中のアニール等により、シ
リコン酸化膜２の表面にＳｉ−Ｃｌ結合を形成してもよ
い。この場合もその後活性な窒素ガスで処理することで
同様の効果を得ることができる。
外の方法でＳｉ−Ｃｌ結合を形成してもよい。例えばＨ
Ｃｌ、Ｃｌ２等の塩素系ガス中のアニール等により、シ
リコン酸化膜２の表面にＳｉ−Ｃｌ結合を形成してもよ
い。この場合もその後活性な窒素ガスで処理することで
同様の効果を得ることができる。
【００５９】また、窒化処理としては活性な窒素を用い
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を１００
℃以上６００℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にＮ
が拡散するのを十分に防止できる。
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を１００
℃以上６００℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にＮ
が拡散するのを十分に防止できる。
【００６０】また、シリコン酸化膜表面処理は塩素系ガ
スだけでなく、弗素等のハロゲンガスを用いても同様の
効果を得る。例えばＨＦ溶液から生じるＨＦ蒸気を用い
てシリコン酸化膜表面にＳｉ−Ｆ結合を形成し、連続で
窒化処理することでＳｉ−ＦとＮの置換反応により酸化
膜表面に窒素原子を導入できる。
スだけでなく、弗素等のハロゲンガスを用いても同様の
効果を得る。例えばＨＦ溶液から生じるＨＦ蒸気を用い
てシリコン酸化膜表面にＳｉ−Ｆ結合を形成し、連続で
窒化処理することでＳｉ−ＦとＮの置換反応により酸化
膜表面に窒素原子を導入できる。
【００６１】この後の窒化工程は本実施例と同じ条件で
行うことでシリコン窒化酸化膜を形成できる。
行うことでシリコン窒化酸化膜を形成できる。
【００６２】図３にシリコン酸化膜２の表面をＨＦ蒸気
処理してＳｉ−Ｆ結合を形成し、その後に上記窒化条件
で窒化して、シリコン窒化酸化膜を形成した場合と、シ
リコン酸化膜の表面をＨＦ上記処理せずに上記窒化条件
で窒化処理した場合のシリコン酸化膜２表面のＸ線光電
子分光分析結果を示す。
処理してＳｉ−Ｆ結合を形成し、その後に上記窒化条件
で窒化して、シリコン窒化酸化膜を形成した場合と、シ
リコン酸化膜の表面をＨＦ上記処理せずに上記窒化条件
で窒化処理した場合のシリコン酸化膜２表面のＸ線光電
子分光分析結果を示す。
【００６３】横軸はフェルミレベルを基準とした内殻Ｎ
１ｓの束縛エネルギー、縦軸はＸ線照射により内殻Ｎ１
ｓから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜２の表面の窒素濃度を
導出できる。
１ｓの束縛エネルギー、縦軸はＸ線照射により内殻Ｎ１
ｓから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜２の表面の窒素濃度を
導出できる。
【００６４】図３の結果より、ＨＦ処理をしてＳｉ−Ｆ
結合を形成して窒化した場合には、束縛エネルギー４０
０ｅＶ付近にピークを有しており、シリコン酸化膜２の
表面に窒素が取り込まれることが分かる。この時シリコ
ン酸化膜２の表面の窒素濃度は２．８ａｔｏｍ％であ
る。
結合を形成して窒化した場合には、束縛エネルギー４０
０ｅＶ付近にピークを有しており、シリコン酸化膜２の
表面に窒素が取り込まれることが分かる。この時シリコ
ン酸化膜２の表面の窒素濃度は２．８ａｔｏｍ％であ
る。
【００６５】一方ＨＦ処理をせずに同じ条件で窒化した
場合には内殻Ｎ１ｓからのピークはなく、シリコン酸化
膜２表面には十分に窒素が取りこめられていないことが
分かる。これは本実施形態で用いた窒化条件では、Ｓｉ
−Ｆ結合とＮの置換反応は生じるがシリコン酸化膜中を
Ｎが拡散することを防ぐ条件であることが分かる。この
ことはＳｉ−Ｈ結合とＮの挿入反応やＳｉ−Ｃｌ結合と
Ｎの置換反応においても同様にいえる。
場合には内殻Ｎ１ｓからのピークはなく、シリコン酸化
膜２表面には十分に窒素が取りこめられていないことが
分かる。これは本実施形態で用いた窒化条件では、Ｓｉ
−Ｆ結合とＮの置換反応は生じるがシリコン酸化膜中を
Ｎが拡散することを防ぐ条件であることが分かる。この
ことはＳｉ−Ｈ結合とＮの挿入反応やＳｉ−Ｃｌ結合と
Ｎの置換反応においても同様にいえる。
【００６６】図４は、本発明の第３の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００６７】先ず、図４（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このシリコン基板１を硫
酸過水処理→塩酸過水処理の順に前処理する。このとき
シリコン基板１の表面にはケミカルオキサイド１０が形
成されている。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、このシリコン基板１を硫
酸過水処理→塩酸過水処理の順に前処理する。このとき
シリコン基板１の表面にはケミカルオキサイド１０が形
成されている。
【００６８】次に、図４（ｂ）に示すように、このケミ
カルオキサイド１０が形成されたシリコン基板１を炉内
に搬入する。次に、無水弗化水素ガス（ＡＨＦ）１１に
よる無水弗化水素処理によりケミカルオキサイド１０を
除去し、シリコン基板１の表面を弗素原子１２で終端す
る。
カルオキサイド１０が形成されたシリコン基板１を炉内
に搬入する。次に、無水弗化水素ガス（ＡＨＦ）１１に
よる無水弗化水素処理によりケミカルオキサイド１０を
除去し、シリコン基板１の表面を弗素原子１２で終端す
る。
【００６９】次に、図４（ｃ）に示すように、乾燥酸素
１３により基板温度９００℃で酸化処理し、シリコン酸
化膜２を形成する。このときシリコン基板１の表面に形
成されていたＳｉ−Ｆ結合は酸化とともに形成されたシ
リコン酸化膜２の表面に移動し、シリコン酸化膜２の表
面近傍にＳｉ−Ｆ結合を形成する。
１３により基板温度９００℃で酸化処理し、シリコン酸
化膜２を形成する。このときシリコン基板１の表面に形
成されていたＳｉ−Ｆ結合は酸化とともに形成されたシ
リコン酸化膜２の表面に移動し、シリコン酸化膜２の表
面近傍にＳｉ−Ｆ結合を形成する。
【００７０】次に、図４（ｄ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、弗素原子
１２と置換反応（Ｓｉ−Ｆ＋Ｎ＊→Ｓｉ−Ｎ＋Ｆ）によ
り、シリコン酸化膜２の表面を窒化する。
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、弗素原子
１２と置換反応（Ｓｉ−Ｆ＋Ｎ＊→Ｓｉ−Ｎ＋Ｆ）によ
り、シリコン酸化膜２の表面を窒化する。
【００７１】以下にシリコン基板１を無水弗化水素処理
した後酸化し、表面にＳｉ−Ｆ結合を有するシリコン酸
化膜２を形成した後、窒化処理したプロセス条件を記
す。 ＜無水弗化水素処理＞ 基板温度：室温 ガス ：ＡＨＦ 100sccm 全圧 ：１Ｔｏｒｒ 処理時間：３０分 ＜酸化処理＞ 基板温度：９００℃ ガス ：Ｏ２ 1slm 全圧 ：４００Ｔｏｒｒ 処理時間：３０分 ＜窒化処理＞ 基板温度：室温 ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：３０分 以上の無水弗化水素処理と酸化処理と活性な窒素原子を
用いた窒化処理により、シリコン酸化膜２表面のみ窒化
されたシリコン窒化酸化膜を形成することができる。
した後酸化し、表面にＳｉ−Ｆ結合を有するシリコン酸
化膜２を形成した後、窒化処理したプロセス条件を記
す。 ＜無水弗化水素処理＞ 基板温度：室温 ガス ：ＡＨＦ 100sccm 全圧 ：１Ｔｏｒｒ 処理時間：３０分 ＜酸化処理＞ 基板温度：９００℃ ガス ：Ｏ２ 1slm 全圧 ：４００Ｔｏｒｒ 処理時間：３０分 ＜窒化処理＞ 基板温度：室温 ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ 処理時間：３０分 以上の無水弗化水素処理と酸化処理と活性な窒素原子を
用いた窒化処理により、シリコン酸化膜２表面のみ窒化
されたシリコン窒化酸化膜を形成することができる。
【００７２】ここで必要なことは窒素ラジカルとＳｉ−
Ｆ結合との挿入反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にＮが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
Ｆ結合との挿入反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければいけない。本実施形態ではシリ
コン基板と形成されたシリコン窒化酸化膜との界面には
実質的にＮが存在せず、窒化処理による不要な界面順位
や固定電荷は見られなかった。
【００７３】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【００７４】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
【００７５】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【００７６】また無水弗化水素処理以外の方法で基板表
面に弗素原子を導入してもよい。例えば活性な弗素ガス
処理或いはＦ２アニール等により、弗素終端シリコン表
面を形成することが可能であり、酸化後の活性な窒素ガ
ス処理により同様の効果を得ることができる。
面に弗素原子を導入してもよい。例えば活性な弗素ガス
処理或いはＦ２アニール等により、弗素終端シリコン表
面を形成することが可能であり、酸化後の活性な窒素ガ
ス処理により同様の効果を得ることができる。
【００７７】更にシリコン基板のケミカルオキサイド除
去処理は弗素系ガスだけでなく、塩素等のハロゲンガス
を用いても同様の効果を得ることができる。このときは
シリコン基板１の表面は塩素原子で終端する。さらに酸
化処理を施すと、シリコン酸化膜２の表面はＳｉ−Ｃｌ
結合を有することになる。これは酸化処理することによ
ってシリコン基板の表面に形成されていたＳｉ−Ｃｌ結
合は酸化と共に形成されたシリコン酸化膜の表面に移動
し、シリコン酸化膜の表面近傍にＳｉ−Ｃｌ結合を形成
するためである。この後の窒化処理によりＳｉ−Ｃｌ結
合とＮの置換反応によりシリコン酸化膜表面のみ窒化さ
れる。
去処理は弗素系ガスだけでなく、塩素等のハロゲンガス
を用いても同様の効果を得ることができる。このときは
シリコン基板１の表面は塩素原子で終端する。さらに酸
化処理を施すと、シリコン酸化膜２の表面はＳｉ−Ｃｌ
結合を有することになる。これは酸化処理することによ
ってシリコン基板の表面に形成されていたＳｉ−Ｃｌ結
合は酸化と共に形成されたシリコン酸化膜の表面に移動
し、シリコン酸化膜の表面近傍にＳｉ−Ｃｌ結合を形成
するためである。この後の窒化処理によりＳｉ−Ｃｌ結
合とＮの置換反応によりシリコン酸化膜表面のみ窒化さ
れる。
【００７８】また、窒化処理としては活性な窒素を用い
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を１００
℃以上６００℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にＮ
が拡散するのを十分に防止できる。
るラジカル窒化のほかに、窒素雰囲気中でのアニールに
よる窒化処理でも良い。この場合アニール温度を１００
℃以上６００℃以下にすることでシリコン酸化膜表面を
十分に窒化させることができかつシリコン基板界面にＮ
が拡散するのを十分に防止できる。
【００７９】図５は、本発明の第４の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００８０】先ず、図５（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端シリコン基板１を
炉内に搬入する。次に、基板温度９００℃でＤｒｙ酸化
をし、シリコン酸化膜２を形成する。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端シリコン基板１を
炉内に搬入する。次に、基板温度９００℃でＤｒｙ酸化
をし、シリコン酸化膜２を形成する。
【００８１】次に、図５（ｂ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な弗素原
子１２をシリコン酸化膜２表面に供給する弗素処理を行
い、シリコン酸化膜２表面にＳｉ−Ｆ結合１４を形成す
る。
波放電によるダウンフロープラズマにより活性な弗素原
子１２をシリコン酸化膜２表面に供給する弗素処理を行
い、シリコン酸化膜２表面にＳｉ−Ｆ結合１４を形成す
る。
【００８２】次に、図５（ｃ）に示すように、連続して
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子５を生成し、Ｓｉ−Ｆ結合１
４と置換反応（Ｓｉ−Ｆ＋Ｎ＊→Ｓｉ−Ｎ＋Ｆ）する。
こうしてシリコン酸化膜２表面を窒化する。
ガスを切り替えマイクロ波放電によるダウンフロープラ
ズマにより活性な窒素原子５を生成し、Ｓｉ−Ｆ結合１
４と置換反応（Ｓｉ−Ｆ＋Ｎ＊→Ｓｉ−Ｎ＋Ｆ）する。
こうしてシリコン酸化膜２表面を窒化する。
【００８３】次に、図５（ｄ）に示すように、ジクロロ
シランとアンモニアを供給し、シリコン窒化酸化膜上に
シリコン窒化膜１５を堆積する。
シランとアンモニアを供給し、シリコン窒化酸化膜上に
シリコン窒化膜１５を堆積する。
【００８４】以下にシリコン酸化膜２を弗素処理した後
窒化処理しシリコン窒化膜１５を堆積したプロセス条件
を記す。 ＜弗素処理→窒化処理→シリコン窒化膜堆積処理＞ 基板温度：室温（弗素処理、窒化）→７００℃（堆積） ガス ：Ｆ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ ＳｉＨ２Ｃｌ２／ＮＨ３ 10/100sccm 全圧 ：１Ｔｏｒｒ 処理時間：弗素処理３０分→窒化３０分→堆積１０分 以上の活性な弗素原子を用いた弗素処理、活性な窒素原
子を用いた窒化処理及びシリコン窒化膜の堆積により、
イキュベーションタイムなしに、シリコン酸化膜２表面
にシリコン窒化酸化膜を介して、均一にシリコン窒化膜
１５を形成できる。
窒化処理しシリコン窒化膜１５を堆積したプロセス条件
を記す。 ＜弗素処理→窒化処理→シリコン窒化膜堆積処理＞ 基板温度：室温（弗素処理、窒化）→７００℃（堆積） ガス ：Ｆ２／Ａｒ 20/100sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ Ｎ２ 120sccm（放電２．４５ＧＨｚ ２００Ｗ） ↓ ＳｉＨ２Ｃｌ２／ＮＨ３ 10/100sccm 全圧 ：１Ｔｏｒｒ 処理時間：弗素処理３０分→窒化３０分→堆積１０分 以上の活性な弗素原子を用いた弗素処理、活性な窒素原
子を用いた窒化処理及びシリコン窒化膜の堆積により、
イキュベーションタイムなしに、シリコン酸化膜２表面
にシリコン窒化酸化膜を介して、均一にシリコン窒化膜
１５を形成できる。
【００８５】ここで必要なことは窒素ラジカルとＳｉ−
Ｆ結合との置換反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければ行かない。本実施例ではシリコ
ン基板と形成されたシリコン窒化酸化膜との界面には実
質的にＮが存在せず、窒化処理による不要な界面順位や
固定電荷は見られなかった。
Ｆ結合との置換反応は起こるが、Ｎがシリコン基板１の
界面に拡散しない程度の窒素ラジカルエネルギー及び基
板温度に調節しなければ行かない。本実施例ではシリコ
ン基板と形成されたシリコン窒化酸化膜との界面には実
質的にＮが存在せず、窒化処理による不要な界面順位や
固定電荷は見られなかった。
【００８６】また、本実施形態では、Ｓｉ−Ｆ結合とＮ
の置換反応により形成したシリコン窒化酸化膜上にさら
にシリコン窒化膜を堆積することによって、信頼性を向
上させている。しかしながらこの方法を用いると膜厚が
厚くなる傾向にあり微細ＭＯＳＦＥＴに用いるには制限
されることもある。
の置換反応により形成したシリコン窒化酸化膜上にさら
にシリコン窒化膜を堆積することによって、信頼性を向
上させている。しかしながらこの方法を用いると膜厚が
厚くなる傾向にあり微細ＭＯＳＦＥＴに用いるには制限
されることもある。
【００８７】次に、このようにして形成されたシリコン
窒化膜１５上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化膜１５上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【００８８】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜／シリコン窒化膜からなるＭＯＳＦＥＴを形成
する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜／シリコン窒化膜からなるＭＯＳＦＥＴを形成
する。
【００８９】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【００９０】また、活性な弗素原子を用いた弗素処理以
外の方法でＳｉ−Ｆ結合を形成してもよい。例えばＦ２
アニール或いは無水弗化水素処理等により、酸化膜表面
にＳｉ−Ｆ結合を形成することが可能であり、連続で活
性な窒素ガス処理することで同様の効果を得ることがで
きる。また、酸化膜表面処理は弗素系ガスだけでなく、
塩素等のハロゲンガスを用いても同様の効果を得る。こ
の場合はシリコン酸化膜２表面にはＳｉ−Ｃｌ結合が形
成される。
外の方法でＳｉ−Ｆ結合を形成してもよい。例えばＦ２
アニール或いは無水弗化水素処理等により、酸化膜表面
にＳｉ−Ｆ結合を形成することが可能であり、連続で活
性な窒素ガス処理することで同様の効果を得ることがで
きる。また、酸化膜表面処理は弗素系ガスだけでなく、
塩素等のハロゲンガスを用いても同様の効果を得る。こ
の場合はシリコン酸化膜２表面にはＳｉ−Ｃｌ結合が形
成される。
【００９１】図６は、本発明の第５の実施形態に係る半
導体装置の製造方法の工程断面図である。
導体装置の製造方法の工程断面図である。
【００９２】先ず、図６（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板１を炉内に搬入する。次に、例えば基板温度９００℃
でＤｒｙ酸化し、シリコン酸化膜２を形成する。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板１を炉内に搬入する。次に、例えば基板温度９００℃
でＤｒｙ酸化し、シリコン酸化膜２を形成する。
【００９３】次に、図６（ｂ）に示すように、電子ビー
ム３をシリコン酸化膜２表面に照射することで、酸素原
子を脱離させ、シリコン酸化膜表面に欠陥４を生成す
る。この場合の欠陥はシリコン酸化膜のＳｉ−Ｏ―Ｓｉ
−Ｏ…結合内に酸素がない場所が存在することを言う。
ム３をシリコン酸化膜２表面に照射することで、酸素原
子を脱離させ、シリコン酸化膜表面に欠陥４を生成す
る。この場合の欠陥はシリコン酸化膜のＳｉ−Ｏ―Ｓｉ
−Ｏ…結合内に酸素がない場所が存在することを言う。
【００９４】次に、図６（ｃ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、欠陥４を
窒素原子５で終端する。
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、欠陥４を
窒素原子５で終端する。
【００９５】以下にシリコン酸化膜２表面を電子照射し
た後窒化処理したプロセス条件を記す。 ＜電子線照射→窒化処理＞ 基板温度：室温 電子線：加速電圧１０Ｖ、電流値２５ｍＡ（真空度１×
１０−８Ｔｏｒｒ） ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ（窒化時） 処理時間：電子線照射９０分→窒化３０分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、シリコン酸化膜２表面のみ窒化することがで
きる。
た後窒化処理したプロセス条件を記す。 ＜電子線照射→窒化処理＞ 基板温度：室温 電子線：加速電圧１０Ｖ、電流値２５ｍＡ（真空度１×
１０−８Ｔｏｒｒ） ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ（窒化時） 処理時間：電子線照射９０分→窒化３０分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、シリコン酸化膜２表面のみ窒化することがで
きる。
【００９６】ここで必要なことはシリコン酸化膜のＳｉ
−Ｏ結合中に酸素が存在しない欠陥部分に、窒素ラジカ
ルが結合するがシリコン基板１の界面に拡散しない程度
の窒素ラジカルエネルギー及び基板温度に調節しなけれ
ばいけない。本実施形態ではシリコン基板と形成された
シリコン窒化酸化膜との界面には実質的にＮが存在せ
ず、窒化処理による不要な界面順位や固定電荷は見られ
なかった。
−Ｏ結合中に酸素が存在しない欠陥部分に、窒素ラジカ
ルが結合するがシリコン基板１の界面に拡散しない程度
の窒素ラジカルエネルギー及び基板温度に調節しなけれ
ばいけない。本実施形態ではシリコン基板と形成された
シリコン窒化酸化膜との界面には実質的にＮが存在せ
ず、窒化処理による不要な界面順位や固定電荷は見られ
なかった。
【００９７】図７は、電子線をシリコン酸化膜２の表面
に照射して窒化した場合と照射しないで窒化した場合
の、シリコン窒化酸化膜表面のＸ線光電子分光分析の結
果である。
に照射して窒化した場合と照射しないで窒化した場合
の、シリコン窒化酸化膜表面のＸ線光電子分光分析の結
果である。
【００９８】横軸はフェルミレベルを基準とした内殻Ｎ
１ｓの束縛エネルギー、縦軸はＸ線照射により内殻Ｎ１
ｓから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜２の表面の窒素濃度を
導出できる。
１ｓの束縛エネルギー、縦軸はＸ線照射により内殻Ｎ１
ｓから放出された光電子数を示しており、本測定で得ら
れる光電子量からシリコン酸化膜２の表面の窒素濃度を
導出できる。
【００９９】図７の結果より、電子照射をして窒化処理
した場合には、束縛エネルギー４００ｅＶ付近にピーク
を有しており、シリコン酸化膜２の表面に窒素が取り込
まれることが分かる。この時シリコン酸化膜２の表面の
窒素濃度は３．７ａｔｏｍ％である。
した場合には、束縛エネルギー４００ｅＶ付近にピーク
を有しており、シリコン酸化膜２の表面に窒素が取り込
まれることが分かる。この時シリコン酸化膜２の表面の
窒素濃度は３．７ａｔｏｍ％である。
【０１００】一方電子線を照射せずに同じ条件で窒化し
た場合には内殻Ｎ１ｓからのピークはなく、シリコン酸
化膜２表面には十分に窒素が取りこめられていないこと
が分かる。これは本実施形態で用いた窒化条件では、欠
陥中にＮが取り込まれるがシリコン酸化膜中をＮが拡散
することを防ぐ条件であることが分かる。
た場合には内殻Ｎ１ｓからのピークはなく、シリコン酸
化膜２表面には十分に窒素が取りこめられていないこと
が分かる。これは本実施形態で用いた窒化条件では、欠
陥中にＮが取り込まれるがシリコン酸化膜中をＮが拡散
することを防ぐ条件であることが分かる。
【０１０１】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【０１０２】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
【０１０３】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【０１０４】本実施形態では、電子ビームを照射してシ
リコン酸化膜２表面に欠陥４を導入したが、電子ビーム
以外の方法で欠陥を生成してもよい。例えばレーザー或
いはＵＶ等の光をシリコン酸化膜２表面に照射すること
で、シリコン酸化膜２表面に欠陥４を生成することが可
能であり、活性な窒素ガス５で処理することで同様の効
果を得ることができる。
リコン酸化膜２表面に欠陥４を導入したが、電子ビーム
以外の方法で欠陥を生成してもよい。例えばレーザー或
いはＵＶ等の光をシリコン酸化膜２表面に照射すること
で、シリコン酸化膜２表面に欠陥４を生成することが可
能であり、活性な窒素ガス５で処理することで同様の効
果を得ることができる。
【０１０５】また、電子ビーム等を集束することで、シ
リコン酸化膜２表面に局所的に欠陥を生成することが可
能であり、窒化の場所を原子レベルで制御することが可
能である。これは例えばエッチングマスクとしても活用
できる。
リコン酸化膜２表面に局所的に欠陥を生成することが可
能であり、窒化の場所を原子レベルで制御することが可
能である。これは例えばエッチングマスクとしても活用
できる。
【０１０６】図８は、シリコン酸化膜２表面に局所的に
欠陥を導入した半導体装置の製造方法の工程断面図であ
る。
欠陥を導入した半導体装置の製造方法の工程断面図であ
る。
【０１０７】先ず、図８（ａ）に示すように、（１０
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板１を炉内に搬入する。次に、基板温度９００℃でＤｒ
ｙ酸化し、シリコン酸化膜２を形成する。
０）面を主面とするｎ型シリコン基板１の表面の有機物
及び金属汚染を除去するため、この基板を硫酸過水処理
→塩酸過水処理→希弗酸処理の順に前処理し、基板表面
を水素終端する。次に、この水素終端されたシリコン基
板１を炉内に搬入する。次に、基板温度９００℃でＤｒ
ｙ酸化し、シリコン酸化膜２を形成する。
【０１０８】次に、図８（ｂ）に示すように、電子ビー
ム３をシリコン酸化膜２表面の一部に照射することで、
シリコン酸化膜２表面の酸素原子を局所的に脱離させ、
シリコン酸化膜２表面に欠陥４を生成する。
ム３をシリコン酸化膜２表面の一部に照射することで、
シリコン酸化膜２表面の酸素原子を局所的に脱離させ、
シリコン酸化膜２表面に欠陥４を生成する。
【０１０９】次に、図８（ｃ）に示すように、マイクロ
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、欠陥４を
窒素原子５で終端する。
波放電によるダウンフロープラズマにより活性な窒素原
子５を生成し基板に供給する窒化処理を行い、欠陥４を
窒素原子５で終端する。
【０１１０】以下にシリコン酸化膜２表面を電子照射し
た後窒化処理したプロセス条件を記す。 ＜電子線照射→窒化処理＞ 基板温度：室温 電子線：加速電圧１０Ｖ、電流値２５ｍＡ（真空度１×
１０−８Ｔｏｒｒ） ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ（窒化時） 処理時間：電子線照射９０分→窒化３０分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、所望のシリコン酸化膜２の表面のみ窒化する
ことができる。
た後窒化処理したプロセス条件を記す。 ＜電子線照射→窒化処理＞ 基板温度：室温 電子線：加速電圧１０Ｖ、電流値２５ｍＡ（真空度１×
１０−８Ｔｏｒｒ） ガス ：Ｎ２ １２０ｓｃｃｍ（放電２．４５ＧＨｚ
２００Ｗ） 全圧 ：１Ｔｏｒｒ（窒化時） 処理時間：電子線照射９０分→窒化３０分 以上の電子ビーム照射と活性な窒素原子を用いた窒化処
理により、所望のシリコン酸化膜２の表面のみ窒化する
ことができる。
【０１１１】次に、図８（ｄ）に示すように、この窒化
領域５をマスクとして、酸素分子６を供給し酸化するこ
とで、局所的に異なる膜厚を持つ酸化膜を形成できる。
領域５をマスクとして、酸素分子６を供給し酸化するこ
とで、局所的に異なる膜厚を持つ酸化膜を形成できる。
【０１１２】また、図８（ｅ）に示すように、酸化する
代わりに、弗素原子７を供給し、窒化領域５をマスクと
して、選択的にエッチングすることも可能である。
代わりに、弗素原子７を供給し、窒化領域５をマスクと
して、選択的にエッチングすることも可能である。
【０１１３】次に、このようにして形成されたシリコン
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
窒化酸化膜上に、連続的にポリＳｉ層を形成した後、上
記窒化酸化炉からシリコン基板１を搬出する。
【０１１４】この後は通常のＭＯＳＦＥＴ形成工程によ
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
り、ゲート絶縁膜が本発明により形成されたシリコン窒
化酸化膜からなるＭＯＳＦＥＴを形成する。
【０１１５】このようにして形成されたｐ型ＭＯＳＦＥ
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
Ｔはボロンがシリコン基板中に拡散せず、窒素原子がシ
リコン基板界面に拡散していない。したがってしきい値
変動もなく、界面準位及び固定電荷が少ない高信頼性の
ＭＯＳＦＥＴを提供できた。
【０１１６】本実施形態では、電子ビームを集光し照射
してシリコン酸化膜２表面に局所的に欠陥４を導入した
が、電子ビーム以外の方法で欠陥を生成してもよい。例
えばレーザー或いはＵＶ等の光をシリコン酸化膜２表面
の一部に集光することで、シリコン酸化膜２表面に局所
的に欠陥４を生成することが可能であり、活性な窒素ガ
ス５で処理することで同様の効果を得ることができる。
してシリコン酸化膜２表面に局所的に欠陥４を導入した
が、電子ビーム以外の方法で欠陥を生成してもよい。例
えばレーザー或いはＵＶ等の光をシリコン酸化膜２表面
の一部に集光することで、シリコン酸化膜２表面に局所
的に欠陥４を生成することが可能であり、活性な窒素ガ
ス５で処理することで同様の効果を得ることができる。
【０１１７】このように本実施形態では、局所的にシリ
コン酸化膜２を窒化することが可能となり、酸化或いは
エッチングと組み合わせることで異なる膜厚を持つシリ
コン酸化膜を形成できる。これにより薄膜ゲート絶縁膜
を具備するＭＯＳＦＥＴと厚膜ゲート絶縁膜を具備する
ＭＯＳＦＥＴを同時に有する回路を同一基板上に形成す
ることも可能となる。
コン酸化膜２を窒化することが可能となり、酸化或いは
エッチングと組み合わせることで異なる膜厚を持つシリ
コン酸化膜を形成できる。これにより薄膜ゲート絶縁膜
を具備するＭＯＳＦＥＴと厚膜ゲート絶縁膜を具備する
ＭＯＳＦＥＴを同時に有する回路を同一基板上に形成す
ることも可能となる。
【０１１８】尚、これまでの第１から第５の実施形態で
は、シリコン窒化酸化膜を形成した後、さらに高温アニ
ールすることで、窒素の結合状態が安定化し、よりボロ
ンの突き抜け耐性が向上する。このアニール雰囲気は真
空中だけでなく、窒素ガス或いは希ガス中或いは励起し
た窒素ガス中でも同様の効果を得ることができる。
は、シリコン窒化酸化膜を形成した後、さらに高温アニ
ールすることで、窒素の結合状態が安定化し、よりボロ
ンの突き抜け耐性が向上する。このアニール雰囲気は真
空中だけでなく、窒素ガス或いは希ガス中或いは励起し
た窒素ガス中でも同様の効果を得ることができる。
【０１１９】また、活性な原子を生成するための放電方
法はマイクロ波放電だけでなく電子共鳴加熱（ＥＣＲ）
或いはイオンサイクロトロンプラズマ（ＩＣＰ）等によ
るダウンフロープラズマでもよい。
法はマイクロ波放電だけでなく電子共鳴加熱（ＥＣＲ）
或いはイオンサイクロトロンプラズマ（ＩＣＰ）等によ
るダウンフロープラズマでもよい。
【０１２０】また、第１から第５の実施形態では、マイ
クロ波キャビティーによる窒素原子の活性化を行った
が、これ以外にも、触媒材としてＰｔ、Ａｕ、Ｒｔ或い
はＴｉを含む材料に窒素分子流を当てることで、活性な
窒素原子を形成してもよい。触媒材としてはこれらの他
にもＳｉやＷを含む材料でもよい。
クロ波キャビティーによる窒素原子の活性化を行った
が、これ以外にも、触媒材としてＰｔ、Ａｕ、Ｒｔ或い
はＴｉを含む材料に窒素分子流を当てることで、活性な
窒素原子を形成してもよい。触媒材としてはこれらの他
にもＳｉやＷを含む材料でもよい。
【０１２１】また、基板加熱機構として、ヒーターの他
に赤外線ランプやレーザー等を用いてもよい。
に赤外線ランプやレーザー等を用いてもよい。
【０１２２】また、窒素原子を含むガス中でのアニール
による窒化処理でシリコン酸化膜を窒化する場合、窒素
原子を含むガスとしてＮ２だけでなく、ＮＦ３、ＮＣｌ
３、アンモニア、ヒドラジン等の窒素化合物ガスも適用
可能である。この時窒素原子を含むガスをＨｅ、Ａｒ、
Ｎｅ、Ｘｅ、Ｋｒ等の希ガスで希釈してもよい。
による窒化処理でシリコン酸化膜を窒化する場合、窒素
原子を含むガスとしてＮ２だけでなく、ＮＦ３、ＮＣｌ
３、アンモニア、ヒドラジン等の窒素化合物ガスも適用
可能である。この時窒素原子を含むガスをＨｅ、Ａｒ、
Ｎｅ、Ｘｅ、Ｋｒ等の希ガスで希釈してもよい。
【０１２３】その他、本発明はその要旨を逸脱しない範
囲で種々変形して実施できる。
囲で種々変形して実施できる。
【０１２４】
【発明の効果】本発明によれば、ボロンの突き抜けを抑
制するシリコン窒化酸化膜を、半導体基板の界面に窒素
原子が到達しないように、ナノオーダの膜厚で形成でき
るので、窒化処理による界面準位及び固定電荷の極めて
少ない薄くとも安定な絶縁膜を提供できる。
制するシリコン窒化酸化膜を、半導体基板の界面に窒素
原子が到達しないように、ナノオーダの膜厚で形成でき
るので、窒化処理による界面準位及び固定電荷の極めて
少ない薄くとも安定な絶縁膜を提供できる。
【０１２５】また、この絶縁膜をゲート絶縁膜として用
いることで、高信頼性のＭＯＳトランジスタを提供でき
る。
いることで、高信頼性のＭＯＳトランジスタを提供でき
る。
【図１】 本発明の第１の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図２】 本発明の第２の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図３】 シリコン酸化膜表面をＨＦ処理した場合と、
ＨＦ処理しない場合のシリコン窒化酸化膜と表面のＸ線
光電子分光分析図。
ＨＦ処理しない場合のシリコン窒化酸化膜と表面のＸ線
光電子分光分析図。
【図４】 本発明の第３の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図５】 本発明の第４の実施形態に係るシリコン窒化
酸化膜の成膜工程について示した工程断面図。
酸化膜の成膜工程について示した工程断面図。
【図６】 本発明の別の実施形態に係るシリコン窒化酸
化膜の成膜工程について示した工程断面図。
化膜の成膜工程について示した工程断面図。
【図７】 シリコン酸化膜表面を電子照射した場合とし
ない場合の、シリコン窒化酸化膜表面のＸ線光電子分光
分析図。
ない場合の、シリコン窒化酸化膜表面のＸ線光電子分光
分析図。
【図８】 本発明の別の実施形態に係るシリコン窒化酸
化膜の成膜工程について示した工程断面図。
化膜の成膜工程について示した工程断面図。
１、５１…シリコン基板 １２…弗素原子 ２、５３…シリコン酸化膜 １３、５２…酸素ガス ３…電子ビーム １４…Ｓｉ−Ｆ結合 ４…欠陥 １５…シリコン窒化膜 ５、５６…窒素原子 ５４…ＮＯガス ６…水素原子 ５５…シリコン窒化酸化膜 ７…Ｓｉ−Ｈ結合 ８…塩素原子 ９…Ｓｉ−Ｃｌ結合 １０…ケミカルオキサイド １１…無水弗化水素ガス
Claims (5)
- 【請求項１】半導体基板上のシリコン酸化膜表面に、Ｓ
ｉ−Ｈ結合、Ｓｉ−Ｆ結合及びＳｉ−Ｃｌ結合とから選
ばれる少なくとも一つの結合を形成する工程と、 前記結合が形成された前記シリコン酸化膜表面を窒化す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項２】半導体基板表面を弗素終端する工程と、 前記弗素終端した半導体基板表面を酸化し、表面にＳｉ
−Ｆ結合を有するシリコン酸化膜を形成する工程と、 前記Ｓｉ−Ｆ結合が形成された前記シリコン酸化膜表面
を窒化する工程とを具備することを特徴とする半導体装
置の製造方法。 - 【請求項３】半導体基板表面を塩素終端する工程と、 前記塩素終端した半導体基板表面を酸化し、表面にＳｉ
−Ｃｌ結合を有するシリコン酸化膜を形成する工程と、 前記Ｓｉ−Ｃｌ結合が形成された前記シリコン酸化膜表
面を窒化する工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項４】半導体基板上のシリコン酸化膜表面に電子
或いは光を照射することにより、前記シリコン酸化膜表
面に欠陥を形成する工程と、 前記欠陥が形成された前記シリコン酸化膜表面を窒化す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項５】半導体基板上のシリコン酸化膜表面に局所
的に電子或いは光を照射することにより、前記シリコン
酸化膜表面に局所的に欠陥を形成する工程と、 前記欠陥が形成された前記シリコン酸化膜表面を局所的
に窒化しシリコン窒化酸化膜を形成する工程とを具備す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000190977A JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18653699 | 1999-06-30 | ||
| JP2000169536 | 2000-06-06 | ||
| JP11-186536 | 2000-06-06 | ||
| JP2000-169536 | 2000-06-06 | ||
| JP2000190977A JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002064097A true JP2002064097A (ja) | 2002-02-28 |
Family
ID=27325764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000190977A Pending JP2002064097A (ja) | 1999-06-30 | 2000-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002064097A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188377A (ja) * | 2001-09-27 | 2003-07-04 | Agere Systems Inc | 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造 |
| JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
| JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
| WO2005095268A1 (ja) * | 2004-03-31 | 2005-10-13 | Kanto Denka Kogyo Co., Ltd. | Ｆ2含有ガスの製造方法及びｆ2含有ガスの製造装置、並びに物品の表面を改質する方法及び物品の表面の改質装置 |
| JP2010050252A (ja) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | ホットワイヤー法による基材表面の窒化方法 |
-
2000
- 2000-06-26 JP JP2000190977A patent/JP2002064097A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188377A (ja) * | 2001-09-27 | 2003-07-04 | Agere Systems Inc | 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造 |
| JP2004040064A (ja) * | 2002-07-01 | 2004-02-05 | Yutaka Hayashi | 不揮発性メモリとその製造方法 |
| JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
| WO2005095268A1 (ja) * | 2004-03-31 | 2005-10-13 | Kanto Denka Kogyo Co., Ltd. | Ｆ2含有ガスの製造方法及びｆ2含有ガスの製造装置、並びに物品の表面を改質する方法及び物品の表面の改質装置 |
| US7919141B2 (en) | 2004-03-31 | 2011-04-05 | Kanto Denka Kogyo Co., Ltd. | Processes and equipments for preparing F2-containing gases, as well as process and equipments for modifying the surfaces of articles |
| JP4804345B2 (ja) * | 2004-03-31 | 2011-11-02 | 関東電化工業株式会社 | Ｆ２含有ガスの製造方法及びｆ２含有ガスの製造装置 |
| KR101114803B1 (ko) | 2004-03-31 | 2012-03-13 | 칸토 덴카 코교 가부시키가이샤 | Ｆ2 함유 가스의 제조 방법 및 ｆ2 함유 가스의 제조 장치,그리고 물품의 표면을 개질하는 방법 및 물품의 표면 개질장치 |
| JP2010050252A (ja) * | 2008-08-21 | 2010-03-04 | Kyushu Institute Of Technology | ホットワイヤー法による基材表面の窒化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265327B1 (en) | Method for forming an insulating film on semiconductor substrate surface and apparatus for carrying out the method | |
| US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
| US7084068B2 (en) | Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device | |
| US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
| US6287988B1 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device | |
| US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
| US7115533B2 (en) | Semiconductor device manufacturing method | |
| WO2018212999A1 (en) | Cyclic flowable deposition and high-density plasma treatment proceses for high quality gap fill solutions | |
| TWI395267B (zh) | The nitriding treatment method of the substrate and the forming method of the insulating film | |
| US20110189860A1 (en) | Methods for nitridation and oxidation | |
| KR101138273B1 (ko) | 절연막의 형성방법 | |
| JP2009545895A (ja) | 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善 | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| KR100486278B1 (ko) | 신뢰성이 향상된 게이트 산화막 형성방법 | |
| WO2006132262A1 (ja) | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 | |
| JP2000311893A (ja) | 原子ガスから材料層を形成する方法と装置 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| US6228732B1 (en) | Tunnel nitride for improved polysilicon emitter | |
| JP2002064097A (ja) | 半導体装置の製造方法 | |
| JP2004266263A (ja) | 半導体装置の製造方法 | |
| JP2000114257A (ja) | 半導体装置の製造方法 | |
| KR100521709B1 (ko) | 실리콘 웨이퍼의 저온 산화 방법 및 그 장치 | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| JP3588994B2 (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| JPH0823095A (ja) | 半導体装置及びその製造方法 |