JP2000311893A - 原子ガスから材料層を形成する方法と装置 - Google Patents

原子ガスから材料層を形成する方法と装置

Info

Publication number
JP2000311893A
JP2000311893A JP2000039991A JP2000039991A JP2000311893A JP 2000311893 A JP2000311893 A JP 2000311893A JP 2000039991 A JP2000039991 A JP 2000039991A JP 2000039991 A JP2000039991 A JP 2000039991A JP 2000311893 A JP2000311893 A JP 2000311893A
Authority
JP
Japan
Prior art keywords
gas
substrate
source
atomic gas
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000039991A
Other languages
English (en)
Inventor
Ellie Yieh
イー エリー
Li-Qun Xia
シア リ−クン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2000311893A publication Critical patent/JP2000311893A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 均一な厚さでニ酸化ケイ素より優れた信頼性
とバリヤ拡散特性を有する改良されたＭＯＳゲート誘電
体成膜を可能にするウエハ処理の方法と装置を提供す
る。 【解決手段】 加熱機構３１上に置かれたウエハ３２に
反応ガスを６００℃〜６５０℃の低温で作用させるＣＶ
Ｄチャンバー１３に原子ガスソース１５からパイプ１
７、入口２５を通じて窒素原子又は酸素原子状態に活性
化したガスを供給する。原子ガスソース１５は、マクネ
トロンヘッド３７、マイクロ波アプリケータ４１により
分子ガスソース３３に作用して窒素又は酸素を原子化す
る。空間的にガス原子を隔てるために、不活性ガスを用
いて原子ガスが希釈されてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイス処理
に関し、より詳細には原子ガスから半導体デバイス材料
層を形成することに関する。
【０００２】
【従来の技術】高性能、高密度エレクトロニクスへ向け
た努力は、金属−酸化物−半導体（ＭＯＳ）デバイスの
横方向寸法に対する不断の縮小化へ導いてきた。横方向
のデバイス寸法が縮小されるとともに、ＭＯＳデバイス
のゲート誘電体の厚さ（例えば二酸化ケイ素の厚さ）
も、ＭＯＳデバイスの適切な動作のために十分な蓄積記
憶容量を維持するべく縮小されねばならない。
【０００３】現在の横方向デバイスの寸法要件は、駆動
電圧の比例的な減少なく、誘電体ゲートの枠組みをサブ
１００オングストロームに強いている。より薄いゲート
誘電体層と、同じであるか類似の駆動電圧との組み合わ
せが、後継次世代の各ＭＯＳデバイスのデバイス電界の
増加へ導いている。従がって、これら増加電界と絶縁破
壊強さとに関連するホットキャリヤ損傷は、ＭＯＳデバ
イスの更なる縮小化に関する主要な関心事になってい
る。加えて、縮小ＭＯＳデバイスの寸法性は、高エネル
ギー粒子を用いて、従来の炉内成長二酸化ケイ素（Si
O2）ゲート誘電体に傷をつけることができる電子ビーム
(e-beam) や電離性放射線を生成する電子ビームリソグ
ラフィや反応イオンエッチングのような製造手法の広範
な利用へと導いた。更に、薄い二酸化ケイ素は硼素拡散
に対しては不良バリアであり、その使用は、問題のある
硼素ドープ p+ 多結晶シリコンゲート電極を伴う。
【０００４】二酸化ケイ素ゲート誘電体は、従来から、
９００℃を超える温度の炉内で成長が行なわれる。この
種の高い温度での二酸化ケイ素の膜成長は、将来世代Ｍ
ＯＳのプロセスの熱的予算(６５０℃)を超えてしまう。
更に、膜厚均一性の変化（不均一ウエーハ加熱および酸
化炉内の固有な酸素フローに由来）は、将来世代ＭＯＳ
デバイス（例えば、サブ５０オングストローム酸化物デ
バイス）にとっては容認できないほど高い。よって、ホ
ットキャリヤ損傷、絶縁破壊強さ、および二酸化ケイ素
の拡散バリア特性が補える場合であっても、二酸化ケイ
素薄膜層成長の、反復性のある厚さと十分な圧さ均一性
は、なお難問のままである。
【０００５】ゲート誘電体としての「純粋」二酸化ケイ
素の使用の潜在的代替案は、アンモニアまたは亜酸化窒
素でアニ−ルされた二酸化ケイ素のような「窒化処理さ
れた酸化物」、つまり「オキシニトライド」の使用であ
る。シリコンウエーハ上に成長させた二酸化ケイ素層
（高品質 Si/SiC2 界面を形成するため）と、その上に
堆積させた窒化ケイ素層を備える酸化物／窒化物のスタ
ックも使用できる。
【０００６】オキシニトライドは、窒素リッチ雰囲気
(例えば、NH3 または N2O中での成長後のアニーリング
ステップを介して、Si/SiO2 界面部で、少量（１〜５原
子％）の窒素を取り込む。界面窒素は、オキシニトライ
ドのホットキャリヤおよび放射線損傷抵抗を向上して、
オキシニトライドのバリヤ拡散特性を高める。しかし、
オキシニトライドは普通、追加のアニーリングステップ
を施される、炉内で成長させた（または、亜酸化窒素雰
囲気の炉内成長で直接形成された）二酸化ケイ素である
ので、純粋二酸化ケイ素と同じ厚さ均一性問題に直面す
る。アンモニアアニーリングも、デバイス性能に有害な
影響を及ぼす水素誘起電子トラップをオキシニトライド
内に発生する。
【０００７】二酸化ケイ素の別の潜在的代替物は窒化シ
リコンである。窒化ケイ素は二酸化ケイ素より高い誘電
率を持つので、窒化ケイ素のより薄い層は、もっと厚い
二酸化ケイ素層と同じ蓄積記憶容量を有する。従って、
窒化シリコンゲート誘電体は、二酸化ケイ素ゲート誘電
体（例えば、将来世代ＭＯＳデバイス用）よりスケーラ
ブルである。更に、窒化シリコンは二酸化ケイ素または
オキシニトライドの何れよりも、優れた長期信頼性、優
れた耐湿性とドーパント拡散バリヤ特性を示す。しか
し、窒化シリコンも、何十年にわたる研究にもかかわら
ず、窒化ケイ素ゲート誘電体の商業利用を非実用的にす
る水素誘起電子トラップに直面する。炉ベースの低圧化
学気相堆積（ＬＰＣＶＤ）により従来の窒化ケイ素をシ
リコン基板上へ堆積させることはできるが、成長させる
ことはできない。具体的には、アンモニア（NH3）と四
塩化ケイ素（SiCl4）を炉内温度約９００℃で反応させ
ることにより、半導体ウエーハ上へ窒化シリコン（Si3N
4）と塩酸(HCl) 形成する。堆積プロセス中、アンモニ
アは、堆積された窒化ケイ素膜内で電子トラップを発生
させる水素を遊離する。電子トラップによって、堆積さ
れた窒化ケイ素膜の電気的特性に激しく衝撃を与えて、
窒化ケイ素膜をゲート誘電体として無効にする。
【０００８】ＬＰＣＶＤ窒化ケイ素プロセスも、多くの
半導体製造の「緑の」イニシアティブ(運動)に適合性の
ない、環境的に優しくないガス（例えばNH3、SiCl4）を
使用している。更に、ＬＰＣＶＤ窒化ケイ素堆積は、従
来の二酸化ケイ素およびオキシニトライドの成長と同様
に、炉をベースとし同じような厚さ均一性問題に直面す
る。従来のゲート誘電体の別の欠点は、ゲート誘電体を
形成するために使用されるプロセスの熱的予算である。
例えば、ＬＰＣＶＤによる、二酸化ケイ素およびオキシ
ニトライドの成長と窒化ケイ素の堆積は、従来から高温
で行なわれており(例えば９００℃を超える)、この温度
は将来世代ＭＯＳプロセスの熱的予算（例えば６５０
℃)を超える。
【０００９】
【発明が解決しようとする課題】従って、厚さ不均一性
に直面しない、将来世代ＭＯＳプロセスの熱的予算の拘
束を超えない、そして、好ましくは、ニ酸化ケイ素より
優れた信頼性とバリヤ拡散特性を有する改良されたゲー
ト誘電体に対するニーズがある。
【００１０】
【課題を解決するための手段】従来技術のニーズを解決
するために、原子ガスを使用して、基板（例えば半導体
ウエーハ）上へ材料層を形成する新しい方法が提供され
る。具体的には、基板が、原子ガスにさらされた状態で
高温（６００〜６５０℃)まで加熱される。この原子ガ
スは、基板の表面で反応して、基板表面上へ材料層を形
成する。
【００１１】原子ガスのソースは、好ましくは、分子ガ
スを、高い反応性の原子ガスに解離する遠隔マイクロ波
プラズマソースへ作用的に結合する分子ガスソース（例
えばO2、N2 等）を備える。原子ガスの高い化学ポテン
シャルにより、原子ガスは、加熱された基板面で容易に
反応して、低下した温度であってもその上へ材料層を形
成する。
【００１２】新規の材料層形成方法は、特に、従来の炉
ベース形成方法の温度(例えば９００℃超）未満の温度
(例えば６００〜６５０℃)で、二酸化ケイ素（例えば、
O2の解離を介して）、オキシニトライド（例えば、NH3
またはN2、およびO2の解離を介して）、および窒化ケイ
素（NH3またはN2の解離を介して）を成長させるのによ
く適している。現行、商業ベースで酸化剤としてオゾン
が採用されている場合、ニ酸化ケイ素堆積膜が、酸素原
子とテトラエチルオルトシリケート（ＴＥＯＳ）で形成
されてもよい。
【００１３】本発明の著しい利点は、高品質ゲート窒化
ケイ素材料層（例えば、あったとしても、ほんの僅かの
水素誘起電子トラップ)が、より低い熱的予算で、窒素
原子を用いて成長させることができるという点である。
更に、ゲート誘電体形成の使用温度が低いので、高度の
均一加熱メカニズムが、材料層形成時に使用されること
ができる。よって、材料層の厚さ均一性が、炉ベースの
形成方法以上に高められる。従がって、減少された厚さ
不均一性、優れた信頼性、そしてバリヤ拡散特性を持つ
改良されたゲート誘電体が、将来世代ＭＯＳプロセスの
熱的予算の拘束の範囲内で形成されることができる。
【００１４】使用される原子ガスは、より安定な分子形
態を好むので、遠隔マイクロ波プラズマソースから、基
板に至る中途での（例えば、成長レートを高めるため、
あるいは材料層の化学量論比により精確な調整を提供す
るため、等々）ガス原子のガス分子ヘの再結合を減らす
ためにいくつかの手法が提供される。例えば、原子ガス
ソースと基板間の経路長は最短化されるのが好ましく、
そして、分子ガスソースおよび／または形成されたガス
原子は、それらの再結合を阻止するために、ガス分子を
隔てる不活性ガス（例えばアルゴン）を用いて希釈され
てもよい。原子ガスソースと基板間の全体または一部
が、利用可能な原子ガス再結合サイトの数を減らす材料
で被覆されてもよい（すなわち保護コーティング）。
【００１５】本発明の他の目的、特徴、および利点は、
以下の好ましい実施の形態の詳細な説明、付帯する特許
請求項、および添付図面から、より完全に明らかにな
る。
【００１６】
【発明の実施の形態】図1は、本発明による原子ガス材
料層形成のために構成された半導体ウェーハ処理装置１
１（「処理装置１１」）の側面図である。処理装置１１
は、導入パイプ１７を介して原子ガスソース１５に、そ
してフォアライン２１とスロットル弁２３とを介して、
ポンプへ作用的に結合された処理チャンバ１３を備え
る。適切な処理装置は Applied Materials, Inc. が製
造する GIGAFILLTM 処理装置であり、この装置は、１９
９６年１１月１３日出願の、通常に譲渡された米国特許
出願第 08/748883 号に記載されており、この出願はそ
の全体を本明細書に援用する。
【００１７】処理チャンバ１３は、原子ガスソース１５
から原子ガスを受け取るための、導入パイプ１７へ作用
的に結合される入口２５、そして、処理チャンバ１３内
に置かれた半導体ウェーハ面に沿って原子ガスを均一に
分配するための、入口２５へ作用的に結合されたガス分
配プレート２７、を備える。処理チャンバ１３は、ガス
分配プレートに取りつけられて処理チャンバ１３内での
処理中に半導体ウエーハを支持して加熱するための加熱
機構（例えばセラミックヒータ３１）を有して、ガス分
配プレート２７の下方に配置されたウェーハ支持体２９
を更に備える。セラミックヒータ３１は、最高加熱温度
が約８００度であり、好ましくは、アルミニウム窒化物
のような材料を含む。異なる材料を含み、最高温度が異
なる他の加熱機構が使用されてもよい。
【００１８】原子ガスソース１５は、遠隔マイクロ波プ
ラズマ装置３５へ作用的に結合される分子ガスソース３
３を備える。分子ガスソース３３は、好ましくは、形成
される材料層に従がって、02、N2、または NH3 等のソ
ースガスを含む。ソースガスは、アルゴン（以下に記
載）等の不活性ガスで希釈されてもよい。
【００１９】遠隔マイクロ波プラズマ装置３５は、チュ
ーナ３へ作用的に結合されたマグネトロンヘッド３７
と、チューナ３９、導入パイプ１７、分子ガスソース３
３へ作用的に結合されるマイクロ波アプリケータ４１と
を備える。具体的には、マグネトロンヘッド３７、チュ
ーナ３９、およびマイクロ波アプリケータ４１は、マグ
ネトロンヘッド３７により発生されるマイクロ波エネル
ギーを案内する導波管装置４３ａ〜ｃを介して、マイク
ロ波アプリケータ４１へ作用的に結合される。
【００２０】マグネトロンヘッド３７は、約０〜３００
０ワットのパワーを用い、約２．５ＧＨｚで中央値を持
つパルス化された、または連続波のマイクロ波出力を発
生する。マグネトロンヘッド３７として、従来の何れの
マグネトロンヘッドであっても、使用されることができ
る。
【００２１】マグネトロンヘッド３７により生成される
マイクロ波は、導波管装置４３ａ〜ｃへ出力され、第１
導波管セクション４３ａ、第２導波管セクション４３
ｂ、および第３導波管セクション４３ｃを通って移動し
て、マイクロ波アプリケータ４１へ至る。チューナ３９
は第１導波管セクション４３ａへ作用的に結合されてい
て、遠隔マイクロ波プラズマ装置３５が第３の導波管セ
クション４３ｃ（例えば、マグネトロンヘッド３７へ戻
るマイクロ波パワーの反射を減らすため)の特性インピ
ーダンスと一致できるようにする従来のマイクロ波チュ
ーニング要素（例えばスタブチューナ他）を備える。こ
れにより、マイクロ波パワーは効率的にマイクロ波アプ
リケータ４１へ分配される。
【００２２】運転時、処理装置１１を用いて窒化ケイ素
層を半導体ウエーハ３２上へ成長させるために、半導体
ウェーハ３２が処理チャンバ１３内へローディングされ
てウエーハ支持体２９へ載置され、処理チャンバ１３が
ポンプ１９を介して排気される。処理チャンバ１３のベ
ース圧力は、スロットル弁２３を調整することにより設
定される。約０．４ Torr のベース圧力が現在では好ま
しいが、異なるチャンバ圧力を使用してもよい。
【００２３】処理チャンバ１３の排気の間、セラミック
ヒータ３１へパワーが与えられて、半導体ウェーハ３２
の温度を成長温度まで上げる。更に以下で説明されるよ
うに、窒素原子の高い化学ポテンシャルにより、窒化ケ
イ素成長は、ＬＰＣＶＤを介する窒化ケイ素形成に必要
な温度よりも著しく低い温度で生ずる。従がって、窒化
シリコン成長は８００℃未満で実行されることができ、
好ましくは約６００〜６５０℃で実行される。従って、
セラミックヒータ３１は、好ましくは約６００〜６５０
℃まで加熱される。
【００２４】半導体ウェーハ３２が成長温度に達した
後、そして、処理チャンバ１３が所望のバース圧力で安
定した後、マグネトロンヘッド３７は、マイクロ波パワ
ーをマイクロ波アプリケータ４１へ与えるためにオンさ
れ、そして分子ガスが、分子ガスソース３３からマイク
ロ波アプリケータ４１へ流される。マイクロ波アプリケ
ータ４１へ与えられるマイクロ波パワーレベルは、窒化
ケイ素成長に影響を及ぼすのに十分な、処理チャンバ１
３内で窒素原子濃度を作り出すのに必要なパワーレベル
である。妥当なパワーレベルは、更に以下で説明する多
くの要因に依存する（例えば、マイクロ波アプリケータ
４１内窒素原子の濃度、半導体ウェーハ３２とマイクロ
波アプリケータ４１間の距離、窒素原子がマイクロ波ア
プリケータ４２から半導体のウエーハ３２まで移動する
間に遭遇する材料、その他）。従って、１０００〜３０
００ワットのパワーレベルが好ましい。
【００２５】窒化ケイ素成長のための好ましい分子ガス
は、窒素分子（N2）である。アンモニア（NH3）を使用
してもよい。しかし、アンモニアは、窒化ケイ素成長の
間、水素誘起電子トラップ形成に導き、N2 ほど環境に
優しくはない。
【００２６】分子ガスソース３３からの窒素分子は、マ
イクロ波アプリケータ４１内へ移動して、マグネトロン
ヘッド３７によって、マイクロ波アプリケータ４１へ与
えられるマイクロ波エネルギーにより窒素原子に解離さ
れる。具体的に、マイクロ波アプリケータ４１内のウィ
ンドウ（図示）によって、第３の導波管セクション４３
ｃからのマイクロ波は、マイクロ波アプリケータ４１の
外側部分を通過し、その中で窒素分子と相互作用するこ
とができる。プラズマ点火装置（例えば紫外光）が、窒
素プラズマの初期のイオン化のために用いられることが
でき、マイクロ波エネルギーがプラズマを維持する。少
量の一部の窒素だけがイオン化され、プラズマは、希釈
ガス（希釈ガスとしてアルゴンが使用されている場合の
アルゴンイオン等）が存在する場合、他のイオン化核種
を含んでもよい。従がって、マイクロ波アプリケータ４
１は、マイクロ波アプリケータ４１から処理チャンバ１
３の導入パイプ１７まで移動する窒素原子のフローを生
成する。
【００２７】窒素ガス原子は、より安定した分子形態
（N2）を好む。このように、２個の窒素原子が空間的に
近接している場合、一個の窒素原子がもう一個の窒素原
子と容易に再結合してN2を形成する。窒素原子が再結合
して窒素分子（例えば、窒化ケイ素の成長レートを高め
たり、窒化ケイ素の化学量論比により多くの調整を与え
るために、等)を形成する前に、十分でかつ調整された
量の窒素原子を半導体ウェーハ３２（この上には、窒化
ケイ素層が成長させられることになる）へ移送すること
は困難な挑戦である。
【００２８】窒素原子の再結合を減らすために、マイク
ロ波アプリケータ４１を処理チャンバ１３へできるだけ
近づけてそれに接続することにより、半導体ウエーハ３
２とマイクロ波アプリケータ４１間の経路長が最短化で
きる（例えばマイクロ波アプリケータ４１を、処理チャ
ンバ１３直近へ取り付けるためのコネクタを、処理チャ
ンバ１３かマイクロ波アプリケータ４１へ装備する）。
分子ガスソース３３も、窒素ガス原子が半導体のウェー
ハ３２へ移動する際に、マイクロ波アプリケータ４１内
に生成された窒素ガス原子を隔てる不活性ガス（例えば
アルゴン）で希釈されてもよい。同様に、別の不活性ガ
スソースが、マイクロ波アプリケータ４１に結合され
て、マイクロ波アプリケータ４１内に生成された窒素ガ
ス原子を隔てる不活性ガスを供給するために使用されて
もよい。加えて、マイクロ波アプリケータ４１と半導体
ウエーハ３２間の経路の一部または全ては、そこへ窒素
ガス原子が付着して、かつ後続の窒素原子のための再結
合サイトとして役目を果たすことを阻止する保護皮膜で
被覆されてもよい。図１では、入口２５とマイクロ波ア
プリケータ４１との間の経路全体（マイクロ波アプリケ
ータを含む）が、窒素ガス原子付着に抗する保護皮膜４
５（例えば窒化アルミニウム）で被覆される。入口２
５、処理チャンバ１３、およびガス分配プレート２７
も、半導体ウェーハ３２に達する窒素原子の濃度を更に
高めるために、保護皮膜４５で被覆されてもよい。
【００２９】一旦、窒素原子が加熱された半導体ウエー
ハ３２の上面に達すると、窒素原子の高い化学ポテンシ
ャルにより、窒素原子は、シリコンウエーハと容易に反
応して、その上に窒化ケイ素材料層（図示せず）を形成
する。
【００３０】本発明の著しい利点は、高品質のケート窒
化ケイ素を、窒化ケイ素内に水素誘起電子トラップを生
成することなく、（窒素分子の解離から形成された窒素
原子を介して）半導体のウェーハ３２上へ成長させるこ
とができるという点である。更に、低い成長温度（およ
び、それに付随すると共に、望ましくないドーパント拡
散を阻止する熱的予算）により、窒化ケイ素成長の間、
高められた温度均一性を持つセラミックヒータ３１が使
用されてもよい。それにより、窒化ケイ素の厚さ均一性
は、炉ベースの形成方法全体にわたって高められる。加
えて、複雑で環境に優しくない、窒化ケイ素層形成に効
果を与えるために窒素またはケイ素の前駆体が必要とさ
れることはない。
【００３１】窒化ケイ素に加えて、処理装置１１が、マ
イクロ波アプリケータ４１内での酸素分子の解離を介し
て高品質のゲート二酸化ケイ素を成長させるために使用
されてもよい。二酸化ケイ素成長のために、分子ガスソ
ース３３は、マイクロ波アプリケータ４１へ酸素分子を
供給する酸素分子のソースを備えている。マイクロ波ア
プリケータ４１が酸素プラズマを発生し、酸素原子のス
トリームが、導入パイプ１７を介して処理チャンバ１３
へ流れる。好ましくは、酸素原子の再結合減らすための
類似の方法が使用される（例えば、マイクロ波アプリケ
ータ４１と半導体ウェーハ３２間の、短くされた経路
長、保護皮膜４５、不活性ガスによる供給酸素分子の希
釈、その他）。
【００３２】酸素原子は、加熱された(約６００〜６５
０度)半導体ウエーハ上面に達し、酸素原子の高い化学
ポテンシャルにより、シリコンウエーハ３２と容易に反
応して容易に二酸化ケイ素を形成する。セラミックヒー
タ３１の温度均一性は、炉ベースの二酸化ケイ素上の、
ヒータ−ベースの二酸化ケイ素の厚さ均一性を高める。
従って、向上された厚さ均一性の二酸化ケイ素が、実質
的に低くされた温度で成長させられることが可能であ
る。
【００３３】窒化ケイ素および二酸化ケイ素に加えて、
処理装置１１は、マイクロ波アプリケータ４１内で酸素
分子と窒素分子の両方の解離を介して、高品質のゲート
・オキシニトライドを成長させるために使用されてもよ
い。そのような用途では、分子ガスソース３３は、酸素
分子のソースおよび窒素分子のソースを含み（さもなけ
れば、酸素および窒素へ直に分離されることができる亜
酸化窒素のソースを含んでもよい)、マイクロ波アプリ
ケータ４１は窒素をベースとするプラズマと酸素をベー
スとするプラズマを発生する。このようにして、窒素原
子のストリームと酸素原子のストリームが同時に、導入
パイプ１７を介して処理チャンバ１３へ流れる。窒素の
再結合と酸素の再結合は、好ましくは、上記のように制
限される。
【００３４】窒素原子と酸素原子は、加熱された（例え
ば約６００から６５０℃)半導体ウエーハ３２の上面に
達し、そして、窒素原子と酸素原子の高い化学ポテンシ
ャルにより、Si/SiO2 界面に、或る窒素濃度を持つ二酸
化ケイ素層が容易に形成されるSi/SiO2 界面での窒素濃
度は、二酸化ケイ素成長中に存在する窒素原子と酸素原
子の相対量により調整される。セラミックヒータ３１の
温度均一性は、炉ベースのオキシニトライドに比して、
ヒーターベースのオキシニトライドの厚さ均一性を高め
る。従って、向上された厚さ均一性のオキシニトライド
は、実質的に低下された温度で成長させられることが可
能である。
【００３５】本発明のもうひとつの著しい利点は、各半
導体ウェーハが、材料層形成（例えば窒化ケイ素、二酸
化ケイ素、オキシニトライド、その他）に先立って、同
一処理条件（例えば、各ウェーハは、マイクロ波アプリ
ケータ４１内で生成されたフッ素核種により全く同じに
洗浄されることができる）にさらされる、という点であ
る。例えば、引用されて本明細書へその全体が援用され
る米国特許第 5,812,403 号を参照されたい。炉ベース
形成プロセスは、炉内での材料層の形成に先立って、各
ウエーハが、異なる処理条件または同一の処理条件に、
異なる時間さらされることができるように、炉内へのウ
ェーハローディングに先立って、ex-situ 湿式洗浄が必
要である。炉ベース形成プロセスも、先に説明したよう
に、温度とガス分配の不均一性に直面する。このように
して、プロセス均一性は本発明を介して高められる。
【００３６】処理装置１１は、また、二酸化ケイ素層堆
積の間、オゾン（O3）とＴＥＯＳの代わりに酸素原子と
ＴＥＯＳを用いることにより、二酸化ケイ素堆積（例え
ば化学気相堆積（ＣＶＤ））の効率を向上するために用
いられてもよい。酸素原子は、先に説明したように、マ
イクロ波アプリケータ４１を介して発生される。酸素原
子は、半導体ウェーハ３２の表面でＴＥＯＳと直に反応
できるので（例えば、加熱された半導体ウェーハ３２の
ところで、酸素原子への O3 の解離の中間のステップを
必要とすることなく）、二酸化ケイ素の堆積レートは堆
積温度を上げずに高められる。
【００３７】図２は、半導体デバイスを製造するための
自動化ツール４７の上面図である。ツール４７は、一対
のロードロック４９ａ、４９ｂと、ウエーハ・ハンドラ
５３とを収容するウエーハ・ハンドラーチャンバ５１と
を備える。ウエーハ・ハンドラチャンバ５１とウエーハ
・ハンドラ５３は、複数の処理チャンバ５５、５７へ作
用的に結合される。最も重要な点は、ウエーハ・ハンド
ラチャンバ５１とウエーハ・ハンドラ５３が、図1の処
理装置１１の処理チャンバ１３へ作用的に結合されれて
いる点である。ツール４７の全体が、内部にプログラム
を有するコントローラ５９により制御され、プログラム
は、ロードロック４９ａ、４９ｂと処理チャンバ５５，
５７，１３間の半導体ウェーハ搬送、およびその内部で
の処理を制御する。
【００３８】コントローラ５９は、図1を参照に説明し
た処理パラメータに従って、処理チャンバ１３内での、
窒化ケイ素、二酸化ケイ素、またはオキシニトライドの
成長、あるいは二酸化ケイ素の堆積を実行するためのプ
ログラムを含んでいる。特に、プログラムは、分子ガス
ソース３３からマイクロ波アプリケータ４１に至る分子
ガスの流量、マイクロ波アプリケータ４１へ与えられる
マイクロ波パワーレベル、処理チャンバ１３のベース圧
力、セラミックヒータ３１の温度、材料層形成時間、お
よび他の関連処理パラメータを制御する。ゲート誘電体
の成長が、ツール４７の真空雰囲気から、半導体ウェー
ハを取り出すことなく、半導体ウェーハ上へ実施される
ことができるので、ウェーハ汚染の可能性が減り、デバ
イスの歩留まりが高まる。
【００３９】上記説明は、本発明の好ましい実施の形態
のみ開示するが、上で開示された装置と方法の変更が本
発明の範囲内に含まれることは、当該技術に普通に精通
する者には容易に明らかとなろう。例えば、二酸化ケイ
素、窒化ケイ素、オキシニトライド、または他の材料の
層の形成のために、他の分子ガスソースが用いられても
よい。更に、厳密な処理条件（例えば、マイクロ波パワ
ー、チャンバのベース圧力、分子ガス流量、処理温度、
その他）は多くの係数（例えば、使用されるプロセスガ
ス、プロセスガスは希釈されるか否か、マイクロ波アプ
リケータ４１と半導体ウェーハ３２間の距離、使用され
る保護皮膜４５の種類、ターゲットの厚さ、形成される
材料層に関するエッチング特性、科学量論比、密度他、
熱的予算の拘束、その他）に依存し、そして、この技術
に普通に精通する者は、処理装置１１を介して所望の材
料層の形成に効果を及ぼすよう、これらの要因そして他
の要因を補うためにどのようにして処理条件を変えるか
を理解するであろう。
【００４０】従って、本発明が、その好ましい実施の形
態と関連して開示される一方、他の実施の形態が以下の
請求項で定義される、本発明の精神と範囲に含まれ得る
ことを理解すべきである。
【図面の簡単な説明】
【図１】本発明による、原子ガス材料層形成のために構
成された半導体ウェーハ処理装置の側面図である。
【図２】図１の半導体ウェーハ処理装置を用いる半導体
デバイスを製造するための自動化ツールの上面図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リ−クン シア アメリカ合衆国， カリフォルニア州， サン ノゼ， キャリーバック アヴェニ ュー 5358

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 基板上へ材料層を形成する方法であっ
    て：材料層が上へ堆積される基板を提供することと；前
    記基板の温度を高めることと；原子ガスのソースを提供
    することと；原子ガスを、前記原子ガスのソースから、
    前記温度を高められた基板へ移送することと；前記原子
    ガスで前記基板上へ材料層を形成することと；を含む方
    法。
  2. 【請求項２】 基板を提供することが、半導体ウェーハ
    を提供することを含む、請求項１に記載の方法。
  3. 【請求項３】 前記基板の温度を上げることが、前記基
    板の温度を約６５０℃未満まで上げることを含む、請求
    項１に記載の方法。
  4. 【請求項４】 前記基板の温度を上げることが、セラミ
    ックヒータを提供することと、前記セラミックヒータ上
    へ前記基板を載置することと、前記基板をセラミックヒ
    ータで加熱することとを含む、請求項１に記載の方法。
  5. 【請求項５】 原子ガスのソースを提供することが、 分子ガスのソースを提供することと；前記分子ガスのソ
    ースへ作用的に結合し、前記分子ガスを解離して原子ガ
    スのソースを形成するように、マイクロ波プラズマ装置
    を提供することとを含む、請求項１に記載の方法。
  6. 【請求項６】 前記分子ガスソースが窒素分子ソースを
    含み、前記原子ガスで前記基板上へ材料層を形成するこ
    とが、窒素原子で前記基板上へ窒化シリコン層を成長さ
    せることを含む、請求項５に記載の方法。
  7. 【請求項７】 前記基板の温度を上げることが、前記基
    板の温度を約６００〜６５０℃まで上げることを含む、
    請求項６に記載の方法。
  8. 【請求項８】 前記分子ガスソースがアンモニアソース
    を含み、前記原子ガスで前記基板上へ材料層を形成する
    ことが、窒素原子で前記基板上へ窒化シリコン層を成長
    させることを含む、請求項５に記載の方法。
  9. 【請求項９】 前記分子ガスソースが分子の酸素ソース
    を含み、前記原子ガスで前記基板上へ材料層を形成する
    ことが、酸素原子で二酸化ケイ素層を成長させることを
    含む、請求項５に記載の方法。
  10. 【請求項１０】 前記分子ガスのソースが、酸素分子の
    ソースと窒素分子のソースを含み、前記原子ガスで前記
    基板上へ材料層を形成することが、酸素原子と窒素原子
    でオキシニトライド層を成長させることを含む、請求項
    ５に記載の方法。
  11. 【請求項１１】 前記分子ガスのソースが酸素のソース
    を含み、前記原子ガスで前記基板上へ材料層を形成する
    ことが、化学気相堆積を介して、酸素原子とＴＥＯＳ
    で、二酸化ケイ素層を堆積させることを含む、請求項５
    に記載の方法。
  12. 【請求項１２】更に、前記原子ガスのソースから、前記
    昇温された基板まで原子ガスを移送する前記ステップの
    間、原子ガスからの、分子ガスの形成を減らすことを含
    む、請求項１に記載の方法。
  13. 【請求項１３】 原子ガスからの分子ガスの形成を減ら
    すことが、前記基板と前記原子ガスソースとの間の経路
    長(the path length)を減らすことを含む、請求項１２
    に記載の方法。
  14. 【請求項１４】 原子ガスからの分子ガスの形成を減ら
    すことが、前記基板と前記原子ガスソースとの間の少な
    くとも一部の経路を、保護皮膜で被覆することを含む、
    請求項１２に記載の方法。
  15. 【請求項１５】 原子ガスからの分子ガスの形成を減ら
    すことが、前記原子ガスのソースを不活性ガスで希釈す
    ることを含む、請求項１２に記載の方法。
  16. 【請求項１６】 請求項１に記載の方法により形成され
    る半導体デバイス。
  17. 【請求項１７】 請求項５に記載の方法により形成され
    る半導体デバイス。
  18. 【請求項１８】 基板上へ材料層を形成する装置であっ
    て：処理チャンバと；上へ材料層が形成される基板を支
    持するように、処理チャンバへ作用的に結合される基板
    支持体と；前記基板支持体により支持された基板を加熱
    するように、前記基板支持体へ作用的に結合される加熱
    機構と；原子ガスを発生して、その原子ガスを前記処理
    チャンバへ供給するように、前記処理チャンバへ作用的
    に結合される原子ガス発生器と；前記原子ガス発生器に
    より発生した前記原子ガスからの分子ガスの形成を減ら
    すように、前記原子ガス発生器へ作用的に結合される再
    結合減少機構と；を含む装置。
  19. 【請求項１９】 前記処理チャンバが半導体ウエハ処理
    チャンバを含む、請求項１８に記載の装置。
  20. 【請求項２０】前記加熱機構がセラミックヒータを含
    む、請求項１８に記載の装置。
  21. 【請求項２１】 前記原子ガス発生器が、分子ガスのソ
    ースへ作用的に結合し且つ原子ガスを発生するように前
    記分子ガスを解離するマイクロ波プラズマ装置を含む、
    請求項１８に記載の装置。
  22. 【請求項２２】 前記原子ガス発生器が、窒素分子のソ
    ースへ作用的に結合し且つ窒素原子を発生するように前
    記窒素分子を解離するマイクロ波プラズマ装置を含む、
    請求項１８に記載の装置。
  23. 【請求項２３】 前記原子ガス発生器が、酸素分子のソ
    ースへ作用的に結合し且つ酸素原子を発生するように前
    記酸素分子を解離するマイクロ波プラズマ装置を含む、
    請求項１８に記載の装置。
  24. 【請求項２４】 前記再結合減少機構が、前記基板支持
    体と前記原子がス発生器との間の距離を減らすよう構成
    されるコネクタを含む、請求項１８に記載の装置。
  25. 【請求項２５】 前記再結合減少機構が、前記基板支持
    体と前記原子ガス発生器との間の少なくとも一部の経路
    をライニングするための保護皮膜を含む、請求項１８に
    記載の装置。
  26. 【請求項２６】 前記再結合減少機構が、前記原子ガス
    発生器により発生する原子ガスの原子を空間的に隔てる
    不活性ガスを提供するための、不活性ガスのソースを含
    む、請求項１８に記載の装置。
  27. 【請求項２７】半導体ウエハ処理ツールであって：少な
    くともひとつのロードロックと；前記少なくともひとつ
    のロードロックへ作用的に結合されるウエーハ・ハンド
    ラーチャンバと；前記ウエーハ・ハンドラーチャンバへ
    作用的に結合される、請求項１８に記載の前記装置と；
    前記ウエーハ・ハンドラーチャンバ内に配置されて、前
    記少なくともひとつのロードロックと、請求項１８記載
    の前記装置の両方へ作用的に結合されるウエーハ・ハン
    ドラとを含み、 前記ウエーハ・ハンドラが、前記少なくともひとつのロ
    ードロックと、請求項１８記載の前記装置との間で半導
    体ウエーハを搬送する；半導体ウエハ処理ツール。
  28. 【請求項２８】 前記少なくともひとつのロードロック
    と、前記ウェーハ・ハンドラ−チャンバと、請求項１８
    記載の前記装置と、前記ウエーハ・ハンドラへ作用的に
    結合されるコントローラであって、 半導体ウエーハを、前記少なくともひとつのロードロッ
    クから、前記ウエーハ・ハンドラを介して前記基板支持
    体へローディングすることと；前記半導体ウエーハの前
    記温度を、前記加熱機構を介して処理温度まで上げるこ
    とと；前記原子ガス発生器により原子ガスを発生するこ
    とと；前記処理チャンバへ原子ガスを供給することと；
    前記半導体ウエーハ上へ、前記原子ガスで材料層を形成
    することのために、プログラムされる、前記コントロー
    ラを含む、請求項２７記載の半導体ウエハ処理ツール。
JP2000039991A 1999-02-17 2000-02-17 原子ガスから材料層を形成する方法と装置 Withdrawn JP2000311893A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/251701 1999-02-17
US09/251,701 US20010052323A1 (en) 1999-02-17 1999-02-17 Method and apparatus for forming material layers from atomic gasses

Publications (1)

Publication Number Publication Date
JP2000311893A true JP2000311893A (ja) 2000-11-07

Family

ID=22953053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039991A Withdrawn JP2000311893A (ja) 1999-02-17 2000-02-17 原子ガスから材料層を形成する方法と装置

Country Status (6)

Country Link
US (2) US20010052323A1 (ja)
EP (1) EP1030352A3 (ja)
JP (1) JP2000311893A (ja)
KR (1) KR20000062563A (ja)
SG (1) SG90094A1 (ja)
TW (1) TW479312B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009539268A (ja) * 2006-05-30 2009-11-12 アプライド マテリアルズ インコーポレイテッド シリコン含有前駆物質と原子酸素を用いた高品質流動状二酸化シリコンの化学気相堆積
WO2010098295A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光導波路、光導波回路、および光導波回路の製造方法
US8017525B2 (en) 2003-04-01 2011-09-13 Tokyo Electron Limited Processing method
JP2013225682A (ja) * 2005-06-08 2013-10-31 Tohoku Univ プラズマ窒化処理方法および半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP5068402B2 (ja) 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
JP3696119B2 (ja) * 2001-04-26 2005-09-14 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US7022605B2 (en) 2002-11-12 2006-04-04 Micron Technology, Inc. Atomic layer deposition methods
US7097782B2 (en) * 2002-11-12 2006-08-29 Micron Technology, Inc. Method of exposing a substrate to a surface microwave plasma, etching method, deposition method, surface microwave plasma generating apparatus, semiconductor substrate etching apparatus, semiconductor substrate deposition apparatus, and microwave plasma generating antenna assembly
CN100429753C (zh) * 2003-02-06 2008-10-29 东京毅力科创株式会社 等离子体处理方法、半导体基板以及等离子体处理装置
US20080216958A1 (en) * 2007-03-07 2008-09-11 Novellus Systems, Inc. Plasma Reaction Apparatus Having Pre-Seasoned Showerheads and Methods for Manufacturing the Same
KR101116727B1 (ko) * 2009-06-25 2012-02-22 주식회사 하이닉스반도체 반도체소자의 절연막 형성방법
JP6105204B2 (ja) * 2012-02-10 2017-03-29 株式会社日立ハイテクサイエンス Ｔｅｍ観察用試料作製方法
JP6527482B2 (ja) * 2016-03-14 2019-06-05 東芝デバイス＆ストレージ株式会社 半導体製造装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188128A (ja) * 1982-04-27 1983-11-02 Fujitsu Ltd 分子線結晶成長方法
US4543271A (en) * 1984-07-02 1985-09-24 Hughes Aircraft Company Silicon oxynitride material and photochemical process for forming same
US4753818A (en) * 1986-07-25 1988-06-28 Hughes Aircraft Company Process for photochemical vapor deposition of oxide layers at enhanced deposition rates
US5158931A (en) * 1988-03-16 1992-10-27 Kabushiki Kaisha Toshiba Method for manufacturing an oxide superconductor thin film
US5376628A (en) * 1988-06-30 1994-12-27 Anelva Corporation Method of improving or producing oxide superconductor
JP3021488B2 (ja) * 1989-10-26 2000-03-15 三洋電機株式会社 高機能薄膜の製造方法
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5812403A (en) * 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
JPH10247624A (ja) * 1997-03-05 1998-09-14 Asahi Chem Ind Co Ltd ｎ型単結晶ダイヤモンドおよびその製造方法、人工ダイヤモンドの製造方法
JP3153162B2 (ja) * 1997-10-08 2001-04-03 松下電子工業株式会社 シリコン酸化膜の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017525B2 (en) 2003-04-01 2011-09-13 Tokyo Electron Limited Processing method
JP2013225682A (ja) * 2005-06-08 2013-10-31 Tohoku Univ プラズマ窒化処理方法および半導体装置の製造方法
JP2009539268A (ja) * 2006-05-30 2009-11-12 アプライド マテリアルズ インコーポレイテッド シリコン含有前駆物質と原子酸素を用いた高品質流動状二酸化シリコンの化学気相堆積
WO2010098295A1 (ja) * 2009-02-25 2010-09-02 日本電気株式会社 光導波路、光導波回路、および光導波回路の製造方法

Also Published As

Publication number Publication date
US20020119673A1 (en) 2002-08-29
US20010052323A1 (en) 2001-12-20
SG90094A1 (en) 2002-07-23
EP1030352A2 (en) 2000-08-23
TW479312B (en) 2002-03-11
KR20000062563A (ko) 2000-10-25
EP1030352A3 (en) 2001-10-10

Similar Documents

Publication Publication Date Title
KR101295604B1 (ko) 고품질 저온 질화규소층 형성 방법 및 장치
US6165916A (en) Film-forming method and film-forming apparatus
US8021987B2 (en) Method of modifying insulating film
KR101020116B1 (ko) 고품질 저온 실리콘질화물막 형성 방법 및 장치
JP4850871B2 (ja) 絶縁膜の形成方法
JP3670277B2 (ja) 低い固有応力および／または低い水素含有率をもつＳｉＯ▲Ｘ▼フィルムの堆積法
US7994002B2 (en) Method and apparatus for trench and via profile modification
JP2000311893A (ja) 原子ガスから材料層を形成する方法と装置
US20070218687A1 (en) Process for producing materials for electronic device
US10971357B2 (en) Thin film treatment process
EP0725163B1 (en) Line plasma vapor phase deposition apparatus and method
KR101022949B1 (ko) 고품질 저온 실리콘질화물층 형성 방법 및 장치
US20050227500A1 (en) Method for producing material of electronic device
JP3233281B2 (ja) ゲート酸化膜の形成方法
US7030045B2 (en) Method of fabricating oxides with low defect densities
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
JP2000114257A (ja) 半導体装置の製造方法
JP3723085B2 (ja) 半導体装置の製造方法及び製造装置
JP2002064097A (ja) 半導体装置の製造方法
JPH07235530A (ja) 絶縁膜の形成方法
JP3422960B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501