JP3422960B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3422960B2 JP3422960B2 JP33570899A JP33570899A JP3422960B2 JP 3422960 B2 JP3422960 B2 JP 3422960B2 JP 33570899 A JP33570899 A JP 33570899A JP 33570899 A JP33570899 A JP 33570899A JP 3422960 B2 JP3422960 B2 JP 3422960B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- gas
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Description
縁膜を備える半導体装置の製造方法に関する。
して、近年シリコン窒化膜(SiN膜)が挙げられてい
る。シリコン窒化膜は、シリコン酸化膜に比べ誘電率が
高く、キャパシタンスを減らすことなく膜厚を厚くする
ことができ、これまでのシリコン酸化膜薄膜化に伴う膜
厚制御性が困難であるという問題も回避できる可能性を
秘めている。
化膜で問題になっているボロンドープp+ポリシリコン
ゲート電極からのボロンの突き抜けも阻止できる。
近年以下の方法が検討されている。 1)CVDによる窒化膜堆積 SiH4+NH3系(酸化拡散マスク用)、SiCl4
+NH3系(表面保護膜用)、SiH2Cl2+NH3
系(MNOSメモリ用)ガスを用いた方法が一般的に知
られている。成膜温度は700〜950℃。 2)プラズマによるシリコン基板の窒化 窒素プラズマによる表面窒化、プラズマ陽極窒化、不純
物ガス添加プラズマ窒化(N2+SF6)等の報告があ
る。いずれも成膜温度700〜900℃の範囲で数十n
mの膜厚が得られる。 3)プラズマによる窒化膜堆積 SiH4+NH3系、SiH4+N2系、Si2F
6(或いはSiF4)+N 2、SiH4+NF3系など
数多く検討されている。また高周波プラズマだけでなく
電子サイクロトロン共鳴プラズマ(ECR)等の検討も
行われている。
SiH4+N2系のガスを用いたダウンフロープラズマ
CVD法により、低温で厚いシリコン窒化膜の形成が可
能でzあることは既に知られている(D.V.Tsu,
G.Lucovsky,and M.J.Mantin
i,Phys.Rev.B33,7069(198
6).)。
略構成を図10に示す。
61、石英放電管62,SiH4ガス導入用石英製リン
グ63で構成されている。チャンバー61内に配置され
たシリコン基板69はヒーター70により加熱される構
造となっている。この装置のバックグランド真空度は約
3×10−8Torrである。石英製放電管ではRFコ
イル64によりプラズマ生成が可能であり、N265及
びHe66の混合ガスを導入することで活性な窒素原子
67を生成している。ここで活性な窒素原子67と石英
リングから供給されるSiH468を装置上部で混合し
た後、シリコン基板69表面に供給している。
置を用いた従来のシリコン窒化膜の成膜方法を図11
(a)〜(d)を参照しつつ説明する。
0)面を主面とするn型シリコン基板71の表面に熱酸
化により、膜厚800nmのフィールド酸化膜72を形
成する。
ン基板71の表面の有機物73及び金属汚染74を除去
するため、この基板を硫酸過水処理(H2SO4/H2
O2)→塩酸過水処理(HCl/H2O2/H2O)→
希弗酸処理(HF/H2O)の順に前処理を行う。これ
らの溶液処理後、水素75で終端したシリコン基板71
を図10に示すリモートプラズマCVD装置に搬送す
る。
ング63からSiH4ガス68を、石英放電管62から
活性な窒素原子67をチャンバー61内に供給し、シリ
コン基板71上面で混合してシリコン基板71表面に供
給する。この時シリコン基板71の温度を400℃に上
昇させてシリコン窒化膜76の堆積を行う。この時のR
Fパワーは25W,SiH4,N2及びHeの流量はそ
れぞれ12sccm,25sccm及び100sccm
であり、装置内の圧力は300mTorrである。この
条件でのシリコン窒化膜76の生成速度は0.57nm
/minである。
膜76を、所望の膜厚まで成膜後、同装置内で連続的に
SiH4ガスによるPoly−Si層79の形成を行
い、シリコン基板71をチャンバー61外に搬出する。
これによりゲート絶縁膜として、膜厚約6nm程度のシ
リコン窒化膜76の形成されている。
CVD法により形成したシリコン窒化膜は図11
(c)、(d)に示すように固定電荷77及び界面準位
78等の欠陥が多いことが判明し、リーク電流の増加を
引き起こすという問題がある(G.N.Parson
s, J.H.Souk, and J.Batey,
J.Appl.Phys.70(3),1.1553
(1991).)。
として酸素若しくはNOx等のガス雰囲気中で後処理と
してアニールを行うことにより、欠陥を他の原子で終端
する方法がある。しかし酸素等の他の原子がシリコン窒
化膜の表面とSiN/Si界面に大量に偏析してしまう
ため、膜厚が増加し且つ誘電率が低下してしまう問題が
新たに生じている。
おいて、シリコン窒化膜中に酸素を導入するためにSi
H4ガス導入用石英製リング63に酸素ガスを混入して
供給する方法があるが、SiH4と酸素が反応し、Si
O2のパーティクルが発生する問題がある。また逆に放
電するN2ガスに酸素を添加すると活性な酸素原子が形
成されるため、窒素濃度の低いSiO2膜が形成されて
しまう問題がある。
来のシリコン窒化膜作成方法において以下の問題が生じ
ている。
ズマCVD法の場合、シリコン窒化膜中に大量の欠陥が
存在し、リーク電流増加等の悪影響をデバイス特性に及
ぼす問題がある。
でのアニールにより欠陥を低減した場合、膜中に大量に
酸素等の他の原子が取り込まれてしまう。これにより膜
厚の制御性が悪くなると共に誘電率が低下するため、リ
ーク電流が増加する問題がある。
に酸素を添加する場合、パーティクルの発生若しくはN
濃度の低いSiO2膜が形成される問題がある。
なされたものであり、後処理を行わない状態でも、シリ
コン窒化膜中に導入される酸素等の他の原子の濃度及び
分布を制御でき、欠陥濃度を低減したシリコン窒化膜の
形成が可能となり、リーク電流の少ない信頼性の高い半
導体装置を製造する半導体装置の製造方法を提供するこ
とを目的とする。
フッ素のうちから選ばれる少なくとも一種の元素を含む
化合物の分子と、シリコンを含む化合物の分子と、励起
された窒素とがそれぞれ独立して供給され半導体基板表
面上で混合されて前記半導体基板上に窒素を含む絶縁膜
を形成する工程を備えることを特徴とする半導体装置の
製造方法である。
法では、プラズマCVD法において、シリコン窒化膜の
原料、すなわち酸素、塩素、フッ素のうちから選ばれる
少なくとも一種の元素を含む化合物の分子と、例えばS
iH4などのシリコンを含む化合物の分子と、励起され
た窒素とがそれぞれ別系統から独立して供給され、半導
体基板表面上、すなわち半導体基板が存在するチャンバ
ー内で初めてそれらが混合されて、酸素、塩素あるいは
フッ素が適度に導入されたシリコン窒化膜を形成する。
から独立して供給され半導体基板表面上で初めてそれら
が混合されるため、従来技術で問題となっていたSiH
4と酸素ガスとの反応や、放電するN2ガスと酸素ガス
との反応により発生する活性な酸素原子の形成を最小限
に抑えられ、しかもアニールなどの後処理なしでもシリ
コン窒化膜中に導入される酸素、塩素、あるいはフッ素
等他の原子の濃度及び分布が制御された、欠陥が少ない
シリコン窒化膜を形成することができ、ひいてはリーク
電流の低い半導体装置を提供することができる。
0℃から800℃の間であることが得られるシリコン窒
化膜組成がストイキオ(Si3N4)に近くなるため望
ましい。
子、すなわちエネルギー的に高い状態の化学種を生成す
る方法は、窒素を含むガスを原料としてマイクロ波放
電、電子共鳴加熱(ECR)或いは誘導結合プラズマ
(ICP)等によるプラズマにより活性化する方法が挙
げられる。
ては、プラズマによる窒素原子の活性化以外にも、Rt
あるいはTiを含む材料に窒素分子流を当てる方法が挙
げられる。
するための窒素を含むガスとしては窒素ガス以外にも、
NF3,NCl3、アンモニア、ヒドラジン等が適用可
能である。
るための手段、(代表的にはマイクロ波放電管)の構成
材料としては、例えばボロンナイトライド等の窒化物を
用いる事が好ましい。このような構成にすれば、制御不
能な不純物の混入が無くなり(例えば放電管に石英管を
用いた場合には、制御されない酸素原子がシリコン窒化
膜中に混入する恐れがある)、所望の組成を持つシリコ
ン窒化膜が形成できる。
うちから選ばれる少なくとも一種の元素を含む化合物と
しては、具体的にはO2,F2,Cl2のみならず、N
Ox,NF3,NCl3,H2O,HF,HClでも同
様の効果を得る事ができる。特に望ましくは、O2、N
Ox、H2Oであり、それらを用いることにより酸素原
子による欠陥と欠陥の架橋がなされ望ましい。
物は、具体的にはSiH4、Si2H6、SiF4、S
iCl4、Si2F6、Si2Cl6等のSiを含むガ
ス等が適用可能である。特に望ましくは、SiH4、S
i2H6であり、それらを用いることにより約500℃
〜600℃での低温で、かつ高速の成膜が可能となる。
素のうちから選ばれる少なくとも一種の元素を含む化合
物、シリコンを含む化合物、あるいは窒素を含むガス
は、He,Ar,Kr,Xe,Ne等の希ガスで希釈し
ても同様の効果が得られる。
される半導体基板とは、例えば半導体基板上に形成され
る半導体装置製造の途中過程にある面であればよく、具
体的には、単結晶および多結晶シリコン表面、またはシ
リコン酸化膜、または主にSi,N,Oからなる薄膜、
または金属及び金属化合物等が挙げられる。
半導体装置におけるゲート絶縁膜、層間絶縁膜、キャッ
プ保護膜、キャパシタ絶縁膜、拡散バリア層などに用い
られると、高信頼性の半導体装置を提供することができ
好適である。
実施形態について詳細に説明する。
について説明する。
成膜装置の概略構成を示した図である。本実施例の成膜
装置であるダウンフロープラズマCVD装置は、シリコ
ン窒化膜形成用チャンバー1、ボロンナイトライド製放
電管2,SiH4ガス及び酸素ガス導入用石英製リング
3により構成されている。
バックグランド真空度は成膜時、10−8Torr以下
に設定する。
に水素終端したシリコン基板4を設置する。この図1に
はロードロック室を省略しているが、本装置はシリコン
基板4の導入時にチャンバー1内に直接大気が入らない
構成になっている。
放電管2に供給し、マイクロ波キャビティー6で放電す
ることで励起された窒素原子7を生成している。
ド材料を用いた理由は、石英では放電時に管壁から制御
されない酸素が放出されシリコン窒化膜中に混入してし
まう恐れがあるためである。
れぞれ別個の石英製リング3により別系統で独立にチャ
ンバー1内に供給している。
な窒素原子7,SiH4ガス8及び酸素ガス9はシリコ
ン基板4表面に同時に供給され、シリコン基板4表面上
で混合される。
を数百度まで上げて成膜することもできる。シリコン基
板4の加熱機構としては基板加熱ヒーター10の他に赤
外線ランプやレーザー等を用いても、同様の効果を得る
事ができる。
施形態に係わる工程断面図である。
面を主面とするn型シリコン基板11の表面に熱酸化に
より、膜厚800nmのフィールド酸化膜12を形成す
る。
3及び金属汚染14を除去するため、この基板を硫酸過
水処理(H2SO4/H2O2)→塩酸過水処理(HC
l/H2O2/H2O)→希弗酸処理(HF/H2O)
の順に前処理を行う(図2(b))。
されたシリコン基板11を図1に示すCVD装置内に搬
入する。
ー1内に活性な窒素原子7を生成すると同時に、別系統
からSiH4ガス8及び酸素ガス9をそれぞれ独立に導
入し、シリコン基板11表面上でそれらを混合すること
で、シリコン窒化膜16を形成する(図2(c))。
より、膜厚約6nmのシリコン窒化膜16の形成が可能
となる。
Si層17の形成を行った後(図2(d))、上記CV
D装置からシリコン基板11を搬出する。
けてもよい。例えばクラスター装置を用いる事で、シリ
コン窒化膜形成後別のチャンバーでSiH4ガスを用い
てpoly−Si層堆積工程を行うなど、複数の処理工
程を行うことも可能であり、同様の効果を得ることがで
きる。
素、シリコン、窒素分布をオージェ電子分光法(AE
S)により調べた結果を図3(a)、(b)に示す。図
3(a)は酸素分圧が0.01Torrのときの結果、
図3(b)は酸素分圧が0.1Torrのときの結果で
ある。図3(a)、(b)において横軸はシリコン窒化
膜の深さ方向を示し、縦軸は原子分率である。シリコン
窒化膜が形成されている領域では酸素分圧0.01To
rrでは約10%、0.1Torrでは約30%の酸素
原子が膜中に均一に導入されていることが分かる。
線)、室温(R.T.)(実線)での各種酸素分圧での
膜組成変化を示す。酸素分圧1×10−5Torr以上
でシリコン窒化膜中に酸素が取り込まれ始めている。更
に室温、500℃堆積共に、0.01Torr〜0.1
Torrの範囲で酸素濃度が増大することが判明した。
この酸素濃度は基板温度に依存しない結果になってお
り、酸素分圧制御だけで容易にシリコン窒化膜中酸素濃
度を制御できることを意味する。
0℃ではストイキオ(Si3N4)に近いため、成膜温
度は500℃以上が好ましい。しかし800℃を超える
と膜中水素が脱離し、新たな欠陥を形成してしまうた
め、成膜時の基板温度は500〜800℃の範囲が更に
好ましい。
rが好ましく、N2放電が維持できればよい。
上の加熱を行ってもよく、これにより膜密度を更に高く
することも可能である。
のJ(ゲートリーク電流密度)−V(ゲート電圧)特性
を図5に示す。膜中の酸素濃度(原子分率で)0%〜3
0%に変化させた場合のそれぞれのJ−V特性である。
ここでEOTは酸化膜換算膜厚(Equivalent
Oxide Thickness)であり、誘電率
3.9としてC−V測定から求めている。
ーク電流が減少することが判明した。比較のためDry
酸化膜(SiO2)のJ−V特性も示しているが、膜中
に10〜30%酸素を含むシリコン窒化膜はDry酸化
膜よりもリーク電流が抑制されていることが分かる。即
ちシリコン窒化膜中の酸素濃度は10〜30%の範囲が
好ましいと言える。
減でき、リーク電流の少ない高信頼性シリコン窒化膜の
形成が可能となる。
態について説明する。
成膜装置の概略構成を示した図である。本実施例の成膜
装置であるダウンフロープラズマCVD装置は、シリコ
ン窒化膜形成用チャンバー21、ボロンナイトライド製
3重放電管22とにより構成されている。3重放電管2
2の開口部の一端はシリコン基板23に相対している。
のバックグランド真空度は成膜時、10−8Torr以
下である。
内に水素終端したシリコン基板23を設置する。図6に
はロードロック室を省略しているが、本装置はシリコン
基板23の導入時にチャンバー内に直接大気が入らない
構成になっている。
製3重放電管22の一番内側の管に供給し、マイクロ波
キャビティー25で放電することで活性な窒素原子26
を生成している。
は、それぞれ内側から2番目、3番目の管により独立に
チャンバー21内に供給している。
ガス27及びF2ガス28をシリコン基板23表面に同
時に供給され、シリコン基板23表面上で混合される。
を数百度まで上げて成膜することもできる。シリコン基
板23の加熱機構としては基板加熱ヒーター29の他に
赤外線ランプやレーザー等を用いても、同様の効果を得
る事ができる。
施形態に係わる工程断面図である。
面を主面とするn型シリコン基板31の表面に熱酸化に
より、膜厚800nmのフィールド酸化膜32を形成す
る。
3及び金属汚染34を除去するため、この基板を硫酸過
水処理(H2SO4/H2O2)→塩酸過水処理(HC
l/H2O2/H2O)→希弗酸処理(HF/H2O)
の順に前処理を行う(図7(b))。
たシリコン基板31を図6に示すCVD装置内に搬入す
る。
ー21内に活性な窒素原子を生成すると共に、別系統か
らSiH427ガス及びF2ガス28をそれぞれ独立に
導入し、シリコン基板31表面上でそれらを混合するこ
とで、シリコン窒化膜36を形成する(図7(c))。
より、膜厚約6nmのシリコン窒化膜36の形成が可能
となる。
Si層37の形成を行った後(図7(d))、上記チャ
ンバーからシリコン基板31を搬出する。
けてもよい。例えばクラスター装置を用いる事で、シリ
コン窒化膜形成後別のチャンバーでSiH4ガスを用い
てpoly−Si層堆積工程を行うなど、複数の処理工
程を行うことも可能であり、同様の効果を得ることがで
きる。
0℃の範囲が更に好ましい。
rが好ましく、N2放電が維持できればよい。
の加熱を行ってもよく、これにより膜密度を更に高くす
ることも可能である。
により、Si−F,N−F等のフッ素結合は非常に安定
であるため、得られるシリコン窒化膜は熱的或いは電気
的ストレスに強いというメリットがある。
ーク電流少なく熱的あるいは電気的ストレスに強い高信
頼シリコン窒化膜の形成が可能となる。
態について説明する。
成膜装置の概略構成を示した図である。本実施例の成膜
装置であるダウンフロープラズマCVD装置は、シリコ
ン窒化膜形成用チャンバー41、ボロンナイトライド製
放電管42と、SiH4ガス及び塩素ガス導入用石英管
43により構成されているこのシリコン窒化膜形成用チ
ャンバー41のバックグランド真空度は成膜時、10
−8Torr以下である。
内に水素終端したシリコン基板44を設置する。この図
8にはロードロック室を省略しているが、本装置はシリ
コン基板44の導入時にチャンバー内に直接大気が入ら
ない構成になっている。
製放電管42に供給し、マイクロ波キャビティー46で
放電することで活性な窒素原子47を生成している。
は、それぞれ別個の石英管43により独立にチャンバー
41内に供給されている。
導入用石英管43は、シリコン窒化膜形成用チャンバー
41内のシリコン基板44に対しそれぞれ異なる3方向
からガスを供給するように設置されている。それにより
これらの活性な窒素原子47,SiH4ガス48及びC
l2ガス49をシリコン基板44表面に同時に供給され
シリコン基板44表面上で混合される。
を数百度まで上げて成膜することもできる。シリコン基
板44の加熱機構としては基板加熱ヒーター50の他に
赤外線ランプやレーザー等を用いても、同様の効果を得
る事ができる。
施形態に係わる工程断面図である。
面を主面とするn型シリコン基板51の表面に熱酸化に
より、膜厚800nmのフィールド酸化膜52を形成す
る。
3及び金属汚染54を除去するため、この基板を硫酸過
水処理(H2SO4/H2O2)→塩酸過水処理(HC
l/H2O2/H2O)→希弗酸処理(HF/H2O)
の順に前処理を行う(図9(b))。
されたシリコン基板51を図8に示すCVD装置内に搬
入する。
ー41内に活性な窒素原子を生成すると伴に、別系統か
らSiH4ガス48及びCl2ガスを49を独立に導入
し、シリコン基板51上でそれらを混合することで、シ
リコン窒化膜56を形成する(図9(c))。
の供給により、膜厚約6nmのシリコン窒化膜56の形
成が可能となる。
陥の多い界面に更に高濃度の塩素を導入できる。
Si層57の形成を行った後(図9(d))、上記チャ
ンバーからシリコン基板51を搬出する。
けてもよい。例えばクラスター装置を用いる事で、シリ
コン窒化膜形成後別のチャンバーでSiH4ガスを用い
てpoly−Si層堆積工程を行うなど、複数の処理工
程を行うことも可能であり、同様の効果を得ることがで
きる。
0℃の範囲が更に好ましい。
rが好ましく、N2放電が維持できればよい。
の加熱を行ってもよく、これにより膜密度を更に高くす
ることも可能である。
ことにより、Si−Cl,N−Cl等の塩素結合は非常
に安定であるため、熱的或いは電気的ストレスに強いと
いうメリットがある。
ることで膜中だけでなく界面の欠陥を大幅に低減でき、
リーク電流が少なく、熱的あるいは電気ストレスにも強
い高信頼シリコン窒化膜の形成が可能となる。
囲で種々変形して実施することが可能である。
コン窒化膜中に導入される酸素等の他の原子の濃度及び
分布を制御でき、欠陥濃度を低減したシリコン窒化膜の
形成が可能となり、リーク電流の少ない信頼性の高い半
導体装置を製造することが可能となる。
概略構成を示した図。
化膜の成膜工程を示す工程断面図。
化膜中の酸素、シリコン、窒素分布を示した図。
圧に対する膜組成変化を示した図。
化膜のJ−V特性を示した図。
概略構成を示した図。
化膜の成膜工程を示す工程断面図。
概略構成を示した図。
化膜の成膜工程を示す工程断面図。
した図。
程について示した工程断面図。
Claims (2)
- 【請求項1】 酸素、塩素、フッ素から選ばれる少なく
とも一種の元素を含む化合物の分子と、シリコンを含む
化合物の分子と、励起された窒素とがそれぞれ独立して
供給され半導体基板表面上で混合されて前記半導体基板
上に窒素を含む絶縁膜を形成する工程を備えることを特
徴とする半導体装置の製造方法。 - 【請求項2】 前記半導体基板の温度は500℃から8
00℃の間であることを特徴とする請求項1記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33570899A JP3422960B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33570899A JP3422960B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156066A JP2001156066A (ja) | 2001-06-08 |
JP3422960B2 true JP3422960B2 (ja) | 2003-07-07 |
Family
ID=18291601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33570899A Expired - Fee Related JP3422960B2 (ja) | 1999-11-26 | 1999-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3422960B2 (ja) |
-
1999
- 1999-11-26 JP JP33570899A patent/JP3422960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001156066A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI731024B (zh) | 在溝槽的側壁或平坦表面上選擇性地形成氮矽化合物膜的方法 | |
US5330935A (en) | Low temperature plasma oxidation process | |
US4923828A (en) | Gaseous cleaning method for silicon devices | |
US7217659B2 (en) | Process for producing materials for electronic device | |
TWI553734B (zh) | 用於半導體元件之低溫氧化的方法 | |
JP3529989B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
CN101341584B (zh) | 高电介质薄膜的改性方法和半导体装置 | |
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
US7723242B2 (en) | Enhanced thin-film oxidation process | |
TWI406337B (zh) | 用於半導體裝置之氧化的方法 | |
US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
TWI270140B (en) | A method for forming a thin complete high-permittivity dielectric layer | |
US20110281440A1 (en) | Methods for nitridation and oxidation | |
JP3746478B2 (ja) | 半導体装置の製造方法 | |
EP1030352A2 (en) | Method and apparatus for forming materials layers from atomic gases | |
US6740941B2 (en) | Semiconductor device including a gate insulating film made of high-dielectric-constant material | |
JP2000114257A (ja) | 半導体装置の製造方法 | |
JP3422960B2 (ja) | 半導体装置の製造方法 | |
US20220301887A1 (en) | Ruthenium etching process | |
TWI766014B (zh) | 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法 | |
JP2002064097A (ja) | 半導体装置の製造方法 | |
JP2003078132A (ja) | 半導体装置の製造方法 | |
JPH0823095A (ja) | 半導体装置及びその製造方法 | |
JPH07235530A (ja) | 絶縁膜の形成方法 | |
JPH10321620A (ja) | 窒化酸化膜およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |