JP2013225682A - プラズマ窒化処理方法および半導体装置の製造方法 - Google Patents
プラズマ窒化処理方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013225682A JP2013225682A JP2013118637A JP2013118637A JP2013225682A JP 2013225682 A JP2013225682 A JP 2013225682A JP 2013118637 A JP2013118637 A JP 2013118637A JP 2013118637 A JP2013118637 A JP 2013118637A JP 2013225682 A JP2013225682 A JP 2013225682A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- silicon nitride
- nitride film
- silicon
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005121 nitriding Methods 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 230000008569 process Effects 0.000 title description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 99
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 99
- 238000012545 processing Methods 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 15
- 230000009471 action Effects 0.000 abstract description 2
- 230000005284 excitation Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 196
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000000137 annealing Methods 0.000 description 16
- 238000001228 spectrum Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 15
- 238000011156 evaluation Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 230000005855 radiation Effects 0.000 description 12
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000002484 cyclic voltammetry Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000009774 resonance method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002186 photoelectron spectrum Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- LMRFGCUCLQUNCZ-UHFFFAOYSA-N hydrogen peroxide hydrofluoride Chemical compound F.OO LMRFGCUCLQUNCZ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 プラズマを利用してシリコンを直接窒化し、良質で薄いシリコン窒化膜を形成できるプラズマ窒化処理方法を提供する。
【解決手段】 プラズマ処理装置の処理室内で被処理体表面のシリコンに対して、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して形成されるマイクロ波励起高密度プラズマを作用させて窒化処理する際に、500℃以上、好ましくは600〜800℃の処理温度で窒化処理を行う。
【選択図】 図1
【解決手段】 プラズマ処理装置の処理室内で被処理体表面のシリコンに対して、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して形成されるマイクロ波励起高密度プラズマを作用させて窒化処理する際に、500℃以上、好ましくは600〜800℃の処理温度で窒化処理を行う。
【選択図】 図1
Description
本発明は、プラズマを用いて半導体基板のシリコンやフラットパネルディスプレイ基板等における多結晶シリコン層や非晶質シリコン層等の被処理体表面を処理し、シリコンを窒化してシリコン窒化膜を形成させるプラズマ窒化処理方法および半導体装置の製造方法に関する。
各種半導体装置やフラットパネルディスプレイのTFT(薄膜トランジスタ)の製造過程では、例えばトランジスタのゲート絶縁膜等として、シリコン窒化膜の形成が行なわれる。シリコン窒化膜を形成する方法としては、CVD(Chemical Vapor Deposition)によりシリコン窒化膜を堆積させる方法のほか、例えば、特開2001−274148号公報では、シリコン酸化膜にプラズマ処理によって窒素を導入してシリコン酸窒化膜を形成する方法が提案されている。
一方、近年では半導体装置の微細化に伴い、ゲート絶縁膜の薄膜化が進んでいる。例えば、膜厚が数nmと薄いゲート絶縁膜を形成することが要求されている。このように薄膜化が進むゲート絶縁膜においては、リーク電流を低く保つことと、高い信頼性を保つことが重要になっている。現在、ゲート絶縁膜の材質としてシリコン酸窒化膜(SiON)が使用されているが、さらにリーク電流を下げる方法として、ゲート絶縁膜に高誘電率(high−k)材料を用いることが検討されている。また、窒素含有ガスのプラズマを用いてシリコンを直接窒化処理すると、シリコン酸化膜に比べ高い誘電率(7.5)と低い界面準位密度を有するシリコン窒化膜が得られることから、プラズマを用いてシリコンを直接窒化処理してシリコン窒化膜を形成することも検討されつつある。
従来のプラズマ処理方法によりシリコンを直接窒化処理し、ゲート絶縁膜を形成する場合、室温〜400℃以下の温度条件でプラズマ窒化処理を行なうと、以下に示すように、良好な絶縁膜特性を得ることが難しいという問題が生じる。
すなわち、実際のトランジスタの製造過程では、低温のプラズマ処理でゲート絶縁膜を形成した後、500℃を超える高温での処理(例えば、ポリシリコン電極の成膜など)が行なわれるため、この処理の際に加えられる熱によりゲート絶縁膜の絶縁膜特性に変動が生じるという問題がある。本発明者らが得た知見では、例えば400℃以下の処理温度でプラズマ窒化処理を行った場合、その後の熱処理過程でシリコン窒化膜とシリコンとの界面(Si3N4/Si界面)に存在する中間窒化状態(サブナイトライド)の量が増加し、前記ゲート絶縁膜の特性変動を引き起こすことが判明した。このようなゲート絶縁膜の特性変動は、例えばトランジスタなどのデバイスの特性に悪影響を与え、その性能を低下させてしまう。
また、400℃以下の処理温度でシリコンを直接プラズマ窒化処理して形成したシリコン窒化膜の場合、経時的なN濃度の減少(N抜け)や酸化などの膜質低下が起こりやすいという課題があり、特に膜厚が薄くなるほど膜質が低下しやすく、安定なシリコン窒化膜の形成が難しいという問題もあった。
したがって、本発明は、プラズマを利用してシリコンを直接窒化し、良質で薄いシリコン窒化膜を形成できる方法を提供することを課題とする。
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して窒素含有ガスのプラズマを作用させて窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法であって、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、プラズマ窒化処理方法を提供する。
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、プラズマ窒化処理方法を提供する。
第1の観点において、前記窒化処理の処理温度が、600℃以上800℃以下であることが好ましい。
前記窒化処理の処理圧力が、6.7Pa以上であることが好ましく、処理圧力が、20Pa以上であることがより好ましい。また、前記シリコン窒化膜の膜厚が、0.5nm〜3nmであることが好ましい。この場合、前記シリコン窒化膜は、ゲート絶縁膜であることが好ましい。また、前記シリコンは、単結晶シリコン、多結晶シリコンまたは非晶質シリコンであることが好ましい。また、前記シリコンは、実質的に(110)表面を有する単結晶シリコンであることが好ましい。
また、前記プラズマ窒化処理方法は、シリコン窒化膜よりも誘電率の高い高誘電率材料とシリコン窒化膜との複合材料を形成する場合において、前記シリコン窒化膜の形成を行うものであってもよい。
本発明の第2の観点は、プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して、窒素含有ガスのプラズマを作用させて窒化処理し、窒化珪素を含むゲート絶縁膜を形成する工程を含み、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、半導体装置の製造方法を提供する。
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、半導体装置の製造方法を提供する。
上記第2の観点では、ゲート絶縁膜の形成後に、500℃以上の温度で加熱処理する工程をさらに含んでいてもよい。
本発明のプラズマ窒化処理方法によれば、マイクロ波励起高密度プラズマを用い、500℃以上の高温で、より好ましくは600〜800℃の高温でプラズマ窒化処理を行うことにより、ダメージや欠陥が少なく良質で、かつ薄いシリコン窒化膜を形成することができる。本発明方法により得られるシリコン窒化膜は、耐熱性が高く、成膜後にアニールなどの高温での処理を行っても、Si3N4/Si界面における中間窒化状態(サブナイトライド)の量的変動が少なく、界面準位密度の変動も殆どない。また、例えば3nm以下の薄膜であっても、N抜けや酸化が起こりにくく、安定して高いN濃度を維持することが可能である。従って、本発明方法により得られるシリコン窒化膜を用いることにより、半導体デバイスの電気的特性の変動を抑制できる。
このように安定な窒化膜を形成できる本発明方法は、微細化が進む半導体装置の製造過程で、65nmプロセスノード以降の、例えば0.5〜3nm程度(好ましくは、0.5〜2nm)の薄いゲート絶縁膜等を形成する目的で有利に利用できる。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。図1は、本発明に好適に利用可能なプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置100は、複数のスロットを有する平面アンテナ、特にラジアルラインスロットアンテナ(Radial Line Slot Antenna)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。このプラズマ処理装置100は、例えば1×1010〜5×1012/cm3のプラズマ密度で、かつ0.7〜2eVの電子温度を有するプラズマによる処理が可能である。
従って、プラズマ処理装置100は、例えばMOSトランジスタ、MOSFET(電界効果型トランジスタ)などの各種半導体装置の製造過程におけるゲート絶縁膜の形成などの目的で好適に利用可能なものである。
上記プラズマ処理装置100は、気密に構成され、接地された略円筒状のチャンバー1を有している。チャンバー1の底壁1aの略中央部には円形の開口部10が形成されている。また、この開口部10と連通し、下方に向けて突出する排気室11が設けられている。
チャンバー1内には被処理基板であるシリコンウエハ(以下、単に「ウエハ」と記す)Wを水平に支持するためのAlN等のセラミックスからなる載置台2が設けられている。この載置台2は、排気室11の底部中央から上方に延びる円筒状のAlN等のセラミックスからなる支持部材3により支持されている。載置台2の外縁部にはウエハWをガイドするためのガイドリング4が設けられている。
載置台2には抵抗加熱型のヒータ5が埋め込まれており、このヒータ5はヒータ電源5aから給電されることにより載置台2を加熱して、その熱で被処理基板であるウエハWを加熱する。また、載置台2には、熱電対6が配備されており、ウエハWの加熱温度を、例えば室温から900℃までの範囲で温度制御可能となっている。載置台2には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)が載置台2の表面に対して突没可能に設けられている。
チャンバー1の内周には、石英からなる円筒状のライナー7が設けられ、チャンバー構成材料による金属汚染を防止している。また、載置台2の外周側には、チャンバー1内を均一排気するため、多数の排気孔8aを有するバッフルプレート8が環状に設けられ、このバッフルプレート8は、複数の支柱9により支持されている。
チャンバー1の側壁には環状をなすガス導入部材15が設けられている。このガス導入部材15にはガス供給系16が接続されている。なお、ガス導入部材はノズル状またはシャワー状に配置してもよい。ガス供給系16は、例えば希ガス供給源17、窒素含有ガス供給源18を有しており、希ガスや窒素含有ガスが、それぞれガスライン20を介してガス導入部材15に至り、ガス導入部材15からチャンバー1内に導入される。ガスライン20の各々には、マスフローコントローラ21およびその前後の開閉バルブ22が設けられている。
前記窒素含有ガスとしては、例えばN2ガス、NH3ガス、N2とH2との混合ガス、ヒドラジンなどを用いることができる。また、前記希ガスとしては、例えばArガス、Krガス、Xeガス、Heガスなどを用いることができる。
上記排気室11の側面には排気管23が接続されており、この排気管23には高速真空ポンプを含む排気装置24が接続されている。そしてこの排気装置24を作動させることによりチャンバー1内のガスが、バッフルプレート8を介して排気室11の空間11a内へ均一に排出され、排気管23を介して排気される。これによりチャンバー1内は所定の真空度、例えば0.133Paまで高速に減圧することが可能となっている。
チャンバー1の側壁には、プラズマ処理装置100に隣接する搬送室(図示せず)との間でウエハWの搬入出を行うための搬入出口25と、この搬入出口25を開閉するゲートバルブ26とが設けられている。
チャンバー1の上部は開口部となっており、この開口部には環状のアッパープレート27が接合される。アッパープレート27の内周下部は、内側のチャンバー内空間へ向けて突出し、環状の支持部27aを形成している。この支持部27a上に、誘電体、例えば石英やAl2O3、AlN等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板28がシール部材29を介して気密に設けられている。したがって、チャンバー1内は気密に保持される。
透過板28の上方には、載置台2と対向するように、円板状の平面アンテナ部材31が設けられている。この平面アンテナ部材31はチャンバー1の側壁上端に係止されている。平面アンテナ部材31は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ部材31には、マイクロ波を放射する多数のスロット状のマイクロ波放射孔32が所定のパターンで貫通して形成されている。
マイクロ波放射孔32は、例えば図2に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔32同士が「T」字状に配置され、さらにこれら複数のマイクロ波放射孔32が同心円状に配置されている。マイクロ波放射孔32の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定され、例えばマイクロ波放射孔32の間隔は、λg/2またはλgとなるように配置される。なお、図2において、同心円状に形成された隣接するマイクロ波放射孔32同士の間隔をΔrで示している。また、マイクロ波放射孔32は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材31の上面には、真空よりも大きい誘電率を有する遅波材33が設けられている。この遅波材33は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材31と透過板28との間、また、遅波材33と平面アンテナ部材31との間は、それぞれ密着させても離間させてもよい。
チャンバー1の上面には、これら平面アンテナ部材31および遅波材33を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体34が設けられている。チャンバー1の上面とシールド蓋体34とはシール部材35によりシールされている。シールド蓋体34には、冷却水流路34aが形成されており、そこに冷却水を通流させることにより、シールド蓋体34、遅波材33、平面アンテナ部材31、透過板28を冷却するようになっている。なお、シールド蓋体34は接地されている。
シールド蓋体34の上壁の中央には、開口部36が形成されており、この開口部には導波管37が接続されている。この導波管37の端部には、マッチング回路38を介してマイクロ波を発生するマイクロ波発生装置39が接続されている。これにより、マイクロ波発生装置39で発生した、例えば周波数2.45GHzのマイクロ波が導波管37を介して上記平面アンテナ部材31へ伝搬されるようになっている。マイクロ波の周波数としては、8.35GHz、1.98GHz等を用いることもできる。
導波管37は、上記シールド蓋体34の開口部36から上方へ延出する断面円形状の同軸導波管37aと、この同軸導波管37aの上端部にモード変換器40を介して接続された水平方向に延びる矩形導波管37bとを有している。矩形導波管37bと同軸導波管37aとの間のモード変換器40は、矩形導波管37b内をTEモードで伝播するマイクロ波をTEMモードに変換する機能を有している。同軸導波管37aの中心には内導体41が延在しており、内導体41は、その下端部において平面アンテナ部材31の中心に接続固定されている。これにより、マイクロ波は、同軸導波管37aの内導体41を介して平面アンテナ部材31へ放射状に効率よく均一に伝播される。
プラズマ処理装置100の各構成部は、CPUを備えたプロセスコントローラ50に接続されて制御される構成となっている。プロセスコントローラ50には、工程管理者がプラズマ処理装置100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース51が接続されている。
また、プロセスコントローラ50には、プラズマ処理装置100で実行される各種処理をプロセスコントローラ50の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部52が接続されている。
そして、必要に応じて、ユーザーインターフェース51からの指示等にて任意のレシピを記憶部52から呼び出してプロセスコントローラ50に実行させることで、プロセスコントローラ50の制御下で、プラズマ処理装置100での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたRLSA方式のプラズマ処理装置100においては、ウエハWのシリコン(多結晶シリコンまたは単結晶シリコン)を直接窒化してシリコン窒化膜を形成する処理を行うことができる。以下、その手順について説明する。
まず、ゲートバルブ26を開にして搬入出口25からシリコン表面を有するウエハWをチャンバー1内に搬入し、載置台2上に載置する。そして、ガス供給系16の希ガス供給源17および窒素含有ガス供給源18から、例えば、Arガス、N2ガスを所定の流量でガス導入部材15を介してチャンバー1内に導入する。
具体的には、例えばArやXeなどの希ガス流量を250〜2000mL/min(sccm)、N2やNH3などの窒素含有ガス流量を10〜500mL/min(sccm)に設定する。また、チャンバー内を6.7〜1333Pa(50mTorr〜10Torr)、好ましくは20〜400Pa(150mTorr〜3Torr)の処理圧力に調整する。また、ウエハWの温度を500〜900℃、好ましくは600〜900℃、より好ましくは600〜800℃程度に加熱する。この際、処理温度が500℃未満では、後記実施例に示すように、緻密で良質なシリコン窒化膜の形成が困難となる。一方、900℃を超える処理温度で窒化処理を行っても、膜質の向上効果はあまり期待出来ない。
次に、マイクロ波発生装置39からのマイクロ波を、マッチング回路38を経て導波管37に導き、矩形導波管37b、モード変換器40、および同軸導波管37aを順次通過させて内導体41を介して平面アンテナ部材31に供給する。そして、マイクロ波を平面アンテナ部材31のマイクロ波放射孔32から透過板28を介してチャンバー1内におけるウエハWの上方空間に放射させる。マイクロ波は、矩形導波管37b内ではTEモードで伝搬し、このTEモードのマイクロ波はモード変換器40でTEMモードに変換されて、同軸導波管37a内を平面アンテナ部材31に向けて伝搬されていく。この際のマイクロ波パワーは、例えば1000〜5000Wとすることができる。
平面アンテナ部材31から透過板28を経てチャンバー1に放射されたマイクロ波によりチャンバー1内で電磁界が形成され、Arガス、N2ガスがプラズマ化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材31の多数のマイクロ波放射孔32から放射されることにより、略1×1010〜5×1012/cm3の高密度で、かつウエハW近傍では、略1.5eV以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起プラズマは、イオン等によるプラズマダメージが少ないものである。そして、プラズマ中の活性種、主としてラジカル(例えば、N2ガスの場合はN*、NH3ガスの場合はNH*)の作用によって、直接シリコン中にNが導入され、シリコン表面に均一にSi3N4膜が形成される。
本実施形態では、プラズマ処理装置100を用い、シリコン(多結晶シリコン、非晶質シリコンまたは単結晶シリコン)を直接プラズマにより窒化処理してシリコン窒化膜の形成を行なうプラズマ窒化処理において、処理温度(ウエハWの温度)を500℃以上、好ましくは600℃以上とする。これによって、その後に例えば500℃以上の温度で行われる加熱工程を実施した場合でも、Si3N4とSiとの界面における中間窒化状態(サブナイトライド)の増加や界面準位密度の増加が抑制される。従って、安定なSi−N結合を有し、窒素濃度を安定的に維持することが可能なシリコン窒化膜(Si3N4膜)を形成できる。
以上のようにして、単結晶シリコンや多結晶シリコンの表面に、良質なシリコン窒化膜を形成できる。従って、本発明のプラズマ窒化処理方法は、例えばトランジスタなどの各種半導体装置の製造において、ゲート絶縁膜としてシリコン窒化膜を形成する場合に利用可能である。その好適な態様として、次世代デバイスにおける薄膜、例えば膜厚が3nm以下、好ましくは0.5〜2nmのゲート絶縁膜の形成に特に有用である。図3A〜図3Cは、トランジスタの製造過程で本発明のプラズマ窒化処理方法を適用した例を説明する図面である。
図3Aに示すとおり、P型もしくはN型のSi基板101に、ウエル(図示せず)を形成し、さらに例えばLOCOS法により素子分離層102を形成する。なお、素子分離層102は、STI(Shallow Trench Isolation)により形成してもよい。
次いで、図3Bに示すように、上述の内容でプラズマ窒化処理を行うことにより、Si基板101の表面に、ゲート絶縁膜103(Si3N4膜)を形成する。このゲート絶縁膜103の膜厚は、目的とするデバイスによっても異なるが、例えば0.5〜3nm、好ましくは0.5〜2nm程度とすることができる。なお、ゲート絶縁膜103の形成後に、不活性ガス雰囲気中で、例えば800℃〜1100℃の温度で10〜60分程度加熱処理する窒化後アニール処理を実施することもできる。
そして、形成したゲート絶縁膜103上に、例えば400℃を超える温度条件でCVDによりポリシリコン層104を成膜した後、フォトリソグラフィー技術によりエッチングしてゲート電極を形成する。なお、ゲート電極構造は、ポリシリコン層104の単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、コバルト、ニッケル、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。このようにゲート電極を形成した後、イオン注入および活性化処理を行なってソース/ドレイン(図示を省略)を形成し、絶縁膜によるサイドウォール105を形成することにより、図3Cに示すようにMOS構造のトランジスタ200を製造できる。
次に、本発明の基礎となった試験結果について説明を行なう。
図1と同様の構成のプラズマ処理装置100を用い、Si(100)面を直接的に窒化処理して光学膜厚1.5nmのシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてXeとNH3を流量比Xe/NH3=1000/100mL/min(sccm)で使用し、処理圧力は6.7Pa(50mTorr)とした。処理温度は、ウエハ温度400℃または600℃とし、マイクロ波の周波数は2.45GHz、マイクロ波パワーは5W/cm2とした。
図1と同様の構成のプラズマ処理装置100を用い、Si(100)面を直接的に窒化処理して光学膜厚1.5nmのシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてXeとNH3を流量比Xe/NH3=1000/100mL/min(sccm)で使用し、処理圧力は6.7Pa(50mTorr)とした。処理温度は、ウエハ温度400℃または600℃とし、マイクロ波の周波数は2.45GHz、マイクロ波パワーは5W/cm2とした。
また、上記条件で成膜後、さらにN2雰囲気で600℃、30分間のアニールを実施したサンプルも準備した。
得られたシリコン窒化膜のSi 2p3/2スペクトルを、Al Kα線励起高感度、高分解能X線光電子分光装置(ESCA−300)を用いて測定した。このX線光電子分光測定は、SPring8の軟X線ビームラインBU27SUにおいて1050eVのフォトンで励起したSi 2p光電子スペクトルを用い、エネルギー分解能100meVで測定を行なった。
なお、Si 2p3/2スペクトルは、Si 2p光電子スペクトルから、Tougardの方法を用いて背景信号を除去した後、スペクトルをSi 2p1/2とSi 2p3/2に分離した[K. Ohishiら, Jpn. J. Appl. Phys. 33(1994) L675.]。このスペクトル分離において、スピン軌道相互作用によるSi 2p内殻準位の分裂エネルギーを0.608eV、Si 2p1/2スペクトル強度をSi 2p3/2スペクトルの1/2と仮定した[F.J.Himpselら, Phys. Rev. B38(1988) 6084.]。また、中間窒化状態(サブナイトライド)は、シリコン酸化膜において、Hollingerらが定義したサブオキサイド[G. Hollingerら, Appl. Phys. Lett. 44(1984) 93.]にならい、Si1+、Si2+、Si3+のみからなると仮定した。
表1に、600℃で成膜した場合の中間窒化状態(Sin+)の結合エネルギー、半値幅および量(ML)を示した。
各中間窒化状態Sin+(n=1〜3)の量(ML)は、窒化膜の膜厚による影響を無視できる方法として、以下の方法で求めた。
すなわち、スピン分離後に、各中間窒化状態のスペクトル強度(NSin+)を求めた後、Si基板のスペクトル強度(NS)に対して規格化した各中間窒化状態のスペクトル強度(NSin+/NS=Nt・t/NsΛs・sin0)から、各中間窒化状態の量を求めた。なお、シリコンの原子密度(Ns)=5×1022cm−2、シリコンの電子の脱出深さ(Λs)=1.59nm、脱出角度は52°で行なった。また、1MLをシリコンの表面原子密度6.8×1014cm−2として求めた[M. Shiojiら, Appl. Phys. Lett. 89, 3756(2004)]。
各中間窒化状態Sin+(n=1〜3)の量(ML)は、窒化膜の膜厚による影響を無視できる方法として、以下の方法で求めた。
すなわち、スピン分離後に、各中間窒化状態のスペクトル強度(NSin+)を求めた後、Si基板のスペクトル強度(NS)に対して規格化した各中間窒化状態のスペクトル強度(NSin+/NS=Nt・t/NsΛs・sin0)から、各中間窒化状態の量を求めた。なお、シリコンの原子密度(Ns)=5×1022cm−2、シリコンの電子の脱出深さ(Λs)=1.59nm、脱出角度は52°で行なった。また、1MLをシリコンの表面原子密度6.8×1014cm−2として求めた[M. Shiojiら, Appl. Phys. Lett. 89, 3756(2004)]。
表1から、サブナイトライドの総量は、1.29MLであり、Si3N4/Si界面において、急峻な組成変化が生じていることが理解される。
次に、上記条件で成膜されたシリコン窒化膜をゲート絶縁膜として利用したMISキャパシタを作成した。このMISキャパシタについてC−Vカーブを測定し、ゲート絶縁膜の電気的特性を評価した。この際、キャパシタの作成は、以下の手順で行なった。
まず、素子分離のためのウエット酸化(1100℃)にてフィールド酸化膜を形成した。パターニング後、HClとHFとの混合液(HCl/HF=19/1)によりアクティブ領域を分離した。その後、表面ラフネスの増加を防止することを考慮して5工程洗浄を実施した。この5工程洗浄は、室温で行われる以下の第1工程〜第5工程からなるものである。
第1工程:
オゾン溶解超純水による洗浄で有機汚染の除去を行う。一部金属汚染も除去できる。
第2工程:
FPM(フッ酸過酸化水素水溶液;HF/H2O2)に界面活性剤とH2を溶解した洗浄液を用い、メガソニック照射を行って微粒子、金属、酸化物を除去する。
第3工程:
オゾン溶解超純水による洗浄とメガソニック照射を行って有機物や化合物残渣を除去する。
第4工程:
FPMによる洗浄を行って酸化物の除去と水素終端化の促進を行う。
第5工程:
水素溶解純水とメガソニック照射で、リンスを行う。
第1工程:
オゾン溶解超純水による洗浄で有機汚染の除去を行う。一部金属汚染も除去できる。
第2工程:
FPM(フッ酸過酸化水素水溶液;HF/H2O2)に界面活性剤とH2を溶解した洗浄液を用い、メガソニック照射を行って微粒子、金属、酸化物を除去する。
第3工程:
オゾン溶解超純水による洗浄とメガソニック照射を行って有機物や化合物残渣を除去する。
第4工程:
FPMによる洗浄を行って酸化物の除去と水素終端化の促進を行う。
第5工程:
水素溶解純水とメガソニック照射で、リンスを行う。
以上の工程により、シリコン表面のマイクロラフネス(Ra)は略0.08nm程度となる。その後、直ちにプラズマ処理装置100を用いて前記の条件によりシリコン窒化膜を形成し、続いてゲート電極として蒸着法によりAl電極を成膜し、パターニングしてMISキャパシタを得た。
600℃で成膜したサンプルについて、上記条件でアニールを行なった場合と行わなかった場合のC−Vカーブを図4に示した。また、400℃で成膜したサンプルについても、同様にアニールを行なった場合と行わなかった場合のC−Vカーブを図5に示した。なお、図4および図5の縦軸は、測定した電気的容量をその最大値で除して規格化したものである。
図4および図5より、成膜温度にかかわらず、アニールを行わない場合には、ヒステリシスは観測されなかった。ところが、アニールを行った場合には、600℃で成膜したサンプルでは、ヒステリシスが観測されなかったのに対し、400℃で成膜したサンプルではヒステリシスが生じた。このことから、400℃で成膜を行ったサンプルの場合、アニールによって界面準位密度が増加していることが示された。一方、600℃で成膜したサンプルでは、界面準位密度の増加はほとんどないことが確認された。
以上の結果から、プラズマ処理装置100でシリコンを直接窒化処理する際に、成膜時の処理温度を高温(500℃以上、好ましくは600℃以上)とすることによって、成膜後の熱処理に対して電気的に安定なシリコン窒化膜を形成できることが示された。
また、図6および図7に、前記方法で測定したSi 2p3/2スペクトルを示す。図6は600℃で成膜(窒化処理)した場合と、成膜後にさらに600℃でアニールをした場合の両方のスペクトル(脱出角52°)を併記したものである。また、図7は400℃で成膜した場合と、成膜後にさらに600℃でアニールをした場合の両方のスペクトル(脱出角52°)を併記したものである。
図6から、600℃で成膜したシリコン窒化膜の中間窒化状態であるサブナイトライド(同図中、楕円で示す部分)の量は、その後に600℃でアニールを行なっても変化がないことがわかる。ところが、図7に示すように、400℃で成膜したシリコン窒化膜の場合には、その後に600℃でアニールを行なうことによりサブナイトライド(同図中、楕円で示す部分)の量が増加していることがわかる。
次に、プラズマ処理装置100を用いて、Si基板を直接的に窒化処理してシリコン窒化膜を形成し、その膜中のN濃度をX線光電子分光分析法(XPS分析)により測定した。図8は、プラズマ窒化処理後、3時間目から24時間後までのN濃度の変化率(ΔN)を、膜厚別にプロットしたものである。
窒化処理のプラズマ条件としては、処理ガスとしてAr/N2ガスを流量1000/40mL/min(sccm)で用い、ウエハ温度は、400℃または800℃とした。また、圧力は6.7Paまたは266.6Pa(50mTorrまたは2000mTorr)とし、プラズマへの供給パワーは1.5kW、処理時間10〜60秒で行なった。なお、ウエハWは、1%希フッ酸(DHF)溶液で洗浄したものを用いた。
図8より、400℃の低温処理の場合、処理圧力や膜厚にかかわらず、800℃の高温処理に比べて明らかにN抜けが大きくなっていることがわかる。この結果から、プラズマ処理装置100を用い、800℃の高温で処理することによって、N抜けが少なく、安定で緻密な窒化膜を形成できることが確認された。
また、形成されたシリコン窒化膜のN1sスペクトルをX線光電子分光分析法(XPS分析)により測定し、その半値幅を求めた。その結果を図9に示した。図9より、400℃の低温処理の場合、処理圧力や膜厚にかかわらず、800℃の高温処理に比べて明らかに半値幅が大きくなっている。つまり、処理温度の違いで半値幅に相違がみられ、800℃の高温処理ほど半値幅が小さく、N1sスペクトルのピークが急峻であることが確認された。
次に、プラズマ処理装置100を用いて、下記の成膜条件1〜成膜条件3に基づき、Si基板を直接的に窒化処理してシリコン窒化膜を形成した。さらにその後、各シリコン窒化膜を下記の酸化雰囲気で加熱した。そして、各シリコン窒化膜について、N1sスペクトルのピークをX線光電子分光分析法(XPS分析)により測定し、その半値幅を求めた。その結果を図10に示した。
(成膜条件1)
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;12Pa(90mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;400℃
処理時間;200秒
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;12Pa(90mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;400℃
処理時間;200秒
(成膜条件2)
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;12Pa(90mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;800℃
処理時間;30秒
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;12Pa(90mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;800℃
処理時間;30秒
(成膜条件3)
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;200Pa(1500mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;800℃
処理時間;180秒
処理ガス流量;Ar/N2ガス=1000/200mL/min(sccm)
圧力;200Pa(1500mTorr)
マイクロ波パワー;1.5kW
ウエハ温度;800℃
処理時間;180秒
なお、ウエハWは、1%希フッ酸(DHF)溶液で洗浄したものを用いた。
また、各成膜条件での処理の後、圧力999.8Pa(75Torr)で、O2流量が2L/min(slm)、加熱温度1000℃の高温酸化雰囲気で15秒間熱処理を行った。
また、各成膜条件での処理の後、圧力999.8Pa(75Torr)で、O2流量が2L/min(slm)、加熱温度1000℃の高温酸化雰囲気で15秒間熱処理を行った。
図10より、N1sスペクトルのピークの半値幅は、圧力12Paで400℃の低温窒化処理(成膜条件1)に比べて、圧力12Paで800℃の高温窒化処理(成膜条件2)の方が小さく、さらに圧力200Paで800℃の高温窒化処理(成膜条件3)ではより小さくなった。このことから、低温窒化処理によるシリコン窒化膜に比べ、高温窒化処理によるシリコン窒化膜の方が、N1sスペクトルのピークが急峻であることが示された。この傾向は、プラズマ窒化処理の後で高温酸化雰囲気での加熱処理を行なった場合において拡大している。つまり、400℃の低温でのプラズマ窒化処理の場合(成膜条件1)、その後の酸化雰囲気での加熱処理によって、半値幅に大きな変化が生じているが、800℃の高温でのプラズマ窒化処理の場合(成膜条件2、3)には、半値幅の変化量が400℃の低温処理に比べて小さいものであった。
図11は、図1のプラズマ処理装置100を用い、250℃、400℃、および600℃で成膜したシリコン窒化膜のアニール前後の屈折率の変動を示すものである。成膜条件として、処理ガスは、XeとNH3を用い、流量比Xe/NH3=1000/100mL/min(sccm)とし、圧力は6.7Pa(50mTorr)、マイクロ波パワーは700Wで実施した。また、各温度で成膜されたシリコン窒化膜について、600℃、N2雰囲気で30分間アニールを実施した。
図11より、成膜温度を上げることにより高い屈折率を持つ高密度なシリコン窒化膜が得られることがわかる。また、成膜後にアニールを行った場合、600℃で成膜したサンプルでは屈折率の変動が小さかった。これに比較して、250℃や400℃で成膜したサンプルでは、屈折率の変動幅が大きく、アニール前には緻密なシリコン窒化膜が形成できていないことが推察された。
以上の図8〜図11の結果から、プラズマ窒化処理する場合に、500℃以上の高温度で窒化処理を行なうことにより、N抜けが少なく、かつ酸化されにくく、緻密で、膜特性の変動が少ない安定な窒化膜が形成されることが示された。
次に、下記の窒化処理条件でシリコン基板上にシリコン窒化膜を形成し、これをゲート絶縁膜として用いた評価用MISFETを作製し、その電気的特性を測定した。この評価用MISFETは、シリコン基板上にゲート絶縁膜としてのシリコン窒化膜が形成され、その上にポリシリコン電極を形成したゲート構造を有するものであり、チャンネル幅(W)は20μm、ゲート長は0.8μmである。
<窒化処理条件>
図1と同様の構成のプラズマ処理装置100を用い、Si(100)面およびSi(110)面を直接的に窒化処理し、それぞれシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてXeとNH3を流量比Xe/NH3=1000/100mL/min(sccm)で使用し、処理圧力は20Pa(150mTorr)とした。処理温度は、ウエハ温度600℃とし、マイクロ波の周波数は2.45GHz、マイクロ波パワーは5W/cm2とした。電気的膜厚であるEOT(SiO2膜換算膜厚;Equivalent Oxide Thickness)は、Si(100)面のシリコン窒化膜が2.06nm、Si(110)面のシリコン窒化膜が1.70nmであった。
<窒化処理条件>
図1と同様の構成のプラズマ処理装置100を用い、Si(100)面およびSi(110)面を直接的に窒化処理し、それぞれシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてXeとNH3を流量比Xe/NH3=1000/100mL/min(sccm)で使用し、処理圧力は20Pa(150mTorr)とした。処理温度は、ウエハ温度600℃とし、マイクロ波の周波数は2.45GHz、マイクロ波パワーは5W/cm2とした。電気的膜厚であるEOT(SiO2膜換算膜厚;Equivalent Oxide Thickness)は、Si(100)面のシリコン窒化膜が2.06nm、Si(110)面のシリコン窒化膜が1.70nmであった。
図12Aおよび図12Bは、Si(100)面のシリコン窒化膜をゲート絶縁膜として使用した評価用MISFET(「MISFET−100」と記す)およびSi(110)面のシリコン窒化膜をゲート絶縁膜として使用した評価用MISFET(「MISFET−110」と記す)のゲート電圧(VG)およびドレイン電流(ID)を測定し、VG−ID特性およびVD−ID特性をそれぞれグラフ化したものである。なお、これらのMISFETのSファクター(S−factor)は、共に66.0mV/dec.であった。
図12Aより、0.2〜0.3V以下の低電圧側で、ドレイン電圧(VD)が0.05Vおよび1Vのいずれの場合においても、MISFET−110の方がMISFET−100に比べてドレイン電流(ID)が少なく、リーク電流が少ないことがわかる。また、図12Bは、VGS−VTHが0.4V、0.6V、0.8Vおよび1.0VのときのVD−ID特性を示しており、いずれもMISFET−110の方が、MISFET−100に比べてドレイン電流(ID)が大きいことがわかる。以上の結果より、MISFET−110は、MISFET−100に比べ、良好な電気的特性を有することが確認された。
図13は、ドレイン電流(ID)を絶縁膜の膜厚で規格化した場合のVG−ID特性を示している。この図13より、MISFET−110は、高電圧側でドレイン電流(ID)が大きく、低電圧側でのリークが少ないことが確認された。
図14は、Si(100)面のシリコン酸化膜をゲート絶縁膜として使用した評価用MOSFET(「MOSFET−100」と記す)と、MISFET−110の1/fノイズ特性を比較した結果を示している。一般にシリコン窒化膜はシリコン酸化膜に比べて膜中の欠陥が多く、ノイズ特性に劣ることが知られているが、図14より、MISFET−110は、MOSFET−100に比べて1/fノイズが約10分の1であり、ノイズ特性が良好であることが示された。
次に、シリコン窒化膜の界面構造をXPS分析により調べた結果について説明する。図15Aは、Si(100)面上に形成したシリコン窒化膜のSi 2p3/2のXPS分析によるプロファイルを示し、図15Bは、Si(110)面上に形成したシリコン窒化膜のSi 2p3/2のXPS分析によるプロファイルを示す。各図において、Si0+、Si1+、Si2+、Si3+およびSi4+は、いずれもSiのサブナイトライドを示している。また、Si1+、Si2+およびSi3+の合計量は、Si(100)面上に形成したシリコン窒化膜で1.293モノレイヤー(ML)であったのに対し、Si(110)面上に形成したシリコン窒化膜では0.781モノレーヤー(ML)と小さかった。従って、Si(110)面に上記条件でプラズマ窒化処理を行なうことにより、Si(100)面にシリコン窒化膜を形成する場合に比べ、サブナイトライド量が少ないシリコン窒化膜を形成できることが判明した。
図16は、Si(110)面に形成されたシリコン窒化膜と、Si(100)面に形成されたシリコン窒化膜のストレス(膜応力)の違いを説明する模式図である。Si(100)面に形成されたシリコン窒化膜は、高い圧縮ストレス(Compressive Stress)を有するため、Siの面密度が高い。これに対して、Si(110)面に形成されたシリコン窒化膜は、Si(100)面に形成されたシリコン窒化膜に比べ相対的に低い圧縮ストレス(Compressive Stress)を有するため、Siの面密度が低く、その値は約9.6×1014[atoms/cm2]程度である。この面密度の違いが、図15Aと図15Bに示したサブナイトライド量の相違に影響しているものと考えられる。また、Si(110)面に形成されたシリコン窒化膜と、Si(100)面に形成されたシリコン窒化膜における面密度の違いが、MISFET−110に、上記のような優れた電気的特性を付与しているものと考えられる。
以上のように、本発明のプラズマ窒化処理方法では、シリコンのSi(100)面よりも、Siの実質的(110)面に対してプラズマ窒化処理を行なってシリコン窒化膜を形成することが好ましい。なお、「Siの実質的(110)面」とは、(110)面だけでなく、それから若干傾いた(551)面等をも含むことを意味する。
次に、図17に、本発明方法により形成したシリコン窒化膜を用いた評価用トランジスタと、シリコン酸化膜を用いた評価用トランジスタについて、EOT別のゲート電流特性を比較した結果を示す。また、図18Aおよび図18Bに、本発明方法により形成したシリコン窒化膜を用いた評価用トランジスタについてLC共振法によるCV測定を行なった結果を示す。図18Aは、EOTが1.7nm、図18BはEOTが1.2nmの結果である。以上の結果から、本発明方法により形成したシリコン窒化膜は、優れたゲート電流特性を示すことが確認された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
たとえば、図1では、RLSA方式のプラズマ処理装置100を例に挙げたが、マイクロ波励起高密度プラズマを生成出来る装置であれば、RLSA方式に限らず、同様に本発明方法を実施できる。
たとえば、図1では、RLSA方式のプラズマ処理装置100を例に挙げたが、マイクロ波励起高密度プラズマを生成出来る装置であれば、RLSA方式に限らず、同様に本発明方法を実施できる。
また、本発明のプラズマ窒化処理方法は、シリコンを直接窒化処理してゲート絶縁膜を形成する場合に限らず、例えば、シリコン酸化膜[例えば、WVG(Water Vapor Generation)により熱酸化したSiO2膜や、プラズマ酸化したSiO2膜など]や、High−k材料(例えば、HfO2、RuO2、ReO2、ZrO2、Al2O3、HfSiO2、ZrSiO2、およびこれらの積層体など)に対して窒化処理を行う場合にも応用可能である。
また、シリコン窒化膜よりも誘電率の高い材料(前記High−k材料など)とシリコン窒化膜との複合材料を形成する場合において、窒化処理を本発明のプラズマ窒化処理方法によって行うことも可能である。
さらに、フラッシュメモリにおけるトンネル酸化膜の窒化処理や、フローティングゲートとコントロールゲートの間のONO膜の形成などにも利用できる。
さらに、フラッシュメモリにおけるトンネル酸化膜の窒化処理や、フローティングゲートとコントロールゲートの間のONO膜の形成などにも利用できる。
また、上記実施形態では被処理体として半導体ウエハに対して窒化処理を行う例を挙げたが、これに限るものではない。例えば被処理体が液晶表示ディスプレイ(LCD)に代表されるフラットパネルディスプレイ(FPD)用基板に設けられた多結晶シリコン層である場合にも本発明を適用可能である。例えば、薄膜トランジスタ(TFT)の製造過程で、ガラス基板等のFPD用基板に、絶縁物層や電極層などを介して設けられた多結晶シリコン層または非晶質シリコン層に、上記方法でプラズマ窒化処理を行ない、シリコン窒化膜を含むゲート絶縁膜を形成することができる。さらに、被処理体が化合物半導体などである場合にも本発明を適用できる。
本発明は、シリコンを窒化処理してシリコン窒化膜を形成する工程を含む各種半導体装置の製造過程において好適に利用可能である。
1;チャンバー
2;載置台
3;支持部材
5;ヒータ
6;熱電対
15;ガス導入部材
16;ガス供給系
17;希ガス供給源
18;窒素含有ガス供給源
23;排気管
24;排気装置
25;搬入出口
26;ゲートバルブ
27;アッパープレート
27a;支持部
28;透過板
29;シール部材
31;平面アンテナ部材
32;マイクロ波放射孔
37;導波管
37a;同軸導波管
37b;矩形導波管
39;マイクロ波発生装置
40;モード変換器
50;プロセスコントローラ
100;プラズマ処理装置
W…ウエハ(基板)
2;載置台
3;支持部材
5;ヒータ
6;熱電対
15;ガス導入部材
16;ガス供給系
17;希ガス供給源
18;窒素含有ガス供給源
23;排気管
24;排気装置
25;搬入出口
26;ゲートバルブ
27;アッパープレート
27a;支持部
28;透過板
29;シール部材
31;平面アンテナ部材
32;マイクロ波放射孔
37;導波管
37a;同軸導波管
37b;矩形導波管
39;マイクロ波発生装置
40;モード変換器
50;プロセスコントローラ
100;プラズマ処理装置
W…ウエハ(基板)
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理容器内で単結晶シリコンの表面に対して窒素含有ガスのプラズマを作用させて窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法であって、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上であり、
前記単結晶シリコンの表面が(110)面または(551)面である、プラズマ窒化処理方法を提供する。
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上であり、
前記単結晶シリコンの表面が(110)面または(551)面である、プラズマ窒化処理方法を提供する。
前記窒化処理の処理圧力が、6.7Pa以上であることが好ましく、処理圧力が、20Pa以上であることがより好ましい。また、前記シリコン窒化膜の膜厚が、0.5nm〜3nmであることが好ましい。この場合、前記シリコン窒化膜は、ゲート絶縁膜として用いることができる。
本発明の第2の観点は、プラズマ処理装置の処理容器内で単結晶シリコンの表面に対して、窒素含有ガスのプラズマを作用させて窒化処理し、窒化珪素を含むゲート絶縁膜を形成する工程を含み、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上であり、
前記単結晶シリコンの表面が(110)面または(551)面である、半導体装置の製造方法を提供する。
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上であり、
前記単結晶シリコンの表面が(110)面または(551)面である、半導体装置の製造方法を提供する。
上記第2の観点において、前記窒化処理の処理温度が、600℃以上800℃以下であることが好ましい。また、ゲート絶縁膜の形成後に、500℃以上の温度で加熱処理する工程をさらに含んでいてもよい。
本発明によれば、単結晶シリコンの表面に対して、500℃以上の高温で、より好ましくは600〜800℃の高温で、窒素含有ガスのマイクロ波励起高密度プラズマを作用させてプラズマ窒化処理を行うことにより、ダメージや欠陥が少なく良質で、かつ薄いシリコン窒化膜を形成することができる。また、窒素含有ガスのプラズマを作用させる単結晶シリコンの表面が(110)面または(551)面であるので、形成されたシリコン窒化膜の電気特性を良好にすることができる。本発明方法により得られるシリコン窒化膜は、耐熱性が高く、成膜後にアニールなどの高温での処理を行っても、Si3N4/Si界面における中間窒化状態(サブナイトライド)の量的変動が少なく、界面準位密度の変動も殆どない。また、例えば3nm以下の薄膜であっても、N抜けや酸化が起こりにくく、安定して高いN濃度を維持することが可能である。従って、本発明方法により得られるシリコン窒化膜を用いることにより、半導体デバイスの電気的特性の変動を抑制できる。
Claims (4)
- プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して窒素含有ガスのプラズマを作用させて窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法であって、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、プラズマ窒化処理方法。 - 前記窒化処理の処理温度が、600℃以上800℃以下である、請求項1に記載のプラズマ窒化処理方法。
- プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して、窒素含有ガスのプラズマを作用させて窒化処理し、窒化珪素を含むゲート絶縁膜を形成する工程を含み、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が500℃以上である、半導体装置の製造方法。 - 前記窒化処理の処理温度が、600℃以上800℃以下である、請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013118637A JP2013225682A (ja) | 2005-06-08 | 2013-06-05 | プラズマ窒化処理方法および半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005168094 | 2005-06-08 | ||
JP2005168094 | 2005-06-08 | ||
JP2013118637A JP2013225682A (ja) | 2005-06-08 | 2013-06-05 | プラズマ窒化処理方法および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520135A Division JP5339327B2 (ja) | 2005-06-08 | 2006-06-07 | プラズマ窒化処理方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013225682A true JP2013225682A (ja) | 2013-10-31 |
Family
ID=37498461
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520135A Active JP5339327B2 (ja) | 2005-06-08 | 2006-06-07 | プラズマ窒化処理方法および半導体装置の製造方法 |
JP2013118637A Pending JP2013225682A (ja) | 2005-06-08 | 2013-06-05 | プラズマ窒化処理方法および半導体装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520135A Active JP5339327B2 (ja) | 2005-06-08 | 2006-06-07 | プラズマ窒化処理方法および半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7968470B2 (ja) |
EP (1) | EP1898456A4 (ja) |
JP (2) | JP5339327B2 (ja) |
KR (1) | KR100942106B1 (ja) |
CN (1) | CN101194345B (ja) |
TW (2) | TW201403712A (ja) |
WO (1) | WO2006132262A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018170332A (ja) * | 2017-03-29 | 2018-11-01 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200511430A (en) * | 2003-05-29 | 2005-03-16 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
KR101063083B1 (ko) * | 2006-05-31 | 2011-09-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 cvd 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 cvd 장치 |
JP5608315B2 (ja) * | 2007-12-03 | 2014-10-15 | ピーエスフォー ルクスコ エスエイアールエル | キャパシタ用電極及びその製造方法、キャパシタ |
JP2010135812A (ja) * | 2010-01-13 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
US9177787B2 (en) * | 2013-03-15 | 2015-11-03 | Applied Materials, Inc. | NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate |
CN105655398A (zh) * | 2014-11-10 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US11049731B2 (en) | 2018-09-27 | 2021-06-29 | Applied Materials, Inc. | Methods for film modification |
US20200347493A1 (en) | 2019-05-05 | 2020-11-05 | Applied Materials, Inc. | Reverse Selective Deposition |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11279773A (ja) * | 1998-03-27 | 1999-10-12 | Tomoo Ueno | 成膜方法 |
JP2000311893A (ja) * | 1999-02-17 | 2000-11-07 | Applied Materials Inc | 原子ガスから材料層を形成する方法と装置 |
WO2002058130A1 (fr) * | 2001-01-22 | 2002-07-25 | Tokyo Electron Limited | Procede de production |
WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
JP2003109953A (ja) * | 2001-10-02 | 2003-04-11 | Sony Corp | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びp形半導体素子の形成方法 |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
JP2004193414A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004193413A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4255563B2 (ja) * | 1999-04-05 | 2009-04-15 | 東京エレクトロン株式会社 | 半導体製造方法及び半導体製造装置 |
KR100745495B1 (ko) * | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | 반도체 제조방법 및 반도체 제조장치 |
US6297103B1 (en) * | 2000-02-28 | 2001-10-02 | Micron Technology, Inc. | Structure and method for dual gate oxide thicknesses |
JP2001274148A (ja) | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
JP2003068850A (ja) * | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
JP2003115587A (ja) * | 2001-10-03 | 2003-04-18 | Tadahiro Omi | <110>方位のシリコン表面上に形成された半導体装置およびその製造方法 |
JP4183934B2 (ja) * | 2001-10-19 | 2008-11-19 | 尚久 後藤 | マイクロ波プラズマ処理装置、マイクロ波プラズマ処理方法及びマイクロ波給電装置 |
KR100395507B1 (ko) * | 2001-11-27 | 2003-08-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
CN1124364C (zh) * | 2001-12-07 | 2003-10-15 | 中国科学院长春光学精密机械与物理研究所 | 用电子回旋共振微波等离子体制备超薄氮化硅薄膜的方法 |
WO2004009861A2 (en) * | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
JP2004095889A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及びその製造方法 |
JP2005150637A (ja) * | 2003-11-19 | 2005-06-09 | Canon Inc | 処理方法及び装置 |
-
2006
- 2006-06-07 EP EP06757104A patent/EP1898456A4/en not_active Withdrawn
- 2006-06-07 KR KR1020077028517A patent/KR100942106B1/ko not_active IP Right Cessation
- 2006-06-07 WO PCT/JP2006/311397 patent/WO2006132262A1/ja active Application Filing
- 2006-06-07 JP JP2007520135A patent/JP5339327B2/ja active Active
- 2006-06-07 US US11/917,013 patent/US7968470B2/en not_active Expired - Fee Related
- 2006-06-07 CN CN2006800202810A patent/CN101194345B/zh not_active Expired - Fee Related
- 2006-06-08 TW TW102133649A patent/TW201403712A/zh unknown
- 2006-06-08 TW TW095120439A patent/TWI456653B/zh not_active IP Right Cessation
-
2013
- 2013-06-05 JP JP2013118637A patent/JP2013225682A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11279773A (ja) * | 1998-03-27 | 1999-10-12 | Tomoo Ueno | 成膜方法 |
JP2000311893A (ja) * | 1999-02-17 | 2000-11-07 | Applied Materials Inc | 原子ガスから材料層を形成する方法と装置 |
WO2002058130A1 (fr) * | 2001-01-22 | 2002-07-25 | Tokyo Electron Limited | Procede de production |
WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
JP2003109953A (ja) * | 2001-10-02 | 2003-04-11 | Sony Corp | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びp形半導体素子の形成方法 |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
JP2004193414A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004193413A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004356114A (ja) * | 2003-05-26 | 2004-12-16 | Tadahiro Omi | Pチャネルパワーmis電界効果トランジスタおよびスイッチング回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018170332A (ja) * | 2017-03-29 | 2018-11-01 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP6996858B2 (ja) | 2017-03-29 | 2022-01-17 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101194345A (zh) | 2008-06-04 |
JPWO2006132262A1 (ja) | 2009-01-08 |
JP5339327B2 (ja) | 2013-11-13 |
TW201403712A (zh) | 2014-01-16 |
CN101194345B (zh) | 2010-05-19 |
US7968470B2 (en) | 2011-06-28 |
KR100942106B1 (ko) | 2010-02-12 |
KR20080009740A (ko) | 2008-01-29 |
TWI456653B (zh) | 2014-10-11 |
US20090104787A1 (en) | 2009-04-23 |
EP1898456A4 (en) | 2009-11-18 |
WO2006132262A1 (ja) | 2006-12-14 |
EP1898456A1 (en) | 2008-03-12 |
TW200739725A (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5339327B2 (ja) | プラズマ窒化処理方法および半導体装置の製造方法 | |
JP4401375B2 (ja) | 電子デバイス材料の製造方法 | |
TWI445056B (zh) | Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus | |
TWI402912B (zh) | Manufacturing method of insulating film and manufacturing method of semiconductor device | |
JPWO2008117798A1 (ja) | 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置 | |
US20060269694A1 (en) | Plasma processing method | |
WO2010038900A1 (ja) | 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置 | |
TW200836262A (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
JPWO2007139141A1 (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
WO2011040396A1 (ja) | 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法 | |
US20110039418A1 (en) | Method for insulating film formation, storage medium from which information is readable with computer, and treatment system | |
JPWO2008081723A1 (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
JP2008147678A (ja) | 電子デバイス用材料およびその製造方法 | |
JP5460011B2 (ja) | 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 | |
JP5357487B2 (ja) | シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置 | |
WO2010038887A1 (ja) | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
JP2008270706A (ja) | 窒化珪素膜および不揮発性半導体メモリ装置 | |
JP5374749B2 (ja) | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム | |
JP2009188348A (ja) | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム | |
JP2005079563A (ja) | 電子デバイスの製造方法 | |
JP2008251959A (ja) | 絶縁層の形成方法及び半導体装置の製造方法 | |
WO2010113928A1 (ja) | 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマcvd装置 | |
WO2010038888A1 (ja) | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置 | |
JP2009246210A (ja) | 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |