JPWO2006132262A1 - プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 - Google Patents

プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 Download PDF

Info

Publication number
JPWO2006132262A1
JPWO2006132262A1 JP2007520135A JP2007520135A JPWO2006132262A1 JP WO2006132262 A1 JPWO2006132262 A1 JP WO2006132262A1 JP 2007520135 A JP2007520135 A JP 2007520135A JP 2007520135 A JP2007520135 A JP 2007520135A JP WO2006132262 A1 JPWO2006132262 A1 JP WO2006132262A1
Authority
JP
Japan
Prior art keywords
plasma
silicon
nitriding
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007520135A
Other languages
English (en)
Other versions
JP5339327B2 (ja
Inventor
大見　忠弘
忠弘 大見
寺本　章伸
章伸 寺本
稔 本多
稔 本多
敏雄 中西
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2007520135A priority Critical patent/JP5339327B2/ja
Publication of JPWO2006132262A1 publication Critical patent/JPWO2006132262A1/ja
Application granted granted Critical
Publication of JP5339327B2 publication Critical patent/JP5339327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して、複数のスロットを有する平面アンテナにて処理容器内にマイクロ波を導入して形成される窒素含有ガスのマイクロ波励起高密度プラズマを作用させて、５００℃以上の処理温度で窒化処理を行う。

Description

本発明は、プラズマを用いて半導体基板のシリコンやフラットパネルディスプレイ基板等における多結晶シリコン層や非晶質シリコン層等の被処理体表面を処理し、シリコンを窒化してシリコン窒化膜を形成させるプラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置に関する。
各種半導体装置やフラットパネルディスプレイのＴＦＴ（薄膜トランジスタ）の製造過程では、例えばトランジスタのゲート絶縁膜等として、シリコン窒化膜の形成が行なわれる。シリコン窒化膜を形成する方法としては、ＣＶＤ（Chemical Vapor Deposition）によりシリコン窒化膜を堆積させる方法のほか、例えば、特開２００１−２７４１４８号公報では、シリコン酸化膜にプラズマ処理によって窒素を導入してシリコン酸窒化膜を形成する方法が提案されている。
一方、近年では半導体装置の微細化に伴い、ゲート絶縁膜の薄膜化が進んでいる。例えば、膜厚が数ｎｍと薄いゲート絶縁膜を形成することが要求されている。このように薄膜化が進むゲート絶縁膜においては、リーク電流を低く保つことと、高い信頼性を保つことが重要になっている。現在、ゲート絶縁膜の材質としてシリコン酸窒化膜（ＳｉＯＮ）が使用されているが、さらにリーク電流を下げる方法として、ゲート絶縁膜に高誘電率（ｈｉｇｈ−ｋ）材料を用いることが検討されている。また、窒素含有ガスのプラズマを用いてシリコンを直接窒化処理すると、シリコン酸化膜に比べ高い誘電率（７．５）と低い界面準位密度を有するシリコン窒化膜が得られることから、プラズマを用いてシリコンを直接窒化処理してシリコン窒化膜を形成することも検討されつつある。
従来のプラズマ処理方法によりシリコンを直接窒化処理し、ゲート絶縁膜を形成する場合、室温〜４００℃以下の温度条件でプラズマ窒化処理を行なうと、以下に示すように、良好な絶縁膜特性を得ることが難しいという問題が生じる。
すなわち、実際のトランジスタの製造過程では、低温のプラズマ処理でゲート絶縁膜を形成した後、５００℃を超える高温での処理（例えば、ポリシリコン電極の成膜など）が行なわれるため、この処理の際に加えられる熱によりゲート絶縁膜の絶縁膜特性に変動が生じるという問題がある。本発明者らが得た知見では、例えば４００℃以下の処理温度でプラズマ窒化処理を行った場合、その後の熱処理過程でシリコン窒化膜とシリコンとの界面（Ｓｉ３Ｎ４／Ｓｉ界面）に存在する中間窒化状態（サブナイトライド）の量が増加し、前記ゲート絶縁膜の特性変動を引き起こすことが判明した。このようなゲート絶縁膜の特性変動は、例えばトランジスタなどのデバイスの特性に悪影響を与え、その性能を低下させてしまう。
また、４００℃以下の処理温度でシリコンを直接プラズマ窒化処理して形成したシリコン窒化膜の場合、経時的なＮ濃度の減少（Ｎ抜け）や酸化などの膜質低下が起こりやすいという課題があり、特に膜厚が薄くなるほど膜質が低下しやすく、安定なシリコン窒化膜の形成が難しいという問題もあった。
本発明の目的は、プラズマを利用してシリコンを直接窒化し、良質で薄いシリコン窒化膜を形成できる方法を提供することにある。
上記課題を解決するため、本発明の第１の観点は、プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して窒素含有ガスのプラズマを作用させて窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法であって、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が５００℃以上である、プラズマ窒化処理方法を提供する。
第１の観点において、前記マイクロ波励起高密度プラズマは、複数のスロットを有する平面アンテナにて前記処理容器内にマイクロ波を導入して形成されるものであることが好ましい。また、前記窒化処理の処理温度が、６００℃以上８００℃以下であることが好ましい。さらに、前記窒化処理の処理圧力が、６．７Ｐａ以上であることが好ましく、処理圧力が、２０Ｐａ以上であることがより好ましい。
また、前記シリコン窒化膜の膜厚が、０．５ｎｍ〜３ｎｍであることが好ましい。この場合、前記シリコン窒化膜は、ゲート絶縁膜であることが好ましい。また、前記シリコンは、単結晶シリコン、多結晶シリコンまたは非晶質シリコンであることが好ましい。また、前記シリコンは、実質的に（１１０）表面を有する単結晶シリコンであることが好ましい。
また、前記プラズマ窒化処理方法は、シリコン窒化膜よりも誘電率の高い高誘電率材料とシリコン窒化膜との複合材料を形成する場合において、前記シリコン窒化膜の形成を行うものであってもよい。
本発明の第２の観点は、プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して、窒素含有ガスのプラズマを作用させて窒化処理し、窒化珪素を含むゲート絶縁膜を形成する工程を含み、
前記プラズマは、マイクロ波励起高密度プラズマであり、
前記窒化処理の処理温度が５００℃以上である、半導体装置の製造方法を提供する。
上記第２の観点では、ゲート絶縁膜の形成後に、５００℃以上の温度で加熱処理する工程をさらに含むことができる。
本発明の第３の観点は、コンピュータ上で動作し、実行時に、プラズマ処理装置の処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように前記プラズマ処理装置を制御する、制御プログラムを提供する。
本発明の第４の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、プラズマ処理装置の処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように前記プラズマ処理装置を制御するものである、コンピュータ読取り可能な記憶媒体を提供する。
本発明の第５の観点は、被処理体を載置する支持台を備えた真空排気可能な処理容器と、
前記処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置を提供する。
本発明のプラズマ窒化処理方法によれば、マイクロ波励起高密度プラズマを用い、５００℃以上の高温でプラズマ窒化処理を行うことにより、ダメージや欠陥が少なく良質で、かつ薄いシリコン窒化膜を形成することができる。本発明方法により得られるシリコン窒化膜は、耐熱性が高く、成膜後にアニールなどの高温での処理を行っても、Ｓｉ３Ｎ４／Ｓｉ界面における中間窒化状態（サブナイトライド）の量的変動が少なく、界面準位密度の変動も殆どない。また、例えば３ｎｍ以下の薄膜であっても、Ｎ抜けや酸化が起こりにくく、安定して高いＮ濃度を維持することが可能である。従って、本発明方法により得られるシリコン窒化膜を用いることにより、半導体デバイスの電気的特性の変動を抑制できる。
このように安定な窒化膜を形成できる本発明方法は、微細化が進む半導体装置の製造過程で、６５ｎｍプロセスノード以降の、例えば０．５〜３ｎｍ程度（好ましくは、０．５〜２ｎｍ）の薄いゲート絶縁膜等を形成する目的で有利に利用できる。
本発明に利用可能なプラズマ処理装置の一例を示す概略断面図である。 平面アンテナ部材の説明に供する図面である。 トランジスタの製造過程で素子分離層を形成した状態を説明する図面である。 トランジスタの製造過程でプラズマ窒化処理をしている状態を説明する図面である。 トランジスタを形成した状態を説明する図面である。 ６００℃で成膜したシリコン窒化膜を用いたＭＩＳキャパシタのＣ−Ｖカーブを示す図面。 ４００℃で成膜したシリコン窒化膜を用いたＭＩＳキャパシタのＣ−Ｖカーブを示す図面。 ６００℃で成膜したシリコン窒化膜のＳｉ ２ｐ３／２スペクトルを示す図面。 ４００℃で成膜したシリコン窒化膜のＳｉ ２ｐ３／２スペクトルを示す図面。 膜中のＮ濃度の変化率を膜厚別にプロットしたグラフである。 シリコン窒化膜のＮ１ｓスペクトルの半値幅を膜厚別にプロットしたグラフである。 シリコン窒化膜のＮ１ｓスペクトルの半値幅と成膜条件との関係を示すグラフである。 成膜温度とアニール前後のシリコン窒化膜の屈折率を示すグラフである。 評価用ＭＩＳＦＥＴのＶＧ−ＩＤ特性を示すグラフ図。 評価用ＭＩＳＦＥＴのＶＤ−ＩＤ特性を示すグラフ図。 評価用ＭＩＳＦＥＴのＶＧ−ＩＤ特性を示すグラフ図。 評価用ＭＯＳＦＥＴと、評価用ＭＩＳＦＥＴの１／ｆノイズ特性を比較したグラフ図。 Ｓｉ（１００）面上に形成したシリコン窒化膜のＳｉ ２ｐ３／２のＸＰＳ分析によるプロファイルを示す図面。 Ｓｉ（１１０）面上に形成したシリコン窒化膜のＳｉ ２ｐ３／２のＸＰＳ分析によるプロファイルを示す図面。 Ｓｉ（１１０）面に形成されたシリコン窒化膜と、Ｓｉ（１００）面に形成されたシリコン窒化膜のストレス（膜応力）の違いを説明する模式図である。 シリコン窒化膜またはシリコン酸化膜を用いた評価用トランジスタについて、ＥＯＴ別のゲート電流特性を比較した図面。 ＥＯＴが１．７ｎｍのシリコン窒化膜のＬＣ共振法によるＣＶ測定結果を示すグラフである。 ＥＯＴが１．２ｎｍのシリコン窒化膜のＬＣ共振法によるＣＶ測定結果を示すグラフである。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。図１は、本発明に好適に利用可能なプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置１００は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されている。このプラズマ処理装置１００は、例えば１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの電子温度を有するプラズマによる処理が可能である。
従って、プラズマ処理装置１００は、例えばＭＯＳトランジスタ、ＭＯＳＦＥＴ（電界効果型トランジスタ）などの各種半導体装置の製造過程におけるゲート絶縁膜の形成などの目的で好適に利用可能なものである。
上記プラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されている。また、この開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。
チャンバー１内には被処理基板であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するためのＡｌＮ等のセラミックスからなる載置台２が設けられている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。載置台２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。
載置台２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを加熱する。また、載置台２には、熱電対６が配備されており、ウエハＷの加熱温度を、例えば室温から９００℃までの範囲で温度制御可能となっている。載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が載置台２の表面に対して突没可能に設けられている。
チャンバー１の内周には、石英からなる円筒状のライナー７が設けられ、チャンバー構成材料による金属汚染を防止している。また、載置台２の外周側には、チャンバー１内を均一排気するため、多数の排気孔８ａを有するバッフルプレート８が環状に設けられ、このバッフルプレート８は、複数の支柱９により支持されている。
チャンバー１の側壁には環状をなすガス導入部材１５が設けられている。このガス導入部材１５にはガス供給系１６が接続されている。なお、ガス導入部材はノズル状またはシャワー状に配置してもよい。ガス供給系１６は、例えば希ガス供給源１７、窒素含有ガス供給源１８を有しており、希ガスや窒素含有ガスが、それぞれガスライン２０を介してガス導入部材１５に至り、ガス導入部材１５からチャンバー１内に導入される。ガスライン２０の各々には、マスフローコントローラ２１およびその前後の開閉バルブ２２が設けられている。
前記窒素含有ガスとしては、例えばＮ２ガス、ＮＨ３ガス、Ｎ２とＨ２との混合ガス、ヒドラジンなどを用いることができる。また、前記希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができる。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、バッフルプレート８を介して排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部には環状のアッパープレート２７が接合される。アッパープレート２７の内周下部は、内側のチャンバー内空間へ向けて突出し、環状の支持部２７ａを形成している。この支持部２７ａ上に、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
透過板２８の上方には、載置台２と対向するように、円板状の平面アンテナ部材３１が設けられている。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板から構成されている。平面アンテナ部材３１には、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２が所定のパターンで貫通して形成されている。
マイクロ波放射孔３２は、例えば図２に示すように長溝状をなし、典型的には隣接するマイクロ波放射孔３２同士が「Ｔ」字状に配置され、さらにこれら複数のマイクロ波放射孔３２が同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、λｇ／２またはλｇとなるように配置される。なお、図２において、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１と透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ密着させても離間させてもよい。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ部材３１、透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には、開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたＲＬＳＡ方式のプラズマ処理装置１００においては、ウエハＷのシリコン（多結晶シリコンまたは単結晶シリコン）を直接窒化してシリコン窒化膜を形成する処理を行うことができる。以下、その手順について説明する。
まず、ゲートバルブ２６を開にして搬入出口２５からシリコン表面を有するウエハＷをチャンバー１内に搬入し、載置台２上に載置する。そして、ガス供給系１６の希ガス供給源１７および窒素含有ガス供給源１８から、例えば、Ａｒガス、Ｎ２ガスを所定の流量でガス導入部材１５を介してチャンバー１内に導入する。
具体的には、例えばＡｒやＸｅなどの希ガス流量を２５０〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｎ２やＮＨ３などの窒素含有ガス流量を１０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定する。また、チャンバー内を６．７〜１３３３Ｐａ（５０ｍＴｏｒｒ〜１０Ｔｏｒｒ）、好ましくは２０〜４００Ｐａ（１５０ｍＴｏｒｒ〜３Ｔｏｒｒ）の処理圧力に調整する。また、ウエハＷの温度を５００〜９００℃、好ましくは６００〜９００℃、より好ましくは６００〜８００℃程度に加熱する。この際、処理温度が５００℃未満では、後記実施例に示すように、緻密で良質なシリコン窒化膜の形成が困難となる。一方、９００℃を超える処理温度で窒化処理を行っても、膜質の向上効果はあまり期待出来ない。
次に、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ部材３１に供給する。そして、マイクロ波を平面アンテナ部材３１のマイクロ波放射孔３２から透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。この際のマイクロ波パワーは、例えば１０００〜５０００Ｗとすることができる。
平面アンテナ部材３１から透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、Ａｒガス、Ｎ２ガスがプラズマ化する。このマイクロ波プラズマは、マイクロ波が平面アンテナ部材３１の多数のマイクロ波放射孔３２から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起プラズマは、イオン等によるプラズマダメージが少ないものである。そして、プラズマ中の活性種、主としてラジカル（例えば、Ｎ２ガスの場合はＮ＊、ＮＨ３ガスの場合はＮＨ＊）の作用によって、直接シリコン中にＮが導入され、シリコン表面に均一にＳｉ３Ｎ４膜が形成される。
本実施形態では、プラズマ処理装置１００を用い、シリコン（多結晶シリコン、非晶質シリコンまたは単結晶シリコン）を直接プラズマにより窒化処理してシリコン窒化膜の形成を行なうプラズマ窒化処理において、処理温度（ウエハＷの温度）を５００℃以上、好ましくは６００℃以上とする。これによって、その後に例えば５００℃以上の温度で行われる加熱工程を実施した場合でも、Ｓｉ３Ｎ４とＳｉとの界面における中間窒化状態（サブナイトライド）の増加や界面準位密度の増加が抑制される。従って、安定なＳｉ−Ｎ結合を有し、窒素濃度を安定的に維持することが可能なシリコン窒化膜（Ｓｉ３Ｎ４膜）を形成できる。
以上のようにして、単結晶シリコンや多結晶シリコンの表面に、良質なシリコン窒化膜を形成できる。従って、本発明のプラズマ窒化処理方法は、例えばトランジスタなどの各種半導体装置の製造において、ゲート絶縁膜としてシリコン窒化膜を形成する場合に利用可能である。その好適な態様として、次世代デバイスにおける薄膜、例えば膜厚が３ｎｍ以下、好ましくは０．５〜２ｎｍのゲート絶縁膜の形成に特に有用である。図３Ａ〜図３Ｃは、トランジスタの製造過程で本発明のプラズマ窒化処理方法を適用した例を説明する図面である。
図３Ａに示すとおり、Ｐ型もしくはＮ型のＳｉ基板１０１に、ウエル（図示せず）を形成し、さらに例えばＬＯＣＯＳ法により素子分離層１０２を形成する。なお、素子分離層１０２は、ＳＴＩ（Shallow Trench Isolation）により形成してもよい。
次いで、図３Ｂに示すように、上述の内容でプラズマ窒化処理を行うことにより、Ｓｉ基板１０１の表面に、ゲート絶縁膜１０３（Ｓｉ３Ｎ４膜）を形成する。このゲート絶縁膜１０３の膜厚は、目的とするデバイスによっても異なるが、例えば０．５〜３ｎｍ、好ましくは０．５〜２ｎｍ程度とすることができる。なお、ゲート絶縁膜１０３の形成後に、不活性ガス雰囲気中で、例えば８００℃〜１１００℃の温度で１０〜６０分程度加熱処理する窒化後アニール処理を実施することもできる。
そして、形成したゲート絶縁膜１０３上に、例えば４００℃を超える温度条件でＣＶＤによりポリシリコン層１０４を成膜した後、フォトリソグラフィー技術によりエッチングしてゲート電極を形成する。なお、ゲート電極構造は、ポリシリコン層１０４の単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、コバルト、ニッケル、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。このようにゲート電極を形成した後、イオン注入および活性化処理を行なってソース／ドレイン（図示を省略）を形成し、絶縁膜によるサイドウォール１０５を形成することにより、図３Ｃに示すようにＭＯＳ構造のトランジスタ２００を製造できる。
次に、本発明の基礎となった試験結果について説明を行なう。
図１と同様の構成のプラズマ処理装置１００を用い、Ｓｉ（１００）面を直接的に窒化処理して光学膜厚１．５ｎｍのシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてＸｅとＮＨ３を流量比Ｘｅ／ＮＨ３＝１０００／１００ｍＬ／ｍｉｎ（ｓｃｃｍ）で使用し、処理圧力は６．７Ｐａ（５０ｍＴｏｒｒ）とした。処理温度は、ウエハ温度４００℃または６００℃とし、マイクロ波の周波数は２．４５ＧＨｚ、マイクロ波パワーは５Ｗ／ｃｍ２とした。
また、上記条件で成膜後、さらにＮ２雰囲気で６００℃、３０分間のアニールを実施したサンプルも準備した。
得られたシリコン窒化膜のＳｉ ２ｐ３／２スペクトルを、Ａｌ Ｋα線励起高感度、高分解能Ｘ線光電子分光装置（ＥＳＣＡ−３００）を用いて測定した。このＸ線光電子分光測定は、ＳＰｒｉｎｇ８の軟Ｘ線ビームラインＢＵ２７ＳＵにおいて１０５０ｅＶのフォトンで励起したＳｉ ２ｐ光電子スペクトルを用い、エネルギー分解能１００ｍｅＶで測定を行なった。
なお、Ｓｉ ２ｐ３／２スペクトルは、Ｓｉ ２ｐ光電子スペクトルから、Ｔｏｕｇａｒｄの方法を用いて背景信号を除去した後、スペクトルをＳｉ ２ｐ１／２とＳｉ ２ｐ３／２に分離した[K. Ohishiら，Jpn. J. Appl. Phys. 33(1994) L675.]。このスペクトル分離において、スピン軌道相互作用によるＳｉ ２ｐ内殻準位の分裂エネルギーを０．６０８ｅＶ、Ｓｉ ２ｐ１／２スペクトル強度をＳｉ ２ｐ３／２スペクトルの１／２と仮定した[F.J.Himpselら, Phys. Rev. B38(1988) 6084.]。また、中間窒化状態（サブナイトライド）は、シリコン酸化膜において、Ｈｏｌｌｉｎｇｅｒらが定義したサブオキサイド[G. Hollingerら，Appl. Phys. Lett. 44(1984) 93.]にならい、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋のみからなると仮定した。
表１に、６００℃で成膜した場合の中間窒化状態（Ｓｉｎ＋）の結合エネルギー、半値幅および量（ＭＬ）を示した。
各中間窒化状態Ｓｉｎ＋（ｎ＝１〜３）の量（ＭＬ）は、窒化膜の膜厚による影響を無視できる方法として、以下の方法で求めた。
すなわち、スピン分離後に、各中間窒化状態のスペクトル強度（ＮＳｉｎ＋）を求めた後、Ｓｉ基板のスペクトル強度（ＮＳ）に対して規格化した各中間窒化状態のスペクトル強度（ＮＳｉｎ＋／ＮＳ＝Ｎｔ・ｔ／ＮｓΛｓ・ｓｉｎ０）から、各中間窒化状態の量を求めた。なお、シリコンの原子密度（Ｎｓ）＝５×１０２２ｃｍ−２、シリコンの電子の脱出深さ（Λｓ）＝１．５９ｎｍ、脱出角度は５２°で行なった。また、１ＭＬをシリコンの表面原子密度６．８×１０１４ｃｍ−２として求めた[M. Shiojiら,
Appl. Phys. Lett. 89, 3756(2004)]。
Figure 2006132262
表１から、サブナイトライドの総量は、１．２９ＭＬであり、Ｓｉ３Ｎ４／Ｓｉ界面において、急峻な組成変化が生じていることが理解される。
次に、上記条件で成膜されたシリコン窒化膜をゲート絶縁膜として利用したＭＩＳキャパシタを作成した。このＭＩＳキャパシタについてＣ−Ｖカーブを測定し、ゲート絶縁膜の電気的特性を評価した。この際、キャパシタの作成は、以下の手順で行なった。
まず、素子分離のためのウエット酸化（１１００℃）にてフィールド酸化膜を形成した。パターニング後、ＨＣｌとＨＦとの混合液（ＨＣｌ／ＨＦ＝１９／１）によりアクティブ領域を分離した。その後、表面ラフネスの増加を防止することを考慮して５工程洗浄を実施した。この５工程洗浄は、室温で行われる以下の第１工程〜第５工程からなるものである。
第１工程：
オゾン溶解超純水による洗浄で有機汚染の除去を行う。一部金属汚染も除去できる。
第２工程：
ＦＰＭ（フッ酸過酸化水素水溶液；ＨＦ／Ｈ２Ｏ２）に界面活性剤とＨ２を溶解した洗浄液を用い、メガソニック照射を行って微粒子、金属、酸化物を除去する。
第３工程：
オゾン溶解超純水による洗浄とメガソニック照射を行って有機物や化合物残渣を除去する。
第４工程：
ＦＰＭによる洗浄を行って酸化物の除去と水素終端化の促進を行う。
第５工程：
水素溶解純水とメガソニック照射で、リンスを行う。
以上の工程により、シリコン表面のマイクロラフネス（Ｒａ）は略０．０８ｎｍ程度となる。その後、直ちにプラズマ処理装置１００を用いて前記の条件によりシリコン窒化膜を形成し、続いてゲート電極として蒸着法によりＡｌ電極を成膜し、パターニングしてＭＩＳキャパシタを得た。
６００℃で成膜したサンプルについて、上記条件でアニールを行なった場合と行わなかった場合のＣ−Ｖカーブを図４に示した。また、４００℃で成膜したサンプルについても、同様にアニールを行なった場合と行わなかった場合のＣ−Ｖカーブを図５に示した。なお、図４および図５の縦軸は、測定した電気的容量をその最大値で除して規格化したものである。
図４および図５より、成膜温度にかかわらず、アニールを行わない場合には、ヒステリシスは観測されなかった。ところが、アニールを行った場合には、６００℃で成膜したサンプルでは、ヒステリシスが観測されなかったのに対し、４００℃で成膜したサンプルではヒステリシスが生じた。このことから、４００℃で成膜を行ったサンプルの場合、アニールによって界面準位密度が増加していることが示された。一方、６００℃で成膜したサンプルでは、界面準位密度の増加はほとんどないことが確認された。
以上の結果から、プラズマ処理装置１００でシリコンを直接窒化処理する際に、成膜時の処理温度を高温（５００℃以上、好ましくは６００℃以上）とすることによって、成膜後の熱処理に対して電気的に安定なシリコン窒化膜を形成できることが示された。
また、図６および図７に、前記方法で測定したＳｉ ２ｐ３／２スペクトルを示す。図６は６００℃で成膜（窒化処理）した場合と、成膜後にさらに６００℃でアニールをした場合の両方のスペクトル（脱出角５２°）を併記したものである。また、図７は４００℃で成膜した場合と、成膜後にさらに６００℃でアニールをした場合の両方のスペクトル（脱出角５２°）を併記したものである。
図６から、６００℃で成膜したシリコン窒化膜の中間窒化状態であるサブナイトライド（同図中、楕円で示す部分）の量は、その後に６００℃でアニールを行なっても変化がないことがわかる。ところが、図７に示すように、４００℃で成膜したシリコン窒化膜の場合には、その後に６００℃でアニールを行なうことによりサブナイトライド（同図中、楕円で示す部分）の量が増加していることがわかる。
次に、プラズマ処理装置１００を用いて、Ｓｉ基板を直接的に窒化処理してシリコン窒化膜を形成し、その膜中のＮ濃度をＸ線光電子分光分析法（ＸＰＳ分析）により測定した。図８は、プラズマ窒化処理後、３時間目から２４時間後までのＮ濃度の変化率（ΔＮ）を、膜厚別にプロットしたものである。
窒化処理のプラズマ条件としては、処理ガスとしてＡｒ／Ｎ２ガスを流量１０００／４０ｍＬ／ｍｉｎ（ｓｃｃｍ）で用い、ウエハ温度は、４００℃または８００℃とした。また、圧力は６．７Ｐａまたは２６６．６Ｐａ（５０ｍＴｏｒｒまたは２０００ｍＴｏｒｒ）とし、プラズマへの供給パワーは１．５ｋＷ、処理時間１０〜６０秒で行なった。なお、ウエハＷは、１％希フッ酸（ＤＨＦ）溶液で洗浄したものを用いた。
図８より、４００℃の低温処理の場合、処理圧力や膜厚にかかわらず、８００℃の高温処理に比べて明らかにＮ抜けが大きくなっていることがわかる。この結果から、プラズマ処理装置１００を用い、８００℃の高温で処理することによって、Ｎ抜けが少なく、安定で緻密な窒化膜を形成できることが確認された。
また、形成されたシリコン窒化膜のＮ１ｓスペクトルをＸ線光電子分光分析法（ＸＰＳ分析）により測定し、その半値幅を求めた。その結果を図９に示した。図９より、４００℃の低温処理の場合、処理圧力や膜厚にかかわらず、８００℃の高温処理に比べて明らかに半値幅が大きくなっている。つまり、処理温度の違いで半値幅に相違がみられ、８００℃の高温処理ほど半値幅が小さく、Ｎ１ｓスペクトルのピークが急峻であることが確認された。
次に、プラズマ処理装置１００を用いて、下記の成膜条件１〜成膜条件３に基づき、Ｓｉ基板を直接的に窒化処理してシリコン窒化膜を形成した。さらにその後、各シリコン窒化膜を下記の酸化雰囲気で加熱した。そして、各シリコン窒化膜について、Ｎ１ｓスペクトルのピークをＸ線光電子分光分析法（ＸＰＳ分析）により測定し、その半値幅を求めた。その結果を図１０に示した。
（成膜条件１）
処理ガス流量；Ａｒ／Ｎ２ガス＝１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力；１２Ｐａ（９０ｍＴｏｒｒ）
マイクロ波パワー；１．５ｋＷ
ウエハ温度；４００℃
処理時間；２００秒
（成膜条件２）
処理ガス流量；Ａｒ／Ｎ２ガス＝１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力；１２Ｐａ（９０ｍＴｏｒｒ）
マイクロ波パワー；１．５ｋＷ
ウエハ温度；８００℃
処理時間；３０秒
（成膜条件３）
処理ガス流量；Ａｒ／Ｎ２ガス＝１０００／２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
圧力；２００Ｐａ（１５００ｍＴｏｒｒ）
マイクロ波パワー；１．５ｋＷ
ウエハ温度；８００℃
処理時間；１８０秒
なお、ウエハＷは、１％希フッ酸（ＤＨＦ）溶液で洗浄したものを用いた。
また、各成膜条件での処理の後、圧力９９９．８Ｐａ（７５Ｔｏｒｒ）で、Ｏ２流量が２Ｌ／ｍｉｎ（ｓｌｍ）、加熱温度１０００℃の高温酸化雰囲気で１５秒間熱処理を行った。
図１０より、Ｎ１ｓスペクトルのピークの半値幅は、圧力１２Ｐａで４００℃の低温窒化処理（成膜条件１）に比べて、圧力１２Ｐａで８００℃の高温窒化処理（成膜条件２）の方が小さく、さらに圧力２００Ｐａで８００℃の高温窒化処理（成膜条件３）ではより小さくなった。このことから、低温窒化処理によるシリコン窒化膜に比べ、高温窒化処理によるシリコン窒化膜の方が、Ｎ１ｓスペクトルのピークが急峻であることが示された。この傾向は、プラズマ窒化処理の後で高温酸化雰囲気での加熱処理を行なった場合において拡大している。つまり、４００℃の低温でのプラズマ窒化処理の場合（成膜条件１）、その後の酸化雰囲気での加熱処理によって、半値幅に大きな変化が生じているが、８００℃の高温でのプラズマ窒化処理の場合（成膜条件２、３）には、半値幅の変化量が４００℃の低温処理に比べて小さいものであった。
図１１は、図１のプラズマ処理装置１００を用い、２５０℃、４００℃、および６００℃で成膜したシリコン窒化膜のアニール前後の屈折率の変動を示すものである。成膜条件として、処理ガスは、ＸｅとＮＨ3を用い、流量比Ｘｅ／ＮＨ3＝１０００／１００ｍＬ／ｍｉｎ（ｓｃｃｍ）とし、圧力は６．７Ｐａ（５０ｍＴｏｒｒ）、マイクロ波パワーは７００Ｗで実施した。また、各温度で成膜されたシリコン窒化膜について、６００℃、Ｎ２雰囲気で３０分間アニールを実施した。
図１１より、成膜温度を上げることにより高い屈折率を持つ高密度なシリコン窒化膜が得られることがわかる。また、成膜後にアニールを行った場合、６００℃で成膜したサンプルでは屈折率の変動が小さかった。これに比較して、２５０℃や４００℃で成膜したサンプルでは、屈折率の変動幅が大きく、アニール前には緻密なシリコン窒化膜が形成できていないことが推察された。
以上の図８〜図１１の結果から、プラズマ窒化処理する場合に、５００℃以上の高温度で窒化処理を行なうことにより、Ｎ抜けが少なく、かつ酸化されにくく、緻密で、膜特性の変動が少ない安定な窒化膜が形成されることが示された。
次に、下記の窒化処理条件でシリコン基板上にシリコン窒化膜を形成し、これをゲート絶縁膜として用いた評価用ＭＩＳＦＥＴを作製し、その電気的特性を測定した。この評価用ＭＩＳＦＥＴは、シリコン基板上にゲート絶縁膜としてのシリコン窒化膜が形成され、その上にポリシリコン電極を形成したゲート構造を有するものであり、チャンネル幅（Ｗ）は２０μｍ、ゲート長は０．８μｍである。
＜窒化処理条件＞
図１と同様の構成のプラズマ処理装置１００を用い、Ｓｉ（１００）面およびＳｉ（１１０）面を直接的に窒化処理し、それぞれシリコン窒化膜を形成した。プラズマ窒化処理は、処理ガスとしてＸｅとＮＨ３を流量比Ｘｅ／ＮＨ３＝１０００／１００ｍＬ／ｍｉｎ（ｓｃｃｍ）で使用し、処理圧力は２０Ｐａ（１５０ｍＴｏｒｒ）とした。処理温度は、ウエハ温度６００℃とし、マイクロ波の周波数は２．４５ＧＨｚ、マイクロ波パワーは５Ｗ／ｃｍ２とした。電気的膜厚であるＥＯＴ（ＳｉＯ２膜換算膜厚；Ｅｑｕｉｖａｌｅｎｔ
Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は、Ｓｉ（１００）面のシリコン窒化膜が２．０６ｎｍ、Ｓｉ（１１０）面のシリコン窒化膜が１．７０ｎｍであった。
図１２Ａおよび図１２Ｂは、Ｓｉ（１００）面のシリコン窒化膜をゲート絶縁膜として使用した評価用ＭＩＳＦＥＴ（「ＭＩＳＦＥＴ−１００」と記す）およびＳｉ（１１０）面のシリコン窒化膜をゲート絶縁膜として使用した評価用ＭＩＳＦＥＴ（「ＭＩＳＦＥＴ−１１０」と記す）のゲート電圧（ＶＧ）およびドレイン電流（ＩＤ）を測定し、ＶＧ−ＩＤ特性およびＶＤ−ＩＤ特性をそれぞれグラフ化したものである。なお、これらのＭＩＳＦＥＴのＳファクター（Ｓ−ｆａｃｔｏｒ）は、共に６６．０ｍＶ／ｄｅｃ．であった。
図１２Ａより、０．２〜０．３Ｖ以下の低電圧側で、ドレイン電圧（ＶＤ）が０．０５Ｖおよび１Ｖのいずれの場合においても、ＭＩＳＦＥＴ−１１０の方がＭＩＳＦＥＴ−１００に比べてドレイン電流（ＩＤ）が少なく、リーク電流が少ないことがわかる。また、図１２Ｂは、ＶＧＳ−ＶＴＨが０．４Ｖ、０．６Ｖ、０．８Ｖおよび１．０ＶのときのＶＤ−ＩＤ特性を示しており、いずれもＭＩＳＦＥＴ−１１０の方が、ＭＩＳＦＥＴ−１００に比べてドレイン電流（ＩＤ）が大きいことがわかる。以上の結果より、ＭＩＳＦＥＴ−１１０は、ＭＩＳＦＥＴ−１００に比べ、良好な電気的特性を有することが確認された。
図１３は、ドレイン電流（ＩＤ）を絶縁膜の膜厚で規格化した場合のＶＧ−ＩＤ特性を示している。この図１３より、ＭＩＳＦＥＴ−１１０は、高電圧側でドレイン電流（ＩＤ）が大きく、低電圧側でのリークが少ないことが確認された。
図１４は、Ｓｉ（１００）面のシリコン酸化膜をゲート絶縁膜として使用した評価用ＭＯＳＦＥＴ（「ＭＯＳＦＥＴ−１００」と記す）と、ＭＩＳＦＥＴ−１１０の１／ｆノイズ特性を比較した結果を示している。一般にシリコン窒化膜はシリコン酸化膜に比べて膜中の欠陥が多く、ノイズ特性に劣ることが知られているが、図１４より、ＭＩＳＦＥＴ−１１０は、ＭＯＳＦＥＴ−１００に比べて１／ｆノイズが約１０分の１であり、ノイズ特性が良好であることが示された。
次に、シリコン窒化膜の界面構造をＸＰＳ分析により調べた結果について説明する。図１５Ａは、Ｓｉ（１００）面上に形成したシリコン窒化膜のＳｉ ２ｐ３／２のＸＰＳ分析によるプロファイルを示し、図１５Ｂは、Ｓｉ（１１０）面上に形成したシリコン窒化膜のＳｉ ２ｐ３／２のＸＰＳ分析によるプロファイルを示す。各図において、Ｓｉ０＋、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋およびＳｉ４＋は、いずれもＳｉのサブナイトライドを示している。また、Ｓｉ１＋、Ｓｉ２＋およびＳｉ３＋の合計量は、Ｓｉ（１００）面上に形成したシリコン窒化膜で１．２９３モノレイヤー（ＭＬ）であったのに対し、Ｓｉ（１１０）面上に形成したシリコン窒化膜では０．７８１モノレーヤー（ＭＬ）と小さかった。従って、Ｓｉ（１１０）面に上記条件でプラズマ窒化処理を行なうことにより、Ｓｉ（１００）面にシリコン窒化膜を形成する場合に比べ、サブナイトライド量が少ないシリコン窒化膜を形成できることが判明した。
図１６は、Ｓｉ（１１０）面に形成されたシリコン窒化膜と、Ｓｉ（１００）面に形成されたシリコン窒化膜のストレス（膜応力）の違いを説明する模式図である。Ｓｉ（１００）面に形成されたシリコン窒化膜は、高い圧縮ストレス（Ｃｏｍｐｒｅｓｓｉｖｅ Ｓｔｒｅｓｓ）を有するため、Ｓｉの面密度が高い。これに対して、Ｓｉ（１１０）面に形成されたシリコン窒化膜は、Ｓｉ（１００）面に形成されたシリコン窒化膜に比べ相対的に低い圧縮ストレス（Ｃｏｍｐｒｅｓｓｉｖｅ Ｓｔｒｅｓｓ）を有するため、Ｓｉの面密度が低く、その値は約９．６×１０１４［ａｔｏｍｓ／ｃｍ２］程度である。この面密度の違いが、図１５Ａと図１５Ｂに示したサブナイトライド量の相違に影響しているものと考えられる。また、Ｓｉ（１１０）面に形成されたシリコン窒化膜と、Ｓｉ（１００）面に形成されたシリコン窒化膜における面密度の違いが、ＭＩＳＦＥＴ−１１０に、上記のような優れた電気的特性を付与しているものと考えられる。
以上のように、本発明のプラズマ窒化処理方法では、シリコンのＳｉ（１００）面よりも、Ｓｉの実質的（１１０）面に対してプラズマ窒化処理を行なってシリコン窒化膜を形成することが好ましい。なお、「Ｓｉの実質的（１１０）面」とは、（１１０）面だけでなく、それから若干傾いた（５５１）面等をも含むことを意味する。
次に、図１７に、本発明方法により形成したシリコン窒化膜を用いた評価用トランジスタと、シリコン酸化膜を用いた評価用トランジスタについて、ＥＯＴ別のゲート電流特性を比較した結果を示す。また、図１８Ａおよび図１８Ｂに、本発明方法により形成したシリコン窒化膜を用いた評価用トランジスタについてＬＣ共振法によるＣＶ測定を行なった結果を示す。図１８Ａは、ＥＯＴが１．７ｎｍ、図１８ＢはＥＯＴが１．２ｎｍの結果である。以上の結果から、本発明方法により形成したシリコン窒化膜は、優れたゲート電流特性を示すことが確認された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
たとえば、図１では、ＲＬＳＡ方式のプラズマ処理装置１００を例に挙げたが、マイクロ波励起高密度プラズマを生成出来る装置であれば、ＲＬＳＡ方式に限らず、同様に本発明方法を実施できる。
また、本発明のプラズマ窒化処理方法は、シリコンを直接窒化処理してゲート絶縁膜を形成する場合に限らず、例えば、シリコン酸化膜［例えば、ＷＶＧ（Water Vapor Generation）により熱酸化したＳｉＯ２膜や、プラズマ酸化したＳｉＯ２膜など］や、Ｈｉｇｈ−ｋ材料（例えば、ＨｆＯ２、ＲｕＯ２、ＲｅＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＨｆＳｉＯ２、ＺｒＳｉＯ２、およびこれらの積層体など）に対して窒化処理を行う場合にも応用可能である。
また、シリコン窒化膜よりも誘電率の高い材料（前記Ｈｉｇｈ−ｋ材料など）とシリコン窒化膜との複合材料を形成する場合において、窒化処理を本発明のプラズマ窒化処理方法によって行うことも可能である。
さらに、フラッシュメモリにおけるトンネル酸化膜の窒化処理や、フローティングゲートとコントロールゲートの間のＯＮＯ膜の形成などにも利用できる。
また、上記実施形態では被処理体として半導体ウエハに対して窒化処理を行う例を挙げたが、これに限るものではない。例えば被処理体が液晶表示ディスプレイ（ＬＣＤ）に代表されるフラットパネルディスプレイ（ＦＰＤ）用基板に設けられた多結晶シリコン層である場合にも本発明を適用可能である。例えば、薄膜トランジスタ（ＴＦＴ）の製造過程で、ガラス基板等のＦＰＤ用基板に、絶縁物層や電極層などを介して設けられた多結晶シリコン層または非晶質シリコン層に、上記方法でプラズマ窒化処理を行ない、シリコン窒化膜を含むゲート絶縁膜を形成することができる。さらに、被処理体が化合物半導体などである場合にも本発明を適用できる。
本発明は、シリコンを窒化処理してシリコン窒化膜を形成する工程を含む各種半導体装置の製造過程において好適に利用可能である。

Claims (22)

  1. プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して窒素含有ガスのプラズマを作用させて窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法であって、
    前記プラズマは、マイクロ波励起高密度プラズマであり、
    前記窒化処理の処理温度が５００℃以上である、プラズマ窒化処理方法。
  2. 請求項１において、前記マイクロ波励起高密度プラズマは、複数のスロットを有する平面アンテナにて前記処理容器内にマイクロ波を導入して形成されるものである、プラズマ窒化処理方法。
  3. 請求項１において、前記窒化処理の処理温度が、６００℃以上８００℃以下である、プラズマ窒化処理方法。
  4. 請求項１において、前記窒化処理の処理圧力が、６．７Ｐａ以上である、プラズマ窒化処理方法。
  5. 請求項１において、前記窒化処理の処理圧力が、２０Ｐａ以上である、プラズマ窒化処理方法。
  6. 請求項１において、前記シリコン窒化膜の膜厚が、０．５ｎｍ〜３ｎｍである、プラズマ窒化処理方法。
  7. 請求項６において、前記シリコン窒化膜は、ゲート絶縁膜である、プラズマ窒化処理方法。
  8. 請求項７において、前記シリコンは、単結晶シリコン、多結晶シリコンまたは非晶質シリコンである、プラズマ窒化処理方法。
  9. 請求項７において、前記シリコンは、実質的に（１１０）表面を有する単結晶シリコンである、プラズマ窒化処理方法。
  10. 請求項１において、シリコン窒化膜よりも誘電率の高い高誘電率材料とシリコン窒化膜との複合材料を形成する場合において、前記シリコン窒化膜の形成を行うものである、プラズマ窒化処理方法。
  11. プラズマ処理装置の処理容器内で被処理体表面のシリコンに対して、窒素含有ガスのプラズマを作用させて窒化処理し、窒化珪素を含むゲート絶縁膜を形成する工程を含み、
    前記プラズマは、マイクロ波励起高密度プラズマであり、
    前記窒化処理の処理温度が５００℃以上である、半導体装置の製造方法。
  12. 請求項１１において、ゲート絶縁膜の形成後に、５００℃以上の温度で加熱処理する工程をさらに含む、半導体装置の製造方法。
  13. 請求項１２において、前記マイクロ波励起高密度プラズマは、複数のスロットを有する平面アンテナにて前記処理容器内にマイクロ波を導入して形成されるものである、半導体装置の製造方法。
  14. 請求項１２において、前記窒化処理の処理温度が、６００℃以上８００℃以下である、半導体装置の製造方法。
  15. 請求項１２において、前記窒化処理の処理圧力が、６．７Ｐａ以上である、半導体装置の製造方法。
  16. 請求項１２において、前記窒化処理の処理圧力が、２０Ｐａ以上である、半導体装置の製造方法。
  17. 請求項１２において、前記シリコンは、単結晶シリコン、多結晶シリコンまたは非晶質シリコンである、半導体装置の製造方法。
  18. 請求項１２において、前記シリコンは、実質的に（１１０）表面を有する単結晶シリコンである、半導体装置の製造方法。
  19. 請求項１２において、前記ゲート絶縁膜の膜厚が、０．５ｎｍ〜３ｎｍである、半導体装置の製造方法。
  20. コンピュータ上で動作し、実行時に、プラズマ処理装置の処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように前記プラズマ処理装置を制御する、制御プログラム。
  21. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、プラズマ処理装置の処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように前記プラズマ処理装置を制御するものである、コンピュータ読取り可能な記憶媒体。
  22. 被処理体を載置する支持台を備えた真空排気可能な処理容器と、
    前記処理容器内で被処理体上のシリコンに対して窒素含有ガスのマイクロ波励起高密度プラズマを作用させて５００℃以上の処理温度で窒化処理し、シリコン窒化膜を形成するプラズマ窒化処理方法が行なわれるように制御する制御部と、
    を備えた、プラズマ処理装置。
JP2007520135A 2005-06-08 2006-06-07 プラズマ窒化処理方法および半導体装置の製造方法 Active JP5339327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007520135A JP5339327B2 (ja) 2005-06-08 2006-06-07 プラズマ窒化処理方法および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005168094 2005-06-08
JP2005168094 2005-06-08
PCT/JP2006/311397 WO2006132262A1 (ja) 2005-06-08 2006-06-07 プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
JP2007520135A JP5339327B2 (ja) 2005-06-08 2006-06-07 プラズマ窒化処理方法および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013118637A Division JP2013225682A (ja) 2005-06-08 2013-06-05 プラズマ窒化処理方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006132262A1 true JPWO2006132262A1 (ja) 2009-01-08
JP5339327B2 JP5339327B2 (ja) 2013-11-13

Family

ID=37498461

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007520135A Active JP5339327B2 (ja) 2005-06-08 2006-06-07 プラズマ窒化処理方法および半導体装置の製造方法
JP2013118637A Pending JP2013225682A (ja) 2005-06-08 2013-06-05 プラズマ窒化処理方法および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013118637A Pending JP2013225682A (ja) 2005-06-08 2013-06-05 プラズマ窒化処理方法および半導体装置の製造方法

Country Status (7)

Country Link
US (1) US7968470B2 (ja)
EP (1) EP1898456A4 (ja)
JP (2) JP5339327B2 (ja)
KR (1) KR100942106B1 (ja)
CN (1) CN101194345B (ja)
TW (2) TW201403712A (ja)
WO (1) WO2006132262A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5341510B2 (ja) * 2006-05-31 2013-11-13 東京エレクトロン株式会社 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP5608315B2 (ja) * 2007-12-03 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、キャパシタ
JP2010135812A (ja) * 2010-01-13 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN105655398A (zh) * 2014-11-10 2016-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6996858B2 (ja) * 2017-03-29 2022-01-17 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
US20200347493A1 (en) 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11279773A (ja) * 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
US20010052323A1 (en) * 1999-02-17 2001-12-20 Ellie Yieh Method and apparatus for forming material layers from atomic gasses
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6297103B1 (en) * 2000-02-28 2001-10-02 Micron Technology, Inc. Structure and method for dual gate oxide thicknesses
JP2001274148A (ja) 2000-03-24 2001-10-05 Tokyo Electron Ltd プラズマ処理装置及び方法
JP3916565B2 (ja) * 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP3823798B2 (ja) * 2001-10-02 2006-09-20 ソニー株式会社 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法
JP2003115587A (ja) 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP4183934B2 (ja) * 2001-10-19 2008-11-19 尚久 後藤 マイクロ波プラズマ処理装置、マイクロ波プラズマ処理方法及びマイクロ波給電装置
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
CN1124364C (zh) * 2001-12-07 2003-10-15 中国科学院长春光学精密机械与物理研究所 用电子回旋共振微波等离子体制备超薄氮化硅薄膜的方法
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
JP4358503B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
JP4358504B2 (ja) * 2002-12-12 2009-11-04 忠弘 大見 不揮発性半導体記憶装置の製造方法
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置

Also Published As

Publication number Publication date
JP2013225682A (ja) 2013-10-31
WO2006132262A1 (ja) 2006-12-14
CN101194345B (zh) 2010-05-19
EP1898456A4 (en) 2009-11-18
CN101194345A (zh) 2008-06-04
TW200739725A (en) 2007-10-16
KR100942106B1 (ko) 2010-02-12
US7968470B2 (en) 2011-06-28
TW201403712A (zh) 2014-01-16
EP1898456A1 (en) 2008-03-12
TWI456653B (zh) 2014-10-11
US20090104787A1 (en) 2009-04-23
JP5339327B2 (ja) 2013-11-13
KR20080009740A (ko) 2008-01-29

Similar Documents

Publication Publication Date Title
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
TWI445056B (zh) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
JPWO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
JP4083000B2 (ja) 絶縁膜の形成方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008270706A (ja) 窒化珪素膜および不揮発性半導体メモリ装置
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2009188348A (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP2005079563A (ja) 電子デバイスの製造方法
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2010135812A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150