JP5341510B2 - 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置 - Google Patents

窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置 Download PDF

Info

Publication number
JP5341510B2
JP5341510B2 JP2008517961A JP2008517961A JP5341510B2 JP 5341510 B2 JP5341510 B2 JP 5341510B2 JP 2008517961 A JP2008517961 A JP 2008517961A JP 2008517961 A JP2008517961 A JP 2008517961A JP 5341510 B2 JP5341510 B2 JP 5341510B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
chamber
containing gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008517961A
Other languages
English (en)
Other versions
JPWO2007139142A1 (ja
Inventor
真之 鴻野
辰夫 西田
敏雄 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008517961A priority Critical patent/JP5341510B2/ja
Publication of JPWO2007139142A1 publication Critical patent/JPWO2007139142A1/ja
Application granted granted Critical
Publication of JP5341510B2 publication Critical patent/JP5341510B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、プラズマＣＶＤ（Chemical Vapor Deposition）による窒化珪素膜の形成方法および半導体装置の製造方法、ならびにこれらのプロセスに用いるプラズマＣＶＤ装置に関する。
窒化珪素膜は、各種半導体装置における絶縁膜や保護膜等として使用されている。このような窒化珪素膜は、例えば、原料ガスとしてシラン（ＳｉＨ４）などのシリコン含有化合物のガスと、窒素やアンモニアのような窒素含有化合物のガスを使用するプラズマＣＶＤ法により形成できることが知られている（例えば、特開２０００−２６０７６７号公報）。
従来のプラズマＣＶＤ法により形成される窒化珪素膜においては、デバイス特性に悪影響を及ぼす膜の応力、すなわち引張り（Tensile）ストレスおよび圧縮（Compressive）ストレスを抑制することが重要な課題であった。例えば窒化珪素膜の圧縮ストレスが大きい場合には、膜直下の金属配線がストレスにより断線を引き起こすストレスマイグレーションが発生することが知られており、これを防止するためには圧縮ストレスを小さく抑える必要がある。窒化珪素膜のストレスの方向（引張りストレスであるか圧縮ストレスであるか）や大きさは、プラズマＣＶＤ法の場合、圧力、温度、成膜ガス種などの成膜条件に左右されることから、従来は窒化珪素膜に強いストレスが生じない条件を選定してプラズマＣＶＤ法による成膜が行なわれてきた（例えば、前田和夫「ＶＬＳＩとＣＶＤ」槇書店，１９９７年７月３１日発行）
近年ある種のデバイスにおいて、窒化珪素膜のストレスを積極的に利用してデバイス特性を改善しようする試みがなされている。しかし、例えば平行平板方式や誘導結合型のプラズマＣＶＤ装置では、比較的高い電子温度のプラズマを用いるため、高いストレスを導入する目的で高周波出力、圧力、温度などの条件を変えようとすると、成膜された窒化珪素膜にプラズマダメージが入りやすい成膜条件となるので、良質な窒化珪素膜を得ることが難しいという問題がある。このため、高ストレスの膜を成膜することが困難である。また、プラズマ処理条件の選択範囲が限られるため、ストレスを高精度に制御することも困難になる。
本発明の目的は、プラズマＣＶＤを用いて所望のストレスが導入された窒化珪素膜を低プラズマダメージで得ることができる窒化珪素膜の形成方法を提供することにある。
本発明の他の目的は、このような窒化珪素膜を用いた半導体装置の製造方法を提供することにある。
本発明のさらに他の目的は、このような窒化珪素膜を形成することができるプラズマＣＶＤ装置を提供することにある。
本発明の第１の観点によれば、プラズマＣＶＤ方法による窒化珪素膜の形成方法であって、チャンバー内に被処理基板を搬入し、載置台に載置することと、前記載置台にパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を供給して前記被処理基板に高周波バイアスを印加することと、前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入することと、前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とすることと、前記チャンバー内に複数のスロットを有する平面アンテナを介してマイクロ波を導入して、前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することと、前記被処理基板に前記プラズマにより１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜をプラズマＣＶＤ成膜することとを含むことを特徴とする、窒化珪素膜の形成方法が提供される。
上記第１の観点において、前記高周波電力のパワー密度を０．００３２〜０．３１８Ｗ／ｃｍ２として前記窒化珪素膜を堆積させることが好ましい。また、０．１Ｐａ以上４０Ｐａ以下の処理圧力で前記窒化珪素膜を堆積させ、２０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することができる。さらに、５Ｐａ以上２５Ｐａ以下の処理圧力で、かつ前記高周波電力のパワー密度を０．０１６〜０．１２７Ｗ／ｃｍ２として前記窒化珪素膜を堆積させ、３０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することができる。さらにまた、７Ｐａ以上１６Ｐａ以下の処理圧力で、かつ前記高周波電力のパワー密度を０．０３２〜０．０９５Ｗ／ｃｍ２として前記窒化珪素膜を堆積させ、３５００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することができる。
また、前記窒素含有ガスとしてアンモニアガスを用い、前記シリコン含有ガスとしてジシラン（Ｓｉ２Ｈ６）を用いてもよいし、前記窒素含有ガスとして窒素ガスを用い、前記シリコン含有ガスとしてジシラン（Ｓｉ２Ｈ６）を用いてもよい。さらに、前記窒化珪素膜を堆積させる際の処理温度は３００℃〜８００℃とすることができる。
本発明の第２の観点によれば、主面に絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側の主面領域にソースおよびドレインが形成された半導体基板を準備することと、チャンバー内に前記半導体基板を搬入して載置台に載置することと、前記載置台にパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を供給して前記半導体基板に高周波バイアスを印加することと、前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入することと、前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とすることと、前記チャンバー内に複数のスロットを有する平面アンテナを介してマイクロ波を導入して、前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することと、前記半導体基板に前記プラズマにより１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜をプラズマＣＶＤ成膜することとを含むことを特徴とする、半導体装置の製造方法が提供される。
本発明の第３の観点によれば、被処理基板を搬入するチャンバーと、前記チャンバー内で被処理基板を載置する載置台と、前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入するガス導入部と、複数のスロットを有する平面アンテナにて前記チャンバー内にマイクロ波を導入して、前記チャンバー内で前記窒素ガスと前記シリコン含有ガスのプラズマを生成するプラズマ生成機構と、前記載置台に高周波電力を供給して前記被処理基板に高周波バイアスを印加する高周波電源と、前記チャンバー内を排気する排気装置に接続される排気管と、前記排気装置により前記排気管を介して前記チャンバー内を排気し、前記ガス導入部から前記チャンバー内に前記窒素含有ガスと前記シリコン含有ガスを導入して、前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とし、かつ前記高周波電源からパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を前記載置台に印加しつつ、前記プラズマ生成機構により前記チャンバー内にマイクロ波を導入して前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することにより、前記チャンバー内でプラズマＣＶＤにより前記被処理基板上に１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を成膜するように制御する制御部とを具備することを特徴とするプラズマＣＶＤ装置が提供される。
本発明によれば、チャンバー内に被処理基板を搬入し、載置台に載置し、前記載置台にパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を供給して前記被処理体に高周波バイアスを印加し、前記チャンバー内に複数のスロットを有する平面アンテナを介してマイクロ波を導入して、チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下の条件で窒素含有ガスとシリコン含有ガスのプラズマを生成し、そのプラズマにより窒化珪素膜をプラズマＣＶＤ成膜することにより、１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を得ることができる。また、条件を制御することにより、２０００ＭＰａ以上、さらには３０００ＭＰａ以上、さらにまた３５００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を形成することができる。しかも、この効果は、成膜ガスの種類に関わらず得ることができる。
また、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置は、低電子温度かつ高密度のプラズマ処理が可能であることから、プラズマＣＶＤにおけるプラズマダメージを極力低減できる。そのため、前記プラズマＣＶＤ装置を用いることにより、窒素含有ガスの種類、処理圧力などのプラズマＣＶＤ条件の選択の幅が広くなり、窒化珪素膜のストレスの制御性を高めることができる。
このように本発明によれば、窒化珪素膜に高い圧縮ストレスを付与できるとともに、プラズマダメージを抑制できるため、各種半導体装置の製造過程でストレスを有する窒化珪素膜を成膜する際に有利に利用することができる。
本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。 図１のプラズマ処理装置の平面アンテナ部材を示す平面図。 プラズマにラングミュアプローブを挿入して印加電圧を掃引した場合の一般的な電流−電圧特性を示す図。 バイアスパワーを変化させた場合の電流―電圧特性を示す図。 バイアスパワー密度とプラズマの電子温度との関係を示す図。 ストレスを有する窒化珪素膜を被覆膜として使用したＭＯＳトランジスタの断面構造を模式的に示す図。 本発明の一実施形態に係るプラズマＣＶＤ方法を適用した半導体装置の製造方法の工程を示す工程断面図であり、窒化珪素膜の形成前の状態を示す図。 本発明の一実施形態に係るプラズマＣＶＤ方法を適用した半導体装置の製造方法の工程を示す工程断面図であり、プラズマＣＶＤ処理をしている状態を示す図。 本発明の一実施形態に係るプラズマＣＶＤ方法を適用した半導体装置の製造方法の工程を示す工程断面図であり、プラズマＣＶＤによるストレスを有する窒化珪素膜を成膜後の状態を示す図。 ストレスを有する窒化珪素膜を被覆膜として使用したＣＭＯＳトランジスタの断面構造を模式的に示す図。 ストレスを有する窒化珪素膜を被覆膜として使用した不揮発性メモリの断面構造を模式的に示す図。 窒化珪素膜のストレスとプラズマＣＶＤにおける圧力条件との関係を示すグラフ。 窒化珪素膜のストレスとプラズマＣＶＤにおけるＲＦパワー条件との関係を示すグラフ。 Ｎ２／Ｓｉ２Ｈ６系の処理ガスを用いた場合における窒化珪素膜のストレスとプラズマＣＶＤにおける処理圧力との関係を示すグラフ。 Ｎ２／Ｓｉ２Ｈ６系の処理ガスを用いた場合における窒化珪素膜のストレスとプラズマＣＶＤにおける処理圧力別のＲＦパワー条件との関係を示すグラフ。 ＮＨ３／Ｓｉ２Ｈ６系の処理ガスを用いた場合における窒化珪素膜のストレスとプラズマＣＶＤにおける処理圧力別のＲＦパワー条件との関係を示すグラフ。 窒化珪素膜のストレスとプラズマＣＶＤにおける数ＲＦパワー条件との関係を周波数が４００ｋＨｚの場合と１３．５６ＭＨｚの場合とを比較して示すグラフ。 窒化珪素膜のストレスとアニール時間との関係を示すグラフ。
以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する。図１は、本発明方法における窒化珪素膜の形成に利用可能なプラズマ処理装置の一例を模式的に示す断面図である。このプラズマ処理装置１００は、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Radial Line Slot Antenna；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置として構成されており、１×１０１０〜５×１０１２／ｃｍ３のプラズマ密度で、かつ０．７〜２ｅＶの低電子温度のプラズマによる処理が可能である。従って、各種半導体装置の製造過程においてプラズマＣＶＤによる窒化珪素膜の成膜処理などの目的で好適に利用可能なものである。
上記プラズマ処理装置１００は、気密に構成され、接地された略円筒状のチャンバー１を有している。なお、チャンバー１は角筒形状でもよい。チャンバー１の底壁１ａの略中央部には円形の開口部１０が形成されており、底壁１ａにはこの開口部１０と連通し、下方に向けて突出する排気室１１が設けられている。この排気室１１は、排気管２３を介して排気装置２４に接続されている。
チャンバー１内には被処理基板であるシリコンウエハ（以下、単に「ウエハ」と記す）Ｗを水平に支持するため、熱伝導性の高いＡｌＮ等のセラミックスからなる載置台２が設けられている。この載置台２は、排気室１１の底部中央から上方に延びる円筒状のＡｌＮ等のセラミックスからなる支持部材３により支持されている。載置台２には、その外縁部をカバーし、ウエハＷをガイドするためのカバーリング４が設けられている。このカバーリング４は、例えば石英、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＮ等の材質で構成された部材である。
載置台２には抵抗加熱型のヒータ５が埋め込まれており、このヒータ５はヒータ電源５ａから給電されることにより載置台２を加熱して、その熱で被処理基板であるウエハＷを均一に加熱する。また、載置台２には、熱電対６が配備されており、ウエハＷの加熱温度を、例えば室温から９００℃までの範囲で温度制御可能となっている。さらに、載置台２には、ウエハＷを支持して昇降させるためのウエハ支持ピン（図示せず）が載置台２の表面に対して突没可能に設けられている。
また、載置台２には、マッチング回路６０を介してバイアス用の高周波電源６１が接続されている。この高周波電源６１から所定の周波数例えば４００ｋＨｚ〜２７ＭＨｚ、具体的には４００ｋＨｚ、１３．５６ＭＨｚなどの周波数で１〜５００Ｗの高周波電力を載置台２に埋設された電極６２に供給出来るように構成されている。この電極６２は、例えばモリブデン、タングステンなどの導電性材料により、例えば網目状に形成されている。なお、本発明では、後述するように載置台２に所定の出力で高周波電力を供給することにより、強い圧縮ストレスを持つ窒化珪素膜を形成できる。
後述するアッパープレート２７およびチャンバー１の側壁には、環状をなすガス導入部１５ａおよび１５ｂが上下２段に設けられており、各ガス導入部１５ａおよび１５ｂには成膜原料ガスやプラズマ励起用ガスを供給するガス供給系１６が接続されている。なお、ガス導入部１５ａおよび１５ｂはノズル状またはシャワー状に配置してもよい。
ガス供給系１６は、例えば窒素含有ガス供給源１７、Ｓｉ含有ガス供給源１８および不活性ガス供給源１９を有している。窒素含有ガス供給源１７は、上部のガス導入部１５ａに接続され、Ｓｉ含有ガス供給源１８および不活性ガス供給源１９は、下部のガス導入部１５ｂに接続されている。
成膜原料ガスである窒素含有ガスとしては、例えばＮ２、アンモニア、ＭＭＨ（モノメチルヒドラジン）などを用いることができる。
また、他の成膜原料ガスであるＳｉ含有ガスとしては、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシリルアミン［（ＳｉＨ３）３Ｎ］などを用いることができるが、特にジシラン（Ｓｉ２Ｈ６）が好ましい。
さらに、不活性ガスとしては、例えばＮ２ガスや希ガスなどを用いることができる。プラズマ励起用ガスである希ガスとしては、例えばＡｒガス、Ｋｒガス、Ｘｅガス、Ｈｅガスなどを用いることができるが、特にＡｒガスが好ましい。
窒素含有ガスは、ガスライン２０を介してガス導入部１５ａに至り、ガス導入部１５ａからチャンバー１内に導入される。一方、Ｓｉ含有ガスおよび不活性ガスは、それぞれガスライン２０を介してガス導入部１５ｂに至り、ガス導入部１５ｂからチャンバー１内に導入される。各ガス供給源に接続する各々のガスライン２０には、マスフローコントローラ２１およびその前後に開閉バルブ２２が設けられており、供給されるガスの切替えや流量等の制御が出来るように構成されている。なお、Ａｒなどのプラズマ励起用の希ガスは任意のガスであり、必ずしも成膜原料ガスと同時に供給しなくてもよい。
上記排気室１１の側面には排気管２３が接続されており、この排気管２３には高速真空ポンプを含む前述の排気装置２４が接続されている。そしてこの排気装置２４を作動させることによりチャンバー１内のガスが、載置台２の外周下方に沿って排気室１１の空間１１ａ内へ均一に排出され、排気管２３を介して排気される。これによりチャンバー１内は所定の真空度、例えば０．１３３Ｐａまで高速に減圧することが可能となっている。
チャンバー１の側壁には、プラズマ処理装置１００に隣接する搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口２５と、この搬入出口２５を開閉するゲートバルブ２６とが設けられている。
チャンバー１の上部は開口部となっており、この開口部には環状のアッパープレート２７が接合される。アッパープレート２７の内周下部には、内側のチャンバー内空間へ向けて突出する環状の支持部２７ａが形成されている。この支持部２７ａ上に、誘電体、例えば石英やＡｌ２Ｏ３、ＡｌＮ等のセラミックスからなり、マイクロ波を透過するマイクロ波透過板２８がシール部材２９を介して気密に設けられている。したがって、チャンバー１内は気密に保持される。
透過板２８の上方には、載置台２と対向するように、円板状の平面アンテナ部材３１が設けられている。なお、平面アンテナ部材の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ部材３１はチャンバー１の側壁上端に係止されている。平面アンテナ部材３１は、例えば表面が金または銀メッキされた銅板またはアルミニウム板からなり、マイクロ波を放射する多数のスロット状のマイクロ波放射孔３２が所定のパターンで貫通して形成された構成となっている。
マイクロ波放射孔３２は、例えば図２に示すように長い形状をなすものが対をなし、典型的には対をなすマイクロ波放射孔３２同士が「Ｔ」字状に配置され、これらの対が複数、同心円状に配置されている。マイクロ波放射孔３２の長さや配列間隔は、導波管３７内のマイクロ波の波長（λｇ）に応じて決定され、例えばマイクロ波放射孔３２の間隔は、λｇ／４、λｇ／２またはλｇとなるように配置される。なお、図２において、同心円状に形成された隣接するマイクロ波放射孔３２同士の間隔をΔｒで示している。また、マイクロ波放射孔３２は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔３２の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配置することもできる。
この平面アンテナ部材３１の上面には、真空よりも大きい誘電率を有する遅波材３３が設けられている。この遅波材３３は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面アンテナ部材３１と透過板２８との間、また、遅波材３３と平面アンテナ部材３１との間は、それぞれ密着させても離間させてもよいが、密着させることが好ましい。
チャンバー１の上面には、これら平面アンテナ部材３１および遅波材３３を覆うように、例えばアルミニウムやステンレス鋼等の金属材料からなるシールド蓋体３４が設けられている。チャンバー１の上面とシールド蓋体３４とはシール部材３５によりシールされている。シールド蓋体３４には、冷却水流路３４ａが形成されており、そこに冷却水を通流させることにより、シールド蓋体３４、遅波材３３、平面アンテナ部材３１、透過板２８を冷却するようになっている。なお、シールド蓋体３４は接地されている。
シールド蓋体３４の上壁の中央には、開口部３６が形成されており、この開口部には導波管３７が接続されている。この導波管３７の端部には、マッチング回路３８を介してマイクロ波を発生するマイクロ波発生装置３９が接続されている。これにより、マイクロ波発生装置３９で発生した、例えば周波数２．４５ＧＨｚのマイクロ波が導波管３７を介して上記平面アンテナ部材３１へ伝搬されるようになっている。なお、マイクロ波の周波数としては、８．３５ＧＨｚ、１．９８ＧＨｚ等を用いることもできる。
導波管３７は、上記シールド蓋体３４の開口部３６から上方へ延出する断面円形状の同軸導波管３７ａと、この同軸導波管３７ａの上端部にモード変換器４０を介して接続された水平方向に延びる矩形導波管３７ｂとを有している。矩形導波管３７ｂと同軸導波管３７ａとの間のモード変換器４０は、矩形導波管３７ｂ内をＴＥモードで伝播するマイクロ波をＴＥＭモードに変換する機能を有している。同軸導波管３７ａの中心には内導体４１が延在しており、内導体４１は、その下端部において平面アンテナ部材３１の中心に接続固定されている。これにより、マイクロ波は、同軸導波管３７ａの内導体４１を介して平面アンテナ部材３１へ放射状に効率よく均一に伝播される。
プラズマ処理装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、オペレータがプラズマ処理装置１００を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラム（ソフトウエア）や処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出してプロセスコントローラ５０に実行させることで、プロセスコントローラ５０の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されたプラズマ処理装置１００は、８００℃以下の低温で下地膜等へのダメージフリーなプラズマ処理を進めることができるとともに、プラズマ均一性に優れており、プロセスの均一性を実現できる。
ＲＬＳＡ方式のプラズマ処理装置１００においては、以下のような手順でプラズマＣＶＤ法によりウエハＷ表面に窒化珪素膜を堆積させる処理を行うことができる。
まず、ゲートバルブ２６を開にして搬入出口２５からウエハＷをチャンバー１内に搬入し、載置台２上に載置する。そして、ガス供給系１６の窒素含有ガス供給源１７およびＳｉ含有ガス供給源１８から、窒素含有ガスおよびシリコン含有ガスを所定の流量でそれぞれガス導入部１５ａ，１５ｂを介してチャンバー１内に導入する。
次に、マイクロ波発生装置３９からのマイクロ波を、マッチング回路３８を経て導波管３７に導き、矩形導波管３７ｂ、モード変換器４０、および同軸導波管３７ａを順次通過させて内導体４１を介して平面アンテナ部材３１に供給し、平面アンテナ部材３１のスロット（マイクロ波放射孔３２）から透過板２８を介してチャンバー１内におけるウエハＷの上方空間に放射させる。マイクロ波は、矩形導波管３７ｂ内ではＴＥモードで伝搬し、このＴＥモードのマイクロ波はモード変換器４０でＴＥＭモードに変換されて、同軸導波管３７ａ内を平面アンテナ部材３１に向けて伝搬されていく。この際のマイクロ波出力は、例えば５００〜３０００ｋＷ程度とすることができる。
平面アンテナ部材３１から透過板２８を経てチャンバー１に放射されたマイクロ波によりチャンバー１内で電磁界が形成され、窒素含有ガス、シリコン含有ガスがそれぞれプラズマ化する。このマイクロ波励起プラズマは、マイクロ波が平面アンテナ部材３１の多数のスロット（マイクロ波放射孔３２）から放射されることにより、略１×１０１０〜５×１０１２／ｃｍ３の高密度で、かつウエハＷ近傍では、略１．５ｅＶ以下の低電子温度プラズマとなる。このようにして形成されるマイクロ波励起プラズマは、下地膜へのイオン等によるプラズマダメージが少なく、高密度であるのでプラズマ中で原料ガスが高い解離状態となり、ＳｉＨ、ＮＨ、Ｎ、Ｈなどの活性種が生成され、活性種間の反応によって、窒化珪素ＳｉｘＮｙ（ここで、ｘ、ｙは必ずしも化学量論的に決定されず、条件により異なる値をとる）の薄膜が堆積される。また、窒化珪素薄膜の堆積を行なう間、載置台２に高周波電源６１から所定の周波数例えば１３．５６ＭＨｚの高周波電力を供給する。これにより、ウエハＷに向けてＮＨ、Ｎ＋などの窒素を含む活性種が引き込まれやすくなる。その結果、窒化珪素膜中のＳｉ，Ｎ，Ｈの組成比およびこれらの密度が変化することにより極めて高い圧縮（compressive）ストレスを有する窒化珪素膜を形成できるものと考えられる。
そして、プラズマ処理装置１００は、サセプタ２に高周波電源６１から高周波電力を供給することによってウエハＷにバイアスを印加しても、プラズマの低電子温度を維持できるという特長を有している。
このことをデータに基づいて説明する。
プラズマの電子温度はプラズマにラングミュアプローブを挿入し、印加電圧を掃引することにより得られる図３に示す電圧−電流特性から求めることができる。具体的には、図３の指数関数領域の任意の位置において電流値Ｉ１をとり、その電流がｅ倍（約２．７倍）となる電圧の変化ΔＶが電子温度（Ｔｅ）となる。したがって、指数関数領域の傾きが同じであれば電子温度は同じである。
そこで、図１のプラズマ処理装置１００において、サセプタに印加する高周波バイアスを変化させてプラズマを生成した際の電圧−電流特性をラングミュアプローブにより測定した。ここでは、２００ｍｍウエハを用い、Ａｒガスを２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量で供給し、圧力：７．３Ｐａ、マイクロ波パワー：１０００Ｗとし、バイアスパワーを０、１０、３０、５０Ｗと変化させた。なお、サセプタに配置された電極の面積は７０６．５ｃｍ２である。その結果を図４に示す。この図に示すように、指数関数領域の傾きはバイアスパワーにかかわらずほぼ一定であり、したがって電子温度も図５に示すようにバイアスパワー（図５はバイアスパワー密度で示している）に依存せずにほぼ一定の値となった。すなわち、ウエハＷに０．０１５〜１Ｗ／ｃｍ２のパワー密度で高周波バイアスを印加してもプラズマの低電子温度特性を維持することができる。
したがって、本実施形態のようにマイクロ波プラズマを生成する場合には、ウエハＷへの高周波バイアスを印加しても、プラズマの電子温度が低いので、イオン等によるダメージが実質的に存在しない。
なお、平行平板型プラズマでは、プラズマシース電位が大きいので、バイアスパワーが増加するとともに電子温度が高くなる（ベースの電子温度は、数十ｅＶと高い）。
このように本発明においては、プラズマＣＶＤの際に載置台２に高周波電力を供給することにより、イオン等によるダメージを生じさせずに、強い圧縮（compressive）ストレスを有する窒化珪素膜を成膜することができる。特に、通常の引張り（tensile）ストレスを有する窒化珪素膜を形成する成膜条件でも、載置台２に高周波電力を供給することにより、成膜される窒化珪素膜のストレスを圧縮ストレス側にシフトさせることが可能になる。このストレスのシフト幅すなわち、高周波電力の供給により変化するストレスの絶対値は、高周波電力の印加以外の成膜条件を同じに設定した場合で、２０００ＭＰａ以上例えば３０００〜４５００ＭＰａに達する。
前記のように、本発明のプラズマＣＶＤ方法では、載置台２に高周波電力を供給することにより、成膜原料ガスの種類に関わらず圧縮ストレスを有する窒化珪素膜を形成できる。例えば、窒素含有ガスとしてＮＨ３ガスを使用すると、通常は引張りストレスを有する窒化珪素膜が成膜される。しかし、ＲＦバイアス条件で（つまり載置台２に高周波電力を供給して）成膜を行なうことにより強い圧縮ストレスを持つ窒化珪素膜を形成できる。従って、ストレスの強さと方向（引張りまたは圧縮）を制御する要因の一つとして、高周波電力を印加することが有効である。この場合、載置台２に供給する高周波電力のパワー密度（単位面積当たりのパワー）は、処理ガスの種類に拘わらず、０．００３２〜１〜５００Ｗ／ｃｍ２（例えば、電極面積が３１４ｃｍ２の場合で１〜５００Ｗ）とすることが好ましい。
また、窒化珪素膜の圧縮ストレスを最大化するための高周波出力の範囲は、処理圧力によって異なる。例えば窒素含有ガスとしてＮＨ３ガス、シリコン含有ガスとしてＳｉ２Ｈ６ガスを使用する場合、ＮＨ３ガスの流量を１００〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、好ましくは４００〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｓｉ２Ｈ６ガスの流量を１〜３０ｍＬ／ｍｉｎ（ｓｃｃｍ）、好ましくは４〜１５ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定する。また、例えば窒素含有ガスとしてＮ２ガス、シリコン含有ガスとして例えばＳｉ２Ｈ６ガスを使用する場合、Ｎ２ガス流量を５００〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、好ましくは１０００〜２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ｓｉ２Ｈ６ガス流量を１〜３０ｍＬ／ｍｉｎ（ｓｃｃｍ）、好ましくは４〜１５ｍＬ／ｍｉｎ（ｓｃｃｍ）に設定する。なお、これらガス系のうち、窒素含有ガスとしてＮ２ガス、シリコン含有ガスとしてＳｉ２Ｈ６ガスを使用する場合には、水素を低く抑えることができるので、各種半導体装置の製造過程で熱処理が繰り返された場合に、ＮＨ３ガスおよびＳｉ２Ｈ６ガスを用いる場合よりも、ストレスの変動を小さくすることができる。
そして、上記ＮＨ３またはＮ２を用いたガス系において１０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば０．１Ｐａ以上５３Ｐａ以下に設定することが好ましい。
また、２０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば０．１Ｐａ以上４０Ｐａ以下に設定することが好ましい。
さらに、３０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば５Ｐａ以上２５Ｐａ以下に設定することが好ましく、この場合の高周波パワーは、パワー密度で０．０１６〜０．１２７Ｗ／ｃｍ２とすることが好ましい。例えば、電極面積が３１４ｃｍ２の場合は、高周波パワーは５〜４０Ｗとなる。
またさらに、３５００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば７Ｐａ以上１６Ｐａ以下に設定することが好ましく、この場合の高周波パワーは、パワー密度で０．０３２〜０．０９６Ｗ／ｃｍ２とすることが好ましい。例えば、電極面積が３１４ｃｍ２の場合は、高周波パワーは１０〜３０Ｗとなる。
また、処理圧力が同じ場合には、プラズマＣＶＤの処理温度が高いほど窒化珪素膜の圧縮ストレスが強くなる傾向があることから、載置台２を３００℃以上、好ましくは４００〜８００℃に加熱することが好ましい。
さらに、プラズマ処理装置１００におけるギャップ（透過板２８の下面から載置台２の上面までの間隔）Ｇが広い程、圧縮ストレスが強くなる傾向があるため、ギャップＧを例えば１００〜３５０ｍｍ程度に設定することが好ましい。
以上のように、プラズマ処理装置１００を用い、ＲＦバイアスを供給しつつプラズマＣＶＤ条件を選択して成膜を行なうことにより、窒化珪素膜に強い圧縮ストレスを付与することができる。また、例えば処理圧力を変えることにより、ストレスの大きさを制御することができる。
次に、プラズマ処理装置１００を使用したプラズマＣＶＤにより成膜される窒化珪素膜の適用例について図６および図７Ａ〜７Ｃを参照しながら説明する。図６は、ＭＯＳ（Metal-Oxide-silicon）構造のトランジスタ２００の概略構成を示す模式的な断面図である。このトランジスタ２００は、Ｐ型もしくはＮ型のＳｉ層１０１上に、ゲート絶縁膜１０２を介して例えばポリシリコンからなるゲート電極１０３が形成されている。ゲート電極１０３の下方両側には、ソース１０４およびドレイン１０５が形成され、これらの間には、チャンネル領域１０６（図６中の網掛け部分）が形成されている。そして、ゲート電極１０３を覆うようにして絶縁膜からなる被覆膜（ライナー）１０７が形成されている。本適用例では、この被覆膜１０７を、プラズマ処理装置１００を使用したプラズマＣＶＤにより成膜することができる。その際、プラズマＣＶＤの条件を制御することにより、前記のとおり、被覆膜１０７に引張りストレスまたは圧縮ストレスを付与することができる。特にＲＦバイアス条件と処理圧力を選択することにより、強い圧縮ストレスを持つ窒化珪素膜を成膜することができる。
例えば被覆膜１０７として引張りストレスを持つ窒化珪素膜を使用した場合、被覆膜１０７には、図６中に黒矢印１０８で示すような方向のストレスが加わる。そして、被覆膜１０７に接するソース１０４およびドレイン１０５を構成するシリコンには、前記黒矢印１０８と同方向の引張りストレスが加わる。その結果、チャンネル領域１０６にも黒矢印１０８と同方向の引張りストレスが加わり、チャンネル領域１０６に引張り歪みが生じる。
逆に、被覆膜１０７が圧縮ストレスを有する場合、被覆膜１０７には、図６中に白矢印１０９で示すような方向のストレスが加わる。そして、被覆膜１０７に接するソース１０４およびドレイン１０５を構成するシリコンには、前記白矢印１０９と同方向の圧縮ストレスが加わる。その結果、チャンネル領域１０６にも、白矢印１０９と同方向の圧縮ストレスが加わり、チャンネル領域１０６に圧縮歪みが生じる。
トランジスタ２００が電子をキャリアとするＮＭＯＳトランジスタである場合には、チャンネル領域１０６に引っ張り歪を与えると移動度が増すが、圧縮歪を与えると移動度が下がる。一方、トランジスタ２００が正孔をキャリアとするＰＭＯＳトランジスタである場合には、チャンネル領域１０６に圧縮歪を与えた時に移動度が増し、引張り歪を与えると移動度がかえって下がる。
従って、トランジスタ２００がＮＭＯＳトランジスタである場合には、被覆膜１０７として引張りストレスを持つ窒化珪素膜を用い、チャンネル領域１０６に引張り歪みを生じさせることにより、飽和駆動電流値や線形駆動電流値を増加させることができる。また、トランジスタ２００がＰＭＯＳトランジスタである場合には、被覆膜１０７として圧縮ストレスを持つ窒化珪素膜を用い、チャンネル領域１０６に圧縮歪みを生じさせることにより、飽和駆動電流値や線形駆動電流値を増加させることができる。このように、被覆膜１０７に引張りストレスまたは圧縮ストレスを持つ窒化珪素膜を用いることにより、トランジスタ２００の駆動性能を改善することができる。
なお、図６では、ストレスを持つ窒化珪素膜を被覆膜１０７に適用したが、これ以外にも例えばゲート電極１０３の両側部に形成されるサイドウォールとして、ストレスを有する窒化珪素膜を用いることができる。
トランジスタ２００は、例えばプラズマ処理装置１００を用いて引張りストレスまたは圧縮ストレスを付与できる条件でゲート電極１０３を覆う被覆膜１０７を形成することにより製造できる。図７Ａ〜７Ｂは、トランジスタ２００の製造工程の一部に本発明のプラズマＣＶＤ方法を適用した例を説明する図面である。
図７Ａに示すトランジスタ構造は、以下の手順で形成できる。まず、Ｐ型もしくはＮ型のＳｉ層１０１に、ウエル（図示せず）を形成し、例えばＬＯＣＯＳ法やＳＴＩ（Shallow Trench Isolation）により素子分離層（図示せず）を形成する。次いで、プラズマ処理や熱処理などの手法でＳｉ層１０１の表面に窒化珪素膜や酸化珪素膜などのゲート絶縁膜１０２を形成する。このゲート絶縁膜１０２上に、例えばＣＶＤによりポリシリコン層を成膜した後、フォトリソグラフィー技術により形成されたマスクパターンに基づきエッチングしてゲート電極１０３を形成する。なお、ゲート電極構造は、ポリシリコン層の単層に限らず、ゲート電極の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、コバルト、ニッケル、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。このようにゲート電極１０３を形成した後は、イオン注入および活性化処理を行なってソース１０４、ドレイン１０５を形成する。
次に、図７Ｂに示すように、プラズマ処理装置１００を用いＳｉ層１０１の表面とゲート電極１０３を覆うように窒化珪素膜を成膜する。この際、載置台２に高周波電力を供給しながら成膜反応を起こさせることにより、強い圧縮ストレスの窒化珪素膜を形成できる。そして、フォトリソグラフィ技術により形成されたマスクパターンに基づき不要な領域の窒化珪素膜を除去して被覆膜１０７を形成することにより、図７Ｃに示すようにＭＯＳ構造のトランジスタ２００を製造することができる。なお、被覆膜１０７を形成した後は、必要に応じてアニールをすることもできる。
また、図８に示すＣＭＯＳトランジスタ３００を製造する場合には、成膜、フォトリソグラフィによるパターニング、エッチング等を順次行い、ＮＭＯＳ領域２０１とＰＭＯＳ領域２０２を形成し、さらに本発明の引張りストレスまたは圧縮ストレスを付与できる成膜条件で窒化珪素膜の成膜とエッチングを行うことにより、ＮＭＯＳ領域２０１とＰＭＯＳ領域２０２のそれぞれに被覆膜２０３および２０４を形成することができる。
具体的には、シリコン基板２１０にＮＭＯＳ領域２０１となるｐ型ウエル２１１およびＰＭＯＳ領域２０２となるｎ型ウエル２１２を形成する。ｐ型ウエル２１１の主面にゲート絶縁膜２１３を介してｐｏｌｙ−Ｓｉからなるゲート電極２１４を形成し、ゲート電極２１４の両側にソース２１５およびドレイン２１６を形成する。そして、ゲート電極２１４の側壁にはサイドウォール２１７を形成する。一方、ｎ型ウエル２１２の主面にゲート絶縁膜２１３を介してｐｏｌｙ−Ｓｉからなるゲート電極２２４を形成し、ゲート電極２２４の両側にソース２２５およびドレイン２２６を形成する。そして、ゲート電極２２４の側壁にはサイドウォール２２７を形成する。なお、符号２３０は素子分離領域である。この際の手順は、上記図７Ａ〜７Ｃに準じたものとなる。
このようにしてＮＭＯＳ領域２０１およびＰＭＯＳ領域２０２が形成された状態で、プラズマ処理装置１００を用い、全面に引張りストレスの窒化珪素膜を堆積させ、エッチングによりＰＭＯＳ領域２０２から引張りストレスの窒化珪素膜を取り除き、ＮＭＯＳ領域２０１にのみ引張りストレスの窒化珪素膜からなる被覆膜２０３を残す。
次に、プラズマ処理装置１００を用い、ウエハＷ上に圧縮ストレスの窒化珪素膜を堆積させる。そしてエッチングによりＮＭＯＳ領域２０１から圧縮ストレスの窒化珪素膜を取り除き、ＰＭＯＳ領域にのみ圧縮ストレスの窒化珪素膜からなる被覆膜２０４を残す。このようにして、ＮＭＯＳ領域２０１およびＰＭＯＳ領域２０２のそれぞれにおいて、窒化珪素膜のストレスを利用し、ＮＭＯＳ領域２０１のチャンネル領域２１８には引張り歪を生じさせ、ＰＭＯＳ領域２０２のチャンネル領域２２８には圧縮歪を生じさせて性能を向上させたＣＭＯＳトランジスタを製造することができる。
さらに、プラズマ処理装置１００を使用したプラズマＣＶＤにより成膜される窒化珪素膜は、図９に示すような不揮発性メモリ４００にも適用可能である。この不揮発性メモリ４００は、Ｓｉ基板３０１の主面上にトンネル酸化膜３０２が形成され、その上にポリシリコンからなるフローティングゲート（ＦＧ）３０４が形成され、このフローティングゲート３０４の上に、例えば酸化膜、窒化膜、酸化膜からなるＯＮＯ構造の誘電体膜３０５が形成され、さらにこの誘電体膜３０５の上にポリシリコンからなるコントロールゲート（ＣＧ）３０６が形成され、コントロールゲート３０６の上には絶縁層３０７が形成され、フローティングゲート３０４とコントロールゲート３０６の側壁には酸化処理により側壁酸化膜３０８が形成され、Ｓｉ基板３０１の主面のフローティングゲート３０４の両側にはソース３０９およびドレイン３１０が形成され、フローティングゲート３０４、コントロールゲート３０６、ソース３０９、ドレイン３１０を覆うようにストレスを持つ窒化珪素膜からなる被覆膜３１１が形成されている。
このようにストレスを持つ窒化珪素膜を被腹膜３１１として形成することにより、フローティングゲート３０４に適切な歪を与えることができる。すなわち、このような不揮発性メモリ４００においては、フローティングゲート３０４の電荷がトンネル酸化膜を通ってＳｉ基板へトンネリングして失われる（トンネル電流）ことにより、メモリが消失してしまうが、フローティングゲート３０４に適切な歪を与えることにより、平均電子質量とトンネル酸化膜３０２を構成するＳｉＯ２の障壁幅が増加するため、トンネル電流を減少させてフローティングゲート３０４が電荷をより安定的に保持することができるようになる。
次に、本発明の基礎となった試験結果について説明する。
まず、図１０は、窒化珪素膜のストレスの大きさとプラズマ処理装置１でのプラズマＣＶＤにおける処理圧力との関係を示すグラフである。ここでは、ガス種と圧力の影響を調べるため載置台２に高周波電力を供給せずに成膜を行なっている。なお、図１０の縦軸は窒化珪素膜のストレスの大きさを示しており、正（プラス）側は引張りストレス、負（マイナス）側は圧縮ストレスである（図１１〜図１５においても同様である）。
本試験において、窒化珪素膜は、以下のプラズマＣＶＤ条件で成膜した。
＜プラズマＣＶＤ成膜条件＞（ＮＨ３／Ｓｉ２Ｈ６系）
ＮＨ３ガス流量；５００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；２．７Ｐａ（２０ｍＴｏｒｒ）、６．７Ｐａ（５０ｍＴｏｒｒ）、４０．０Ｐａ（３００ｍＴｏｒｒ）および１３３．３Ｐａ（１Ｔｏｒｒ）
載置台２の温度；４００℃
マイクロ波パワー；２０００Ｗ
＜プラズマＣＶＤ成膜条件＞（Ｎ２／Ｓｉ２Ｈ６系）
Ｎ２ガス流量；１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；１ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス流量；１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；４．０Ｐａ（３０ｍＴｏｒｒ）、６．７Ｐａ（５０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）および６６．６Ｐａ（５００ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；３０００Ｗ
図１０より、窒素含有ガスとしてＮＨ３を使用して成膜した窒化珪素膜は、引張りストレスを有していることがわかる。また、ＮＨ３を使用して成膜した窒化珪素膜の引張りストレスは、処理圧力が高くなるほど大きくなる傾向があることがわかる。一方、窒素含有ガスとして、Ｎ２を使用して成膜した窒化珪素膜は、圧縮ストレスを有していることがわかる。また、Ｎ２を使用して成膜した窒化珪素膜の圧縮ストレスは、処理圧力が小さくなるほど大きくなる傾向があることがわかる。
次に、載置台２に高周波電力を供給しながら、以下のプラズマＣＶＤ条件で成膜した。その結果を図１１に示した。
＜プラズマＣＶＤ成膜条件１＞（ＮＨ３／Ｓｉ２Ｈ６系）
ＮＨ３ガス流量；４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス流量；２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１３３．３Ｐａ（１０００ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；１０００Ｗ
ＲＦ周波数；４００ｋＨｚ
ＲＦパワー；０Ｗ（供給せず）、１０Ｗ（パワー密度：０．０３２Ｗ／ｃｍ２）、２０Ｗ（パワー密度：０．０６４Ｗ／ｃｍ２）、３０Ｗ（パワー密度：０．０９５Ｗ／ｃｍ２）、５０Ｗ（パワー密度：０．１５９Ｗ／ｃｍ２）、７０Ｗ（パワー密度：０．２２３Ｗ／ｃｍ２）、１００Ｗ（パワー密度：０．３１８Ｗ／ｃｍ２）、２００Ｗ（パワー密度：０．６３７Ｗ／ｃｍ２）
＜プラズマＣＶＤ成膜条件２＞（Ｎ２／Ｓｉ２Ｈ６系）
Ｎ２ガス流量（ガス導入部１５ａ）；１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量（ガス導入部１５ｂ）；１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；２．７Ｐａ（２０ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；２０００Ｗ
ＲＦ周波数；４００ｋＨｚ
ＲＦパワー；０Ｗ（供給せず）、１０Ｗ（パワー密度：０．０３２Ｗ／ｃｍ２）、２０Ｗ（パワー密度：０．０６４Ｗ／ｃｍ２）、３０Ｗ（パワー密度：０．０９５Ｗ／ｃｍ２）、５０Ｗ（パワー密度：０．１５９Ｗ／ｃｍ２）、７０Ｗ（パワー密度：０．２２３Ｗ／ｃｍ２）、１００Ｗ（パワー密度：０．３１８Ｗ／ｃｍ２）、２００Ｗ（パワー密度：０．６３７Ｗ／ｃｍ２）
図１０と図１１の比較から、成膜原料ガスとしてＮＨ３／Ｓｉ２Ｈ６系ガスを用いた窒化珪素膜は、通常の成膜条件では引張りストレスを持つはずであるが、所定のＲＦバイアス条件で成膜することにとより、大きな圧縮ストレスを持つようになったことが確認された。一方、成膜原料ガスとしてＮ２／Ｓｉ２Ｈ６系ガスを用い、通常の成膜条件でも圧縮ストレスを持つようになるはずの窒化珪素膜においても、所定のＲＦバイアス条件で成膜することにより、圧縮ストレスが増強されていることがわかる。そして、図１１では、ＮＨ３／Ｓｉ２Ｈ６系ガス、Ｎ２／Ｓｉ２Ｈ６系ガスのいずれを原料とする場合でも、窒化珪素膜のストレスと高周波出力との関係はほぼ同じように推移している。
すなわち、バイアス電極の電極面積が３１４ｃｍ２でＲＦパワーが１０〜２００Ｗの範囲の場合に、１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜が形成されており、特に、電極面積が３１４ｃｍ２でＲＦパワーが２０〜４０Ｗの範囲では、２０００ＭＰａ以上の強い圧縮ストレスを持つ窒化珪素膜が形成されていることがわかる。このことから、ＲＦバイアス条件としては、ＲＦパワー密度が０．０３２〜０．６３７Ｗ／ｃｍ２の範囲が好ましく、０．０６４〜０．１２７Ｗ／ｃｍ２（がより好ましいことが確認された。これにより、成膜原料ガスの種類に関わらず、圧縮ストレスの窒化珪素膜が成膜できる。
また、圧縮ストレスが最も大きくなったＲＦバイアス条件は、パワー密度で約０．０９５Ｗ／ｃｍ２（電極面積：３１４ｃｍ２、ＲＦパワー：約３０Ｗ）であった。従って、載置台２に供給する高周波電力は０．１〜１００Ｗが好ましく、０．１〜４０Ｗがより好ましいと考えられる。つまり、この電極面積に応じて大きな圧縮ストレスが得られるパワー密度になるようにパワー範囲を設定することが好ましい。
次に、以下の条件で窒化珪素膜を成膜し、ＲＦバイアス条件で圧力がストレスに与える影響を調べた。ここでは、以下のＮ２／Ｓｉ２Ｈ６系とＮＨ３／Ｓｉ２Ｈ６系について行った。
＜プラズマＣＶＤ条件＞
（１）Ｎ２／Ｓｉ２Ｈ６系
Ｎ２ガス流量（ガス導入部１５ａ）；１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；３ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量（ガス導入部１５ｂ）；１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；２．６７Ｐａ（２０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）および６６．６Ｐａ（５００ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；３０００Ｗ
ＲＦ周波数；１３．５６Ｈｚ
ＲＦパワー；０Ｗ（供給せず）、１０Ｗ（パワー密度：０．０３２Ｗ／ｃｍ２）、２０Ｗ（パワー密度：０．０６４Ｗ／ｃｍ２）、３０Ｗ（パワー密度：０．０９５Ｗ／ｃｍ２）、５０Ｗ（パワー密度：０．１５９Ｗ／ｃｍ２）
（２）ＮＨ３／Ｓｉ２Ｈ６系
ＮＨ３ガス流量；４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；３または５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス流量；２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；２．６７Ｐａ（２０ｍＴｏｒｒ）、１３．３Ｐａ（１００ｍＴｏｒｒ）および６６．６Ｐａ（５００ｍＴｏｒｒ）
載置台２の温度；４００℃
マイクロ波パワー；３０００Ｗ
ＲＦ周波数；４００Ｈｚ
ＲＦパワー；０Ｗ（供給せず）、１０Ｗ（パワー密度：０．０３２Ｗ／ｃｍ２）、２０Ｗ（パワー密度：０．０６４Ｗ／ｃｍ２）、３０Ｗ（パワー密度：０．０９５Ｗ／ｃｍ２）、５０Ｗ（パワー密度：０．１５９Ｗ／ｃｍ２）
図１２および図１３にＮ２／Ｓｉ２Ｈ６系における結果を示し、図１４にＮＨ３／Ｓｉ２Ｈ６系の結果を示す。
図１２より、Ｎ２を用いたガス系において、１０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば０．１Ｐａ以上５３Ｐａ以下に設定すればよいことがわかる。また、２０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば０．１Ｐａ以上４０Ｐａ以下に設定すればよいことがわかる。さらに、３０００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば５Ｐａ以上２５Ｐａ以下に設定すればよいことがわかる。なお、この場合の高周波のパワーは５〜４０Ｗとすればよい。また、３５００ＭＰａ以上の圧縮ストレスを有する窒化珪素膜を成膜するためには、処理圧力を例えば７Ｐａ以上１６Ｐａ以下に設定すればよく、この場合の高周波のパワーは１０〜３０Ｗとすればよい。つまり、バイアス用の高周波のパワー密度は、０．０１６〜０．１２７Ｗ／ｃｍ２が好ましく、０．０３２〜０．０９５Ｗ／ｃｍ２がより好ましい
また、図１３より、処理圧力が１３．３Ｐａ（１００ｍＴｏｒｒ）の場合には、ＲＦパワー密度が０．０３２〜０．０９５Ｗ／ｃｍ２（ＲＦパワー：１０〜３０Ｗ）程度で３５００ＭＰａという強い圧縮ストレスの窒化珪素膜を形成することができた。また、処理圧力が２．６７Ｐａ（２０ｍＴｏｒｒ）の場合には、ＲＦパワー密度が０．０９５〜０．１２７Ｗ／ｃｍ２（ＲＦパワー：３０〜４０Ｗ）程度で２０００ＭＰａを超える圧縮ストレスの窒化珪素膜を形成できた。一方、処理圧力が６６．６Ｐａ（５００ｍＴｏｒｒ）の場合には、高周波電力を供給しても窒化珪素膜に圧縮ストレスを付与することはできなかった。
ＮＨ３／Ｓｉ２Ｈ６系については図１４に示すように、処理圧力によって、最大の圧縮ストレスが得られる高周波のパワー密度が異なり、処理圧力が高いほど最大の圧縮ストレスを得るためのパワー密度が大きくなる傾向であることが確認された。
次に、載置台２に供給する高周波電力の周波数の影響について検討した。ここでは、処理圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）とし、載置台２に供給する高周波電力の周波数を４００ｋＨｚにした場合と１３．５６ＭＨｚにした場合についてＲＦパワー密度を変化させて窒化珪素膜のストレスを測定した。その結果を図１５に示す。この図から１３．５６ＭＨｚのほうが圧縮ストレスが大きくなることが確認された。
次に、本発明の効果を確認した試験結果について説明する。
（１）耐熱性評価：
プラズマ処理装置１００を用い、引張りストレスおよび圧縮ストレスを持つ窒化珪素膜を成膜した後、アニールを実施し、熱処理が窒化珪素膜のストレスに与える影響について調べた。成膜条件およびアニール条件は、以下のとおりである。
＜プラズマＣＶＤ条件（ＮＨ３／Ｓｉ２Ｈ６系）＞
ＮＨ３ガス流量；４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；１３３．３Ｐａ（１０００ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；１ｋＷ
＜プラズマＣＶＤ条件（Ｎ２／Ｓｉ２Ｈ６系）＞
Ｎ２ガス流量（ガス導入部１５ａ）；１１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｓｉ２Ｈ６ガス流量；５ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量（ガス導入部１５ｂ）；１００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理圧力；２．７Ｐａ（２０ｍＴｏｒｒ）
載置台２の温度；５００℃
マイクロ波パワー；１ｋＷ
＜アニール条件＞
処理温度；８００℃
処理圧力；１０１３０８Ｐａ
処理時間；１０分、２０分または３０分
図１６は、窒化珪素膜のストレスとアニール時間との関係を示している。この図１６より、原料ガスとしてＳｉ２Ｈ６とＮ２を用いて上記条件で成膜した圧縮ストレスを持つ窒化珪素膜は、Ｓｉ２Ｈ６とＮＨ３を用いて上記条件で成膜した圧縮ストレスを持つ窒化珪素膜に比べて、アニール前後のストレスの変動幅が格段に小さく、耐熱性に優れていることが確認できた。この結果から、プラズマＣＶＤに際し、原料ガスとしてＳｉ２Ｈ６とＮ２を用い、ＲＦバイアスを印加して膜中の水素を低く抑えることにより、各種半導体装置の製造過程で繰り返される熱処理に対して高ストレスを維持しつつ優れた耐性を有する窒化珪素膜が得られることが明らかとなった。
なお、本発明は上記実施形態に限定されることはなく、本発明の思想の範囲内で種々の変形が可能である。
例えば、上記実施形態では、引張りストレスまたは圧縮ストレスを有する窒化珪素膜を、トランジスタの被覆膜（ライナー）へ適用して駆動特性を向上させる例を挙げたが、これに限らず、本発明はストレスを利用してデバイス特性を改善できる種々の半導体装置の製造においても適用可能である。

Claims (10)

  1. プラズマＣＶＤ方法による窒化珪素膜の形成方法であって、
    チャンバー内に被処理基板を搬入し、載置台に載置することと、
    前記載置台にパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を供給して前記被処理基板に高周波バイアスを印加することと、
    前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入することと、
    前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とすることと、
    前記チャンバー内に複数のスロットを有する平面アンテナを介してマイクロ波を導入して、前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することと、
    前記被処理基板に前記プラズマにより１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜をプラズマＣＶＤ成膜することと
    を含むことを特徴とする、窒化珪素膜の形成方法。
  2. 前記高周波電力のパワー密度を０．００３２〜０．３１８Ｗ／ｃｍ２として前記窒化珪素膜を堆積させることを特徴とする、請求項１に記載の窒化珪素膜の形成方法。
  3. ０．１Ｐａ以上４０Ｐａ以下の処理圧力で前記窒化珪素膜を堆積させ、２０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することを特徴とする、請求項１または請求項２に記載の窒化珪素膜の形成方法。
  4. ５Ｐａ以上２５Ｐａ以下の処理圧力で、かつ前記高周波電力のパワー密度を０．０１６〜０．１２７Ｗ／ｃｍ２として前記窒化珪素膜を堆積させ、３０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することを特徴とする、請求項１または請求項２に記載の窒化珪素膜の形成方法。
  5. ７Ｐａ以上１６Ｐａ以下の処理圧力で、かつ前記高周波電力のパワー密度を０．０３２〜０．０９５Ｗ／ｃｍ２として前記窒化珪素膜を堆積させ、３５００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を形成することを特徴とする、請求項１または請求項２に記載の窒化珪素膜の形成方法。
  6. 前記窒素含有ガスとしてアンモニアガスを用い、前記シリコン含有ガスとしてジシラン（Ｓｉ２Ｈ６）を用いることを特徴とする、請求項１から請求項５のいずれか１項に記載の窒化珪素膜の形成方法。
  7. 前記窒素含有ガスとして窒素ガスを用い、前記シリコン含有ガスとしてジシラン（Ｓｉ２Ｈ６）を用いることを特徴とする、請求項１から請求項５のいずれか１項に記載の窒化珪素膜の形成方法。
  8. 前記窒化珪素膜を堆積させる際の処理温度が、３００℃〜８００℃であることを特徴とする、請求項１から請求項７のいずれか１項に記載の窒化珪素膜の形成方法。
  9. 主面に絶縁膜を介してゲート電極が形成され、前記ゲート電極の両側の主面領域にソースおよびドレインが形成された半導体基板を準備することと、
    チャンバー内に前記半導体基板を搬入して載置台に載置することと、
    前記載置台にパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を供給して前記半導体基板に高周波バイアスを印加することと、
    前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入することと、
    前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とすることと、
    前記チャンバー内に複数のスロットを有する平面アンテナを介してマイクロ波を導入して、前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することと、
    前記半導体基板に前記プラズマにより１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜をプラズマＣＶＤ成膜することと
    を含むことを特徴とする、半導体装置の製造方法。
  10. 被処理基板を搬入するチャンバーと、
    前記チャンバー内で被処理基板を載置する載置台と、
    前記チャンバー内に窒素含有ガスとシリコン含有ガスを導入するガス導入部と、
    複数のスロットを有する平面アンテナにて前記チャンバー内にマイクロ波を導入して、前記チャンバー内で前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成するプラズマ生成機構と、
    前記載置台に高周波電力を供給して前記被処理基板に高周波バイアスを印加する高周波電源と、
    前記チャンバー内を排気する排気装置に接続される排気管と、
    前記排気装置により前記排気管を介して前記チャンバー内を排気し、前記ガス導入部から前記チャンバー内に前記窒素含有ガスと前記シリコン含有ガスを導入して、前記チャンバー内の処理圧力を０．１Ｐａ以上５３Ｐａ以下とし、かつ前記高周波電源からパワー密度が０．００３２〜０．６３７Ｗ／ｃｍ２で、周波数が４００ｋＨｚ〜２７ＭＨｚの高周波電力を前記載置台に印加しつつ、前記プラズマ生成機構により前記チャンバー内にマイクロ波を導入して前記窒素含有ガスと前記シリコン含有ガスのプラズマを生成することにより、前記チャンバー内でプラズマＣＶＤにより前記被処理基板上に１０００ＭＰａ以上の圧縮ストレスを持つ窒化珪素膜を成膜するように制御する制御部と
    を具備することを特徴とするプラズマＣＶＤ装置。
JP2008517961A 2006-05-31 2007-05-30 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置 Expired - Fee Related JP5341510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008517961A JP5341510B2 (ja) 2006-05-31 2007-05-30 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006152434 2006-05-31
JP2006152434 2006-05-31
PCT/JP2007/060976 WO2007139142A1 (ja) 2006-05-31 2007-05-30 プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP2008517961A JP5341510B2 (ja) 2006-05-31 2007-05-30 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
JPWO2007139142A1 JPWO2007139142A1 (ja) 2009-10-08
JP5341510B2 true JP5341510B2 (ja) 2013-11-13

Family

ID=38778660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517961A Expired - Fee Related JP5341510B2 (ja) 2006-05-31 2007-05-30 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置

Country Status (6)

Country Link
US (1) US8114790B2 (ja)
JP (1) JP5341510B2 (ja)
KR (1) KR101063083B1 (ja)
CN (1) CN101454880B (ja)
TW (1) TW200807511A (ja)
WO (1) WO2007139142A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
KR20100129311A (ko) 2008-03-31 2010-12-08 도쿄엘렉트론가부시키가이샤 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2009123325A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246211A (ja) 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
DE102008045034B4 (de) * 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
JP5460011B2 (ja) * 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2011042949A1 (ja) * 2009-10-05 2011-04-14 株式会社島津製作所 表面波プラズマｃｖｄ装置および成膜方法
KR101675106B1 (ko) * 2010-05-26 2016-11-11 주식회사 탑 엔지니어링 화학 기상 증착 장치 및 방법
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
GB201300799D0 (en) * 2013-01-16 2013-02-27 Uni I Olso Langmuir Probe
JP6146160B2 (ja) * 2013-06-26 2017-06-14 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置
EP3428959B1 (en) * 2016-03-11 2023-03-01 Taiyo Nippon Sanso Corporation Method for producing silicon nitride film, and silicon nitride film
DE102017204257A1 (de) * 2017-03-14 2018-09-20 Schunk Kohlenstofftechnik Gmbh Beschichtetes Produkt und Verfahren zur Herstellung
KR102217171B1 (ko) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US11217443B2 (en) * 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates
TW202229613A (zh) * 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340221A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP2006080161A (ja) * 2004-09-07 2006-03-23 Fujitsu Ltd 半導体装置およびその製造方法
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
JP4334225B2 (ja) * 2001-01-25 2009-09-30 東京エレクトロン株式会社 電子デバイス材料の製造方法
US8216684B2 (en) * 2005-02-01 2012-07-10 Mitsu Chemicals, Inc. Method for bonding members, composite film and use thereof
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340221A (ja) * 1998-05-21 1999-12-10 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP2006080161A (ja) * 2004-09-07 2006-03-23 Fujitsu Ltd 半導体装置およびその製造方法
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置

Also Published As

Publication number Publication date
CN101454880A (zh) 2009-06-10
KR20090005405A (ko) 2009-01-13
TW200807511A (en) 2008-02-01
CN101454880B (zh) 2012-05-02
WO2007139142A1 (ja) 2007-12-06
KR101063083B1 (ko) 2011-09-07
US20090203228A1 (en) 2009-08-13
US8114790B2 (en) 2012-02-14
JPWO2007139142A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
JP5341510B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
JP5276437B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置
US7960293B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
WO2006070685A1 (ja) トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびに制御プログラムおよびコンピュータ読取可能な記憶媒体
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JPWO2007034871A1 (ja) 選択的プラズマ処理方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5357487B2 (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
JP2010087186A (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees