KR20090005405A - 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치 - Google Patents

플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치 Download PDF

Info

Publication number
KR20090005405A
KR20090005405A KR1020087029276A KR20087029276A KR20090005405A KR 20090005405 A KR20090005405 A KR 20090005405A KR 1020087029276 A KR1020087029276 A KR 1020087029276A KR 20087029276 A KR20087029276 A KR 20087029276A KR 20090005405 A KR20090005405 A KR 20090005405A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
plasma
high frequency
frequency power
Prior art date
Application number
KR1020087029276A
Other languages
English (en)
Other versions
KR101063083B1 (ko
Inventor
마사유키 고노
다츠오 니시타
도시오 나카니시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090005405A publication Critical patent/KR20090005405A/ko
Application granted granted Critical
Publication of KR101063083B1 publication Critical patent/KR101063083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

진공 배기 가능한 처리실, 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 이용하여, 처리실 내로 도입한 질소 함유 가스와 실리콘 함유 가스를 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시킬 때에, 탑재대에 고주파 전력을 공급한다.

Description

플라즈마 ＣＶＤ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ＣＶＤ 장치{PLASMA CVD METHOD, METHOD FOR FORMING SILICON NITRIDE FILM, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND PLASMA CVD METHOD}
본 발명은, 플라즈마에 의한 CVD(Chemical Vapor Deposition) 방법, 이것을 이용한 질화 규소막의 형성 방법, 반도체 장치의 제조 방법, 및 이들 프로세스에 이용하는 플라즈마 CVD 장치에 관한 것이다.
질화 규소막은, 각종 반도체 장치에서 절연막이나 보호막 등으로서 사용되고 있다. 이러한 질화 규소막은, 예컨대, 원료 가스로서 실레인(SiH4) 등의 실리콘 함유 화합물 가스와, 질소나 암모니아와 같은 질소 함유 화합물 가스를 사용하는 플라즈마 CVD법에 의해 형성할 수 있다는 것이 알려져 있다(예컨대, 일본 공개특허공보 제2000-260767호).
종래의 플라즈마 CVD법에 의해 형성되는 질화 규소막에서는, 디바이스 특성에 악영향을 미치는 막의 응력, 즉 인장(Tensile) 스트레스 및 압축(Compressive) 스트레스를 억제하는 것이 중요한 과제였다. 예컨대, 질화 규소막의 압축 스트레 스가 큰 경우에는, 막 바로 아래의 금속 배선이 스트레스에 의해 단선을 야기하는 스트레스 마이그레이션이 발생한다고 알려져 있고, 이것을 방지하기 위해서는 압축 스트레스를 작게 억제해야 한다. 질화 규소막의 스트레스 방향(인장 스트레스이던지 압축 스트레스이던지)이나 크기는, 플라즈마 CVD법의 경우, 압력, 온도, 성막 가스 종류 등의 성막 조건에 의해 좌우되기 때문에, 종래는 질화 규소막에 강한 스트레스가 생기지 않는 조건을 선정하여 플라즈마 CVD법에 의한 성막이 행해져 왔다(예컨대, 마에다 카즈오 「VLSI와 CVD」 마키쇼텐, 1997년 7월31일 발행).
최근 어느 종류의 디바이스에 있어서, 질화 규소막의 스트레스를 적극적으로 이용하여 디바이스 특성을 개선하고자 하는 시도가 이루어지고 있다. 그러나, 예컨대, 평행 평판 방식이나 유도 결합형의 플라즈마 CVD 장치에서는, 비교적 높은 전자 온도의 플라즈마를 이용하기 때문에, 높은 스트레스를 도입할 목적으로 고주파 출력, 압력, 온도 등의 조건을 변경하려고 하면, 성막된 질화 규소막에 플라즈마 손상이 쉽게 생기는 성막 조건이 되어서, 양질의 질화 규소막을 얻기 어렵다는 문제가 있다. 이 때문에, 높은 스트레스의 막을 성막하기 어렵다. 또한, 플라즈마 처리 조건의 선택 범위가 한정되기 때문에, 스트레스를 고정밀도로 제어하는 것도 곤란해진다.
발명의 개시
본 발명의 목적은 성막되는 질화 규소막에 높은 스트레스를 갖게 할 수 있고, 또한 플라즈마 손상이 적은 플라즈마 CVD 방법을 제공하는 것이다.
본 발명의 다른 목적은 이러한 플라즈마 CVD를 이용하여 원하는 스트레스를 도입할 수 있는 질화 규소막의 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이러한 질화 규소막을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기와 같은 플라즈마 CVD 방법을 실시할 수 있는 플라즈마 CVD 장치를 제공하는 것이다.
본 발명의 제 1 관점에 따르면, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 준비하는 단계, 상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판 표면에 질화 규소막을 퇴적시키는 단계, 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계를 포함하는 플라즈마 CVD 방법이 제공된다.
본 발명의 제 2 관점에 따르면, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고, 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 준비하는 단계, 상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계를 포함하는 질화 규소막의 형성 방법이 제공된다.
상기 제 1 관점 및 제 2 관점에서, 상기 고주파 전력의 파워 밀도는 0.0032 내지 1.59W/㎠, 주파수는 400㎑ 내지 27㎒에서 선택할 수 있다. 또한, 1000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성할 수 있고, 이 경우에는, 0.1Pa 이상 53Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 것이 바람직하다. 또한, 2000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성할 수 있고, 이 경우에는, 0.1Pa 이상 40Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 것이 바람직하다. 또, 3000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성할 수 있고, 이 경우에는, 5Pa 이상 25Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 것이 바람직하고, 상기 고주파 전력의 파워 밀도를 0.016 내지 0.127W/㎠로 하는 것이 바람직하다. 또, 3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성할 수 있고, 이 경우에는, 7Pa 이상 16Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 것이 바람직하며, 상기 고주파 전력의 파워 밀도를 0.032 내지 0.095W/㎠로 하는 것이 바람직하다.
또한, 상기 질소 함유 가스로서 암모니아 가스 또는 질소 가스를 이용할 수 있다. 또한, 상기 실리콘 함유 가스로서 다이실레인(Si2H6)을 이용할 수 있다. 또, 상기 질화 규소막을 퇴적시킬 때의 처리 온도는 300℃ 내지 800℃로 할 수 있다.
본 발명의 제 3의 관점에 따르면, 반도체 기판의 주면에 절연막을 통해 게이트 전극이 형성되고, 그 양쪽의 주면 영역에 소스 및 드레인이 형성된 구조체를 준비하는 단계, 및 상기 게이트 전극 및 소스 및 드레인을 피복하도록 질화 규소막을 형성하는 단계를 포함하는 반도체 장치의 제조 방법으로서, 상기 질화 규소막은 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 및 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구를 구비하는 플라즈마 처리 장치를 준비하는 단계, 상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계를 포함하는 방법에 의해 형성되는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 4 관점에 따르면, 컴퓨터 상에서 동작하고, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하며, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계를 포함하는 플라즈마 CVD 방법이 실시되도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 기억 매체가 제공된다.
본 발명의 제 5 관점에 따르면, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고, 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 상기 탑재대에 고주파 전력을 공급하는 고주파 전원, 및 상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하며, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 것을 포함하는 플라즈마 CVD 방법이 실시되도록 제어하는 제어부를 구비하는 플라즈마 처리 장치가 제공된다.
본 발명의 제 6 관점에 따르면, 플라즈마를 이용하여 피처리 기판을 처리하기 위한 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리 기판을 탑재하는 탑재대, 상기 처리실 내로 마이크로파를 도입하는 복수의 슬롯을 갖는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비하는 플라즈마 CVD 장치가 제공된다.
본 발명에 따르면, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고, 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 이용하여, 상기 탑재대에 고주파 전력을 공급하여 질화 규소막을 퇴적시킴으로써, 높은 압축 스트레스, 예컨대, 1000MPa 이상, 바람직하게는 2000MPa 이상, 더 바람직하게는 3000MPa 이상, 더더욱 바람직하게는 3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성할 수 있다. 또한, 이 효과는 성막 가스의 종류에 관계없이 얻을 수 있다.
또한, 복수의 슬롯을 갖는 평면 안테나에 의해 처리실 내로 마이크로파를 도입하여 플라즈마를 발생시키는 플라즈마 처리 장치는 저전자 온도 또한 고밀도의 플라즈마 처리가 가능하기 때문에, 플라즈마 CVD에서의 플라즈마 손상을 확실히 감소시킬 수 있다. 그 때문에, 상기 플라즈마 처리 장치를 이용함으로써, 질소 함유 가스의 종류, 처리 압력 등의 플라즈마 CVD 조건의 선택의 폭이 넓어져, 질화 규소막의 스트레스의 제어성을 향상시킬 수 있다.
이와 같이, 본 발명의 플라즈마 CVD 방법은 질화 규소막에 높은 압축 스트레스를 부여할 수 있음과 아울러, 플라즈마 손상을 억제할 수 있는 방법이기 때문에, 각종 반도체 장치의 제조 과정에서 스트레스를 갖는 질화 규소막을 성막할 때에 효과적으로 이용할 수 있다.
도 1은 본 발명 방법의 실시에 적합한 플라즈마 처리 장치의 일례를 나타내는 개략 단면도이다.
도 2는 도 1의 플라즈마 처리 장치의 평면 안테나 부재를 나타내는 평면도이다.
도 3은 플라즈마에 랭뮤어 프로브(Langmuir Probe)를 삽입하여 인가 전압을 제거한 경우의 일반적인 전류-전압 특성을 나타내는 도면이다.
도 4는 바이어스 파워를 변화시킨 경우의 전류-전압 특성을 나타내는 도면이다.
도 5는 바이어스 파워 밀도와 플라즈마의 전자 온도의 관계를 나타내는 도면이다.
도 6은 스트레스를 갖는 질화 규소막을 피복막으로서 사용한 MOS트랜지스터의 단면 구조를 모식적으로 나타내는 도면이다.
도 7(a)는 본 발명의 일 실시 형태에 따른 플라즈마 CVD 방법을 적용한 반도체 장치의 제조 방법의 공정을 나타내는 공정 단면도로서, 질화 규소막의 형성 전의 상태를 나타내는 도면이다.
도 7(b)는 본 발명의 일 실시 형태에 따른 플라즈마 CVD 방법을 적용한 반도체 장치의 제조 방법의 공정을 나타내는 공정 단면도로서, 플라즈마 CVD 처리를 행하고 있는 상태를 나타내는 도면이다.
도 7(c)는 본 발명의 일 실시 형태에 따른 플라즈마 CVD 방법을 적용한 반도체 장치의 제조 방법의 공정을 나타내는 공정 단면도로서, 플라즈마 CVD에 의한 스트레스를 갖는 질화 규소막을 성막한 후의 상태를 나타내는 도면이다.
도 8은 스트레스를 갖는 질화 규소막을 피복막으로서 사용한 CMOS트랜지스터의 단면 구조를 모식적으로 나타내는 도면이다.
도 9는 스트레스를 갖는 질화 규소막을 피복막으로서 사용한 비휘발성 메모리의 단면 구조를 모식적으로 나타내는 도면이다.
도 10은 질화 규소막의 스트레스와 플라즈마 CVD에서의 압력 조건의 관계를 나타내는 그래프이다.
도 11은 질화 규소막의 스트레스와 플라즈마 CVD에서의 RF 파워 조건의 관계 를 나타내는 그래프이다.
도 12는 N2/Si2H6계 처리 가스를 이용한 경우의 질화 규소막의 스트레스와 플라즈마 CVD에서의 처리 압력의 관계를 나타내는 그래프이다.
도 13 N2/Si2H6계 처리 가스를 이용한 경우의 질화 규소막의 스트레스와 플라즈마 CVD에서의 처리 압력별 RF 파워 조건의 관계를 나타내는 그래프이다.
도 14는 NH3/Si2H6계 처리 가스를 이용한 경우의 질화 규소막의 스트레스와 플라즈마 CVD에서의 처리 압력별 RF 파워 조건의 관계를 나타내는 그래프이다.
도 15는 질화 규소막의 스트레스와 플라즈마 CVD에서의 수 RF 파워 조건의 관계를 주파수가 400㎑의 경우와 13.56㎒인 경우를 비교하여 나타내는 그래프이다.
도 16은 질화 규소막의 스트레스와 어닐링 시간의 관계를 나타내는 그래프이다.
발명을 실시하기 위한 최선의 형태
이하, 적절히 첨부 도면을 참조하여 본 발명의 실시의 형태에 대하여 구체적으로 설명한다. 도 1은 본 발명 방법에 있어서의 질화 규소막의 형성에 이용 가능한 플라즈마 처리 장치의 일례를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치(100)는 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna; 래디알 라인 슬롯 안테나)로써, 처리실 내로 마이크로파를 도입하여 플라 즈마를 발생시킴으로써 고밀도이고 또한 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로 구성되어 있고, 1×1010 내지 5×1O12/㎤의 플라즈마 밀도이며, 또한 0.7 내지 2eV의 저전자 온도의 플라즈마에 의한 처리가 가능하다. 따라서, 각종 반도체 장치의 제조 과정에서 플라즈마 CVD에 의한 질화 규소막의 성막 처리 등의 목적으로 적합하게 이용 가능한 것이다.
상기 플라즈마 처리 장치(100)는, 기밀하게 구성되고 접지된 대략 원통 형상의 챔버(1)를 갖고 있다. 또, 챔버(1)는 각통(角筒) 형상이어도 좋다. 챔버(1)의 저벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 저벽(1a)에는 이 개구부(10)와 연결되고, 아래쪽을 향해 돌출하는 배기실(11)이 마련되어 있다. 이 배기실(11)은 배기관(23)을 통해 배기 장치(24)에 접속되어 있다.
챔버(1) 내에는 피처리 기판인 실리콘웨이퍼(이하, 단지 「웨이퍼」라고 기재함) W를 수평으로 지지하기 위해, 열전도성이 높은 AlN 등의 세라믹으로 이루어지는 탑재대(2)가 마련되어 있다. 이 탑재대(2)는 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장되는 원통 형상의 AlN 등의 세라믹으로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 탑재대(2)에는, 그 외주 둘레부를 커버하고, 웨이퍼(W)를 안내하기 위한 커버링(4)이 마련되어 있다. 이 커버링(4)은, 예컨대, 석영, AlN, Al2O3, SiN 등의 재질로 구성된 부재이다.
탑재대(2)에는 저항 가열형 히터(5)가 마련되어 있고, 이 히터(5)는 히터 전 원(5a)으로부터 급전(給電)됨으로써 탑재대(2)를 가열하여, 그 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다. 또한, 탑재대(2)에는, 열전쌍(6)이 배치되어 있어, 웨이퍼(W)의 가열 온도를, 예컨대, 실온으로부터 900℃까지의 범위에서 온도를 제어할 수 있게 되어 있다. 또한, 탑재대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 탑재대(2)의 표면에 대하여 돌출 가능하게 마련되어 있다.
또한, 탑재대(2)에는, 매칭 회로(60)를 통해 바이어스용의 고주파 전원(61)이 접속되어 있다. 이 고주파 전원(61)으로부터 소정의 주파수, 예컨대, 400㎑ 내지 27㎒, 구체적으로는 400㎑, 13.56㎒ 등의 주파수에서 1 내지 500W의 고주파 전력을 탑재대(2)에 매설된 전극(62)에 공급할 수 있도록 구성되어 있다. 이 전극(62)은, 예컨대, 몰리브덴, 텅스텐 등의 도전성 재료에 의해, 예컨대, 그물코 형상으로 형성되어 있다. 또, 본 발명에서는, 후술하는 바와 같이, 탑재대(2)에 소정의 출력으로 고주파 전력을 공급함으로써, 강한 압축 스트레스를 갖는 질화 규소막을 형성할 수 있다.
후술하는 상부 플레이트(27) 및 챔버(1)의 측벽에는, 환상으로 이루어지는 가스 도입부(15a, 15b)가 상하 2단으로 마련되어 있고, 각 가스 도입부(15a, 15b)에는 성막 원료 가스나 플라즈마 여기용 가스를 공급하는 가스 공급계(16)가 접속되어 있다. 또, 가스 도입부(15a, 15b)는 노즐 형상 또는 샤워 형상으로 배치할 수도 있다.
가스 공급계(16)는, 예컨대, 질소 함유 가스 공급원(17), Si 함유 가스 공급 원(18) 및 불활성 가스 공급원(19)을 갖고 있다. 질소 함유 가스 공급원(17)은 상부의 가스 도입부(15a)에 접속되고, Si 함유 가스 공급원(18) 및 불활성 가스 공급원(19)은 하부의 가스 도입부(15b)에 접속되어 있다.
성막 원료 가스인 질소 함유 가스로는, 예컨대, N2, 암모니아, MMH(모노메틸하이드라진) 등을 이용할 수 있다.
또한, 다른 성막 원료 가스인 Si 함유 가스로는, 예컨대, 실레인(SiH4), 다이실레인(Si2H6), 트라이시릴아민[(SiH3)3N] 등을 이용할 수 있지만, 특히 다이실레인(Si2H6)이 바람직하다.
또한, 불활성 가스로는, 예컨대, N2 가스나 레어 가스 등을 이용할 수 있다. 플라즈마 여기용 가스인 레어 가스로는, 예컨대, Ar 가스, Kr 가스, Xe 가스, He 가스 등을 이용할 수 있지만, 특히 Ar 가스가 바람직하다.
질소 함유 가스는, 가스 라인(20)을 통해 가스 도입부(15a)에 도달하여, 가스 도입부(15a)로부터 챔버(1) 내로 도입된다. 한편, Si 함유 가스 및 불활성 가스는 각각 가스 라인(20)을 통해 가스 도입부(15b)에 도달하고, 가스 도입부(15b)로부터 챔버(1) 내로 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20)에는, 매스 플로우 컨트롤러(21) 및 그 전후에 개폐 밸브(22)가 마련되어 있고, 공급되는 가스의 전환이나 유량 등을 제어할 수 있도록 구성되어 있다. 또, Ar 등의 플라즈마 여기용 레어 가스는 임의의 가스이며, 반드시 성막 원료 가스와 동시에 공급되지 않아도 좋다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 전술한 배기 장치(24)가 접속되어 있다. 그리고 이 배기 장치(24)를 작동시킴으로써, 챔버(1) 내의 가스가, 탑재대(2)의 외주 아래쪽을 따라 배기실(11)의 공간(11a) 내로 균일하게 배출되고, 배기관(23)을 통해 배기된다. 이것에 의해 챔버(1) 내는 소정의 진공도, 예컨대, 0.133Pa까지 고속으로 감압할 수 있게 되어 있다.
챔버(1)의 측벽에는, 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입출을 행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부에는 환상의 상부 플레이트(27)가 접합된다. 상부 플레이트(27)의 내주 하부에는, 안쪽의 챔버 내 공간을 향해 돌출하는 환상의 지지부(27a)가 형성되어 있다. 이 지지부(27a) 상에, 유전체, 예컨대, 석영이나 Al2O3, AlN 등의 세라믹으로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(28)이 밀봉 부재(29)를 통해 기밀하게 마련되어 있다. 따라서, 챔버(1) 내는 기밀하게 유지된다.
투과판(28)의 위쪽에는, 탑재대(2)와 대향하도록 원판 형상의 평면 안테나 부재(31)가 마련되어 있다. 또, 평면 안테나 부재의 형상은, 원판 형상에 한정되지 않고, 예컨대, 사각판 형상이라도 좋다. 이 평면 안테나 부재(31)는 챔버(1)의 측벽 상단에 계지되어 있다. 평면 안테나 부재(31)는, 예컨대, 표면이 금 또는 은 도금된 구리판 또는 알루미늄판으로 이루어지고, 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사 구멍(32)이 소정의 패턴으로 관통하여 형성된 구성으로 되어있다.
마이크로파 방사 구멍(32)은, 예컨대, 도 2에 나타내는 바와 같이, 긴 형상을 이루는 것이 쌍을 이루고, 전형적으로는 쌍을 이루는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되고, 이들 쌍이 복수의 동심원 형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은 도파관(37) 내의 마이크로파의 파장(λg)에 따라 결정되고, 예컨대, 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg가 되도록 배치된다. 또, 도 2에서, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은 원 형상, 원호 형상 등의 다른 형상이어도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대, 나선 형상, 방사 형상으로 배치할 수도 있다.
이 평면 안테나 부재(31)의 상면에는, 진공보다 큰 유전율을 갖는 지파재(33)가 마련되어 있다. 이 지파재(33)는, 진공 중에는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나 부재(31)와 투과판(28) 사이, 또한 지파재(33)와 평면 안테나 부재(31) 사이는, 각각 밀착시켜도 이격시켜도 좋지만, 밀착시키는 것이 바람직하다.
챔버(1)의 상면에는, 이들 평면 안테나 부재(31) 및 지파재(33)를 덮도록, 예컨대, 알루미늄이나 스테인레스강 등의 금속 재료로 이루어지는 밀봉 덮개(34)가 마련되어 있다. 챔버(1)의 상면과 밀봉 덮개(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 밀봉 덮개(34)에는, 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 유통시킴으로써, 밀봉 덮개(34), 지파재(33), 평면 안테나 부재(31), 투과판(28)을 냉각하게 되어 있다. 또, 밀봉 덮개(34)는 접지되어 있다.
밀봉 덮개(34)의 상벽 중앙에는, 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는, 매칭 회로(38)를 통해 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다. 이것에 의해, 마이크로파 발생 장치(39)에서 발생하는, 예컨대, 주파수 2.45㎓의 마이크로파가 도파관(37)을 통해 상기 평면 안테나 부재(31)로 전파되도록 되어 있다. 또, 마이크로파의 주파수로는, 8.35㎓, 1.98㎓ 등을 이용할 수도 있다.
도파관(37)은 상기 밀봉 덮개(34)의 개구부(36)로부터 위쪽으로 연장되는 단면 원 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 통해 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)를 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a) 사이의 모드 변환기(40)는 직사각형 도파관(37b) 내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내부 도체(41)가 연장되어 있고, 내부 도체(41)는 그 하단부에서 평면 안테나 부재(31)의 중심에 접속 고정되어 있다. 이것에 의해, 마이크로파는 동축 도파관(37a)의 내부 도체(41)를 통해 평면 안테나 부재(31)에 방사상으로 효율 좋고 균일하게 전파된다.
플라즈마 처리 장치(100)의 각 구성부는 CPU를 구비한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어있다. 프로세스 컨트롤러(50)에는, 오퍼레이터가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는, 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어에 의해 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라, 사용자 인터페이스(51)로부터의 지시 등에 의해 임의의 레시피를 기억부(52)로부터 호출하여 프로세스 컨트롤러(50)로 실행시킴으로써, 프로세스 컨트롤러(50)의 제어 하에, 플라즈마 처리 장치(100)에서의 원하는 처리가 행해진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터 판독 가능한 기억 매체, 예컨대, CD-ROM, 하드디스크, 플렉서블 디스크, 플래시 메모리 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예컨대, 전용 회선을 통해 수시 전송시켜 온라인으로 이용할 수도 있다.
이와 같이 구성된 플라즈마 처리 장치(100)는 800℃ 이하의 저온에서 베이스막 등을 손상시키지 않는 플라즈마 처리를 진행시킬 수 있음과 아울러, 플라즈마 균일성이 우수하여, 프로세스의 균일성을 실현할 수 있다.
RLSA 방식의 플라즈마 처리 장치(100)에 있어서는, 이하와 같은 순서로 플라즈마 CVD법에 의해 웨이퍼(W) 표면에 질화 규소막을 퇴적시키는 처리를 행할 수 있다.
우선, 게이트 밸브(26)를 개방으로 하여 반입출구(25)로부터 웨이퍼(W)를 챔버(1) 내로 반입하고, 탑재대(2) 상에 탑재한다. 그리고, 가스 공급계(16)의 질소 함유 가스 공급원(17) 및 Si 함유 가스 공급원(18)으로부터, 질소 함유 가스 및 실리콘 함유 가스를 소정의 유량으로 각각 가스 도입부(15a, 15b)를 통해 챔버(1) 내에 도입한다.
다음으로, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 거쳐 도파관(37)으로 안내하고, 직사각형 도파관(37b), 모드 변환기(40) 및 동축 도파관(37a)을 순차 통과시켜 내부 도체(41)를 통해 평면 안테나 부재(31)에 공급하고, 평면 안테나 부재(31)의 슬롯(마이크로파 방사 구멍(32))으로부터 투과판(28)을 통해 챔버(1) 내에서의 웨이퍼(W)의 위쪽 공간으로 방사시킨다. 마이크로파는 직사각형 도파관(37b) 내에서는 TE 모드로 전파되고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a) 내를 평면 안테나 부재(31)를 향해 전파되어 간다. 이 때의 마이크로파 출력은, 예컨대, 500 내지 3000㎾ 정도로 할 수 있다.
평면 안테나 부재(31)로부터 투과판(28)을 거쳐 챔버(1)에 방사된 마이크로파에 의해 챔버(1) 내에서 전자계가 형성되고, 질소 함유 가스, 실리콘 함유 가스가 각각 플라즈마화된다. 이 마이크로파 여기 플라즈마는, 마이크로파가 평면 안 테나 부재(31)의 다수의 슬롯(마이크로파 방사 구멍(32))으로부터 방사되는 것에 의해, 대략 1×1010 내지 5×1012/㎤의 고밀도이고, 또한 웨이퍼(W) 근방에서는, 대략 1.5eV 이하의 저전자 온도 플라즈마로 된다. 이렇게 하여 형성되는 마이크로파 여기 플라즈마는 베이스막으로의 이온 등에 의한 플라즈마 손상이 적고, 고밀도이므로 플라즈마 중에서 원료 가스가 높은 해리 상태로 되어, SiH, NH, N, H 등의 활성종이 생성되고, 활성종간의 반응에 의해, 질화규소 SixNy(여기서, x, y는 반드시 화학양론적으로 결정되지 않고, 조건에 따라 다른 값을 취함)의 박막이 퇴적된다. 또한, 질화규소 박막의 퇴적을 행하는 동안, 탑재대(2)에 고주파 전원(61)으로부터 소정의 주파수, 예컨대, 13.56㎒의 고주파 전력을 공급한다. 이것에 의해, 웨이퍼(W)를 향해 NH, N+ 등의 질소를 포함하는 활성종을 쉽게 끌어들일 수 있게 된다. 그 결과, 질화 규소막 중의 Si, N, H의 조성비 및 이들의 밀도가 변화되는 것에 의해 매우 높은 압축(compressive) 스트레스를 갖는 질화 규소막을 형성할 수 있는 것으로 생각된다.
그리고, 플라즈마 처리 장치(100)는, 서셉터(2)에 고주파 전원(61)으로부터 고주파 전력을 공급함으로써, 웨이퍼(W)에 바이어스를 인가하여도, 플라즈마의 저전자 온도를 유지할 수 있다는 특징을 갖고 있다.
이것을 데이터에 근거해서 설명한다.
플라즈마의 전자 온도는 플라즈마에 랭뮤어 프로브를 삽입하고, 인가 전압을 제거함으로써 얻어지는 도 3에 나타내는 전압-전류 특성으로부터 구할 수 있다. 구체적으로는, 도 3의 지수 함수 영역의 임의의 위치에서 전류값 I1을 취하고, 그 전류가 e배(약 2.7배)로 되는 전압의 변화 ΔV가 전자 온도(Te)로 된다. 따라서, 지수 함수 영역의 기울기가 같으면 전자 온도는 같다.
그래서, 도 1의 플라즈마 처리 장치(100)에 있어서, 서셉터에 인가하는 고주파 바이어스를 변화시켜 플라즈마를 생성했을 때의 전압-전류 특성을 랭뮤어 프로브로 측정했다. 여기서는, 200㎜ 웨이퍼를 이용하여, Ar 가스를 250mL/min(sccm)의 유량으로 공급하고, 압력: 7.3Pa, 마이크로파 파워: 1000W로 하고, 바이어스 파워를 0, 10, 30, 50W로 변화시켰다. 또, 서셉터에 배치된 전극의 면적은 706.5㎠이다. 그 결과를 도 4에 나타낸다. 이 도면에 나타내는 바와 같이, 지수 함수 영역의 기울기는 바이어스 파워에 관계없이 거의 일정하고, 따라서 전자 온도도 도 5에 나타내는 바와 같이 바이어스 파워(도 5는 바이어스 파워 밀도로 나타냄)에 의존하지 않고 거의 일정한 값으로 되었다. 즉, 웨이퍼(W)에 0.015 내지 1W/㎠의 파워 밀도로 고주파 바이어스를 인가하여도 플라즈마의 저전자 온도 특성을 유지할 수 있다.
따라서, 본 실시 형태와 같이 마이크로파 플라즈마를 생성하는 경우에는, 웨이퍼(W)에 고주파 바이어스를 인가하여도, 플라즈마의 전자 온도가 낮으므로, 이온 등에 의한 손상이 실질적으로 존재하지 않는다.
또, 평행 평판형 플라즈마에서는, 플라즈마 시스 전위가 크기 때문에, 바이어스 파워가 증가함과 아울러 전자 온도가 높아진다(베이스의 전자 온도는 수십eV로 높음).
이와 같이 본 발명에 있어서는, 플라즈마 CVD 시에 탑재대(2)에 고주파 전력을 공급함으로써, 이온 등에 의한 손상이 생기지 않게 하여, 강한 압축(compressive) 스트레스를 갖는 질화 규소막을 성막할 수 있다. 특히, 보통의 인장(tensile) 스트레스를 갖는 질화 규소막을 형성하는 성막 조건에서도, 탑재대(2)에 고주파 전력을 공급함으로써 성막되는 질화 규소막의 스트레스를 압축 스트레스 쪽으로 이동시킬 수 있게 된다. 이 스트레스의 이동폭, 즉, 고주파 전력의 공급에 의해 변화되는 스트레스의 절대값은 고주파 전력의 인가 이외의 성막 조건을 같게 설정한 경우에, 2000MPa 이상, 예컨대, 3000 내지 4500MPa에 이른다.
상기와 같이, 본 발명의 플라즈마 CVD 방법에서는, 탑재대(2)에 고주파 전력을 공급함으로써, 성막 원료 가스의 종류에 관계없이 압축 스트레스를 갖는 질화 규소막을 형성할 수 있다. 예컨대, 질소 함유 가스로서 NH3 가스를 사용하면, 보통은 인장 스트레스를 갖는 질화 규소막이 성막된다. 그러나, RF 바이어스 조건으로(즉, 탑재대(2)에 고주파 전력을 공급하여) 성막을 실시함으로써 강한 압축 스트레스를 갖는 질화 규소막을 형성할 수 있다. 따라서, 스트레스의 강도와 방향(인장 또는 압축)을 제어하는 요인의 하나로서, 고주파 전력을 인가하는 것이 효과적이다. 이 경우, 탑재대(2)에 공급하는 고주파 전력의 파워 밀도(단위 면적당 파워)는 처리 가스의 종류에 관계없이, 0.0032 내지 1 내지 500W/㎠(예컨대, 전극 면적이 314㎠인 경우에 1 내지 500W)로 하는 것이 바람직하다.
또한, 질화 규소막의 압축 스트레스를 최대화하기 위한 고주파 출력의 범위 는 처리 압력에 따라 다르다. 예컨대, 질소 함유 가스로서 NH3 가스, 실리콘 함유 가스로서 Si2H6 가스를 사용하는 경우, NH3 가스의 유량을 100 내지 3000mL/min(sccm), 바람직하게는 400 내지 1000mL/min(sccm), Si2H6 가스의 유량을 1 내지 30mL/min(sccm), 바람직하게는 4 내지 15mL/min(sccm)으로 설정한다. 또한, 예컨대, 질소 함유 가스로서 N2 가스, 실리콘 함유 가스로서, 예컨대, Si2H6 가스를 사용하는 경우, N2 가스 유량을 500 내지 3000mL/min(sccm), 바람직하게는 1000 내지 2000mL/min(sccm), Si2H6 가스 유량을 1 내지 30mL/min(sccm), 바람직하게는 4 내지 15mL/min(sccm)으로 설정한다. 또, 이들 가스계 중, 질소 함유 가스로서 N2 가스, 실리콘 함유 가스로서 Si2H6 가스를 사용하는 경우에는, 수소를 낮게 억제할 수 있으므로, 각종 반도체 장치의 제조 과정에서 열처리가 반복된 경우에, NH3 가스 및 Si2H6 가스를 이용하는 경우보다, 스트레스의 변동을 작게 할 수 있다.
그리고, 상기 NH3 또는 N2를 이용한 가스계에서 1000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 0.1Pa 이상 53Pa 이하로 설정하는 것이 바람직하다.
또한, 2000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 0.1Pa 이상 40Pa 이하로 설정하는 것이 바람직하다.
또한, 3000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서 는, 처리 압력을, 예컨대, 5Pa 이상 25Pa 이하로 설정하는 것이 바람직하고, 이 경우의 고주파 파워는 파워 밀도로 0.016 내지 0.127W/㎠로 하는 것이 바람직하다. 예컨대, 전극 면적이 314㎠인 경우는, 고주파 파워는 5 내지 40W로 된다.
아울러, 3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 7Pa 이상 16Pa 이하로 설정하는 것이 바람직하고, 이 경우의 고주파 파워는 파워 밀도로 0.032 내지 0.096W/㎠로 하는 것이 바람직하다. 예컨대, 전극 면적이 314㎠인 경우는, 고주파 파워는 10 내지 30W로 된다.
또한, 처리 압력이 같은 경우에는, 플라즈마 CVD의 처리 온도가 높을수록 질화 규소막의 압축 스트레스가 강하게 되는 경향이 있기 때문에, 탑재대(2)를 300℃ 이상, 바람직하게는 400 내지 800℃로 가열하는 것이 바람직하다.
또한, 플라즈마 처리 장치(100)에 있어서의 갭(투과판(28)의 하면으로부터 탑재대(2)의 상면까지의 간격)(G)이 넓을수록, 압축 스트레스가 강해지는 경향이 있기 때문에, 갭(G)을, 예컨대, 100 내지 350㎜ 정도로 설정하는 것이 바람직하다.
이상과 같이, 플라즈마 처리 장치(100)를 이용하여, RF 바이어스를 공급하면서 플라즈마 CVD 조건을 선택하여 성막을 실시함으로써, 질화 규소막에 강한 압축 스트레스를 부여할 수 있다. 또한, 예컨대, 처리 압력을 변경함으로써, 스트레스의 크기를 제어할 수 있다.
다음으로 플라즈마 처리 장치(100)를 사용한 플라즈마 CVD에 의해 성막되는 질화 규소막의 적용예에 대하여 도 6 및 도 7(a) 내지 7(c)를 참조하면서 설명한다. 도 6은 MOS(Metal-Oxide-silicon) 구조의 트랜지스터(200)의 개략 구성을 나 타내는 모식적인 단면도이다. 이 트랜지스터(200)는 P형 또는 N형의 Si층(101) 상에, 게이트 절연막(102)을 통해, 예컨대, 폴리실리콘으로 이루어지는 게이트 전극(103)이 형성되어 있다. 게이트 전극(103) 아래의 양쪽에는, 소스(104) 및 드레인(105)이 형성되고, 이들 사이에는, 채널 영역(106)(도 6 중 그물코 부분)이 형성되어 있다. 그리고, 게이트 전극(103)을 덮도록 하여 절연막으로 이루어지는 피복막(라이너)(107)이 형성되어 있다. 본 적용예에서는, 이 피복막(107)을, 플라즈마 처리 장치(100)를 사용한 플라즈마 CVD에 의해 성막할 수 있다. 그 때, 플라즈마 CVD의 조건을 제어함으로써, 상기한대로, 피복막(107)에 인장 스트레스 또는 압축 스트레스를 인가할 수 있다. 특히 RF 바이어스 조건과 처리 압력을 선택함으로써, 강한 압축 스트레스를 갖는 질화 규소막을 성막할 수 있다.
예컨대, 피복막(107)으로서 인장 스트레스를 갖는 질화 규소막을 사용한 경우, 피복막(107)에는, 도 6 중에 검정색 화살표(108)로 나타내는 방향의 스트레스가 가해진다. 그리고, 피복막(107)에 접하는 소스(104) 및 드레인(105)을 구성하는 실리콘에는, 상기 검정색 화살표(108)와 동일 방향의 인장 스트레스가 가해진다. 그 결과, 채널 영역(106)에도 검정색 화살표(108)와 동일 방향의 인장 스트레스가 가해져, 채널 영역(106)에 인장 변형이 생긴다.
반대로, 피복막(107)이 압축 스트레스를 갖는 경우, 피복막(107)에는, 도 6 중에 흰색 화살표(109)로 나타내는 방향의 스트레스가 가해진다. 그리고, 피복막(107)에 접하는 소스(104) 및 드레인(105)을 구성하는 실리콘에는, 상기 흰색 화살표(109)와 동일 방향의 압축 스트레스가 가해진다. 그 결과, 채널 영역(106)에 도, 흰색 화살표(109)와 동일 방향의 압축 스트레스가 가해져, 채널 영역(106)에 압축 변형이 생긴다.
트랜지스터(200)가 전자를 캐리어로 하는 NMOS트랜지스터인 경우에는, 채널 영역(106)에 인장 변형을 부여하면 이동도가 증가하지만, 압축 변형을 부여하면 이동도가 감소한다. 한편, 트랜지스터(200)가 정공을 캐리어로 하는 PMOS 트랜지스터인 경우에는, 채널 영역(106)에 압축 변형을 부여했을 때에 이동도가 증가하고, 인장 변형을 부여하면 이동도가 오히려 감소한다.
따라서, 트랜지스터(200)가 NMOS트랜지스터인 경우에는, 피복막(107)으로서 인장 스트레스를 갖는 질화 규소막을 이용하여, 채널 영역(106)에 인장 변형을 생기게 함으로써, 포화 구동 전류값이나 선형 구동 전류값을 증가시킬 수 있다. 또한, 트랜지스터(200)가 PMOS 트랜지스터인 경우에는, 피복막(107)으로서 압축 스트레스를 갖는 질화 규소막을 이용하여, 채널 영역(106)에 압축 변형을 생기게 함으로써, 포화 구동 전류값이나 선형 구동 전류값을 증가시킬 수 있다. 이와 같이, 피복막(107)에 인장 스트레스 또는 압축 스트레스를 갖는 질화 규소막을 이용함으로써, 트랜지스터(200)의 구동 성능을 개선할 수 있다.
또, 도 6에서는, 스트레스를 갖는 질화 규소막을 피복막(107)에 적용했지만, 그 외에도, 예컨대, 게이트 전극(103)의 양 측부에 형성되는 측벽으로서, 스트레스를 갖는 질화 규소막을 이용할 수 있다.
트랜지스터(200)는, 예컨대, 플라즈마 처리 장치(100)를 이용하여 인장 스트레스 또는 압축 스트레스를 부여할 수 있는 조건으로 게이트 전극(103)을 덮는 피 복막(107)을 형성함으로써 제조할 수 있다. 도 7(a) 및 7(b)는 트랜지스터(200)의 제조 공정의 일부에 본 발명의 플라즈마 CVD 방법을 적용한 예를 설명하는 도면이다.
도 7(a)에 나타내는 트랜지스터 구조는, 이하의 순서로 형성할 수 있다. 우선, P형 또는 N형의 Si층(101)에, 월(wall)(도시하지 않음)을 형성하고, 예컨대, LOCOS법이나 STI(Shallow Trench Isolation)에 의해 소자 분리층(도시하지 않음)을 형성한다. 이어서, 플라즈마 처리나 열처리 등의 수법으로 Si층(101)의 표면에 질화 규소막이나 산화규소막 등의 게이트 절연막(102)을 형성한다. 이 게이트 절연막(102) 상에, 예컨대, CVD에 의해 폴리실리콘층을 성막한 후, 포토리소그래피 기술에 의해 형성된 마스크 패턴에 근거해 에칭하여 게이트 전극(103)을 형성한다. 또, 게이트 전극 구조는, 폴리실리콘층의 단층에 한정되지 않고, 게이트 전극의 비저항을 낮춰 고속화할 목적으로, 예컨대, 텅스텐, 몰리브덴, 탄탈럼, 타이타늄, 코발트, 니켈, 이들의 실리사이드, 나이트라이드, 합금 등을 포함하는 적층 구조로 할 수도 있다. 이와 같이 게이트 전극(103)을 형성한 후에는, 이온 주입 및 활성화 처리를 실시하여 소스(104), 드레인(105)을 형성한다.
다음으로, 도 7(b)에 나타내는 바와 같이, 플라즈마 처리 장치(100)를 이용하여 Si층(101)의 표면과 게이트 전극(103)을 덮도록 질화 규소막을 성막한다. 이 때, 탑재대(2)에 고주파 전력을 공급하면서 성막 반응을 일으키게 함으로써, 강한 압축 스트레스의 질화 규소막을 형성할 수 있다. 그리고, 포토리소그래피 기술에 의해 형성된 마스크 패턴에 근거하여 불필요한 영역의 질화 규소막을 제거하여 피 복막(107)을 형성함으로써, 도 7(c)에 나타내는 바와 같이, MOS 구조의 트랜지스터(200)를 제조할 수 있다. 또, 피복막(107)을 형성한 후에는, 필요에 따라 어닐링을 행할 수도 있다.
또한, 도 8에 나타내는 CMOS 트랜지스터(300)를 제조하는 경우에는, 성막, 포토리소그래피에 의한 패터닝, 에칭 등을 순차 행하여, NMOS 영역(201)과 PMOS 영역(202)을 형성하고, 본 발명의 인장 스트레스 또는 압축 스트레스를 부여할 수 있는 성막 조건으로 질화 규소막의 성막과 에칭을 더욱 행함으로써, NMOS 영역(201)과 PMOS 영역(202)의 각각에 피복막(203, 204)을 형성할 수 있다.
구체적으로는, 실리콘 기판(210)에 NMOS 영역(201)으로 되는 p형 웰(211) 및 PMOS 영역(202)으로 되는 n형 웰(212)을 형성한다. p형 웰(211)의 주면에 게이트 절연막(213)을 통해 poly-Si로 이루어지는 게이트 전극(214)을 형성하고, 게이트 전극(214)의 양쪽에 소스(215) 및 드레인(216)을 형성한다. 그리고, 게이트 전극(214)의 측벽에는 사이드 월(217)을 형성한다. 한편, n형 웰(212)의 주면에 게이트 절연막(213)을 통해 poly-Si로 이루어지는 게이트 전극(224)을 형성하고, 게이트 전극(224)의 양쪽에 소스(225) 및 드레인(226)을 형성한다. 그리고, 게이트 전극(224)의 측벽에는 사이드 월(227)을 형성한다. 또, 참조 부호 230은 소자 분리 영역이다. 이 때의 순서는, 상기 도 7(a) 내지 7(c)에 준한 것으로 된다.
이렇게 하여, NMOS 영역(201) 및 PMOS 영역(202)이 형성된 상태에서, 플라즈마 처리 장치(100)를 이용하여, 전면에 인장 스트레스의 질화 규소막을 퇴적시키고, 에칭에 의해 PMOS 영역(202)으로부터 인장 스트레스의 질화 규소막을 제거하 여, NMOS 영역(201)에만 인장 스트레스의 질화 규소막으로 이루어지는 피복막(203)을 남긴다.
다음으로, 플라즈마 처리 장치(100)를 이용하여, 웨이퍼(W) 상에 압축 스트레스의 질화 규소막을 퇴적시킨다. 그리고 에칭에 의해 NMOS 영역(201)으로부터 압축 스트레스의 질화 규소막을 제거하여, PMOS영역에만 압축 스트레스의 질화 규소막으로 이루어지는 피복막(204)을 남긴다. 이렇게 하여, NMOS 영역(201) 및 PMOS 영역(202)의 각각에서, 질화 규소막의 스트레스를 이용하고, NMOS 영역(201)의 채널 영역(218)에는 인장 변형을 생기게 하고, PMOS 영역(202)의 채널 영역(228)에는 압축 변형을 생기게 하여 성능을 향상시킨 CM0S 트랜지스터를 제조할 수 있다.
또한, 플라즈마 처리 장치(100)를 사용한 플라즈마 CVD에 의해 성막되는 질화 규소막은, 도 9에 나타내는 바와 같은 비휘발성 메모리(400)에도 적용할 수 있다. 이 비휘발성 메모리(400)는 Si 기판(301)의 주면 상에 터널 산화막(302)이 형성되고, 그 위에 폴리실리콘으로 이루어지는 플로팅 게이트(FG)(304)가 형성되고, 이 플로팅 게이트(304) 위에, 예컨대, 산화막, 질화막, 산화막으로 이루어지는 ONO 구조의 유전체막(305)이 형성되고, 또한 유전체막(305) 위에 폴리실리콘으로 이루어지는 컨트롤 게이트(CG)(306)가 형성되며, 컨트롤 게이트(306) 위에는 절연층(307)이 형성되고, 플로팅 게이트(304)와 컨트롤 게이트(306)의 측벽에는 산화 처리에 의해 측벽 산화막(308)이 형성되고, Si 기판(301) 주면의 플로팅 게이트(304)의 양쪽에는 소스(309) 및 드레인(310)이 형성되며, 플로팅 게이트(304), 컨트롤 게이트(306), 소스(309), 드레인(310)을 덮도록 스트레스를 갖는 질화 규소막으로 이루어지는 피복막(311)이 형성되어 있다.
이와 같이 스트레스를 갖는 질화 규소막을 피복막(311)으로 형성함으로써 플로팅 게이트(304)에 적절한 변형을 부여할 수 있다. 즉, 이러한 비휘발성 메모리(400)에 있어서는, 플로팅 게이트(304)의 전하가 터널 산화막을 통해 Si 기판으로 터널링되어 손실되는(터널 전류) 것에 의해, 메모리가 소실되지만, 플로팅 게이트(304)에 적절한 변형을 부여함으로써, 평균 전자 질량과 터널 산화막(302)을 구성하는 SiO2의 장벽 폭이 증가하기 때문에, 터널 전류를 감소시켜 플로팅 게이트(304)가 전하를 보다 안정적으로 유지할 수 있게 된다.
다음으로 본 발명의 기초가 된 시험 결과에 대하여 설명한다.
우선, 도 10은 질화 규소막의 스트레스의 크기와 플라즈마 처리 장치(1)에서의 플라즈마 CVD에서의 처리 압력과의 관계를 나타내는 그래프이다. 여기서는, 가스 종류와 압력의 영향을 조사하기 위해 탑재대(2)에 고주파 전력을 공급하지 않고 성막을 실시하고 있다. 또, 도 10의 세로축은 질화 규소막의 스트레스의 크기를 나타내고, 양(plus) 측은 인장 스트레스, 음(minus) 측은 압축 스트레스이다(도 11 내지 도 15에서도 마찬가지임).
본 시험에 있어서, 질화 규소막은 이하의 플라즈마 CVD 조건으로 성막했다.
<플라즈마 CVD 성막 조건> (NH3/Si2H6계)
NH3 가스 유량: 500mL/min(sccm)
Si2H6 가스 유량: 5mL/min(sccm)
처리 압력: 2.7Pa(20mTorr), 6.7Pa(50mTorr), 40.0Pa(300mTorr) 및 133.3Pa(1Torr)
탑재대(2)의 온도: 400℃
마이크로파 파워: 2000W
<플라즈마 CVD 성막 조건>(N2/Si2H6계)
N2 가스 유량: 1100mL/min(sccm)
Si2H6 가스 유량: 1mL/min(sccm)
Ar 가스 유량: 100mL/min(sccm)
처리 압력: 4.0Pa(30mTorr), 6.7Pa(50 mTorr), 13.3Pa(100mTorr) 및 66.6Pa(500mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 3000W
도 10으로부터, 질소 함유 가스로서 NH3을 사용하여 성막한 질화 규소막은 인장 스트레스를 갖고 있음을 알 수 있다. 또한, NH3을 사용하여 성막한 질화 규소막의 인장 스트레스는 처리 압력이 높아질수록 커지는 경향이 있음을 알 수 있다. 한편, 질소 함유 가스로서, N2를 사용하여 성막한 질화 규소막은 압축 스트레스를 갖고 있음을 알 수 있다. 또한, N2를 사용하여 성막한 질화 규소막의 압축 스트레 스는 처리 압력이 작아질수록 커지는 경향이 있음을 알 수 있다.
다음으로, 탑재대(2)에 고주파 전력을 공급하면서, 이하의 플라즈마 CVD 조건으로 성막했다. 그 결과를 도 11에 나타내었다.
<플라즈마 CVD 성막 조건 1>(NH3/Si2H6계)
NH3 가스 유량: 400mL/min(sccm)
Si2H6 가스 유량: 5mL/min(sccm)
Ar 가스 유량: 200mL/min(sccm)
처리 압력: 133.3Pa(1000mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 1000W
RF 주파수: 400㎑
RF 파워: 0W(공급하지 않음), 10W(파워 밀도: 0.032W/㎠), 20W(파워 밀도: 0.064W/㎠), 30W(파워 밀도: 0.095W/㎠), 50W(파워 밀도: 0.159W/㎠), 70W(파워 밀도: 0.223W/㎠), 100W(파워 밀도: 0.318W/㎠), 200W(파워 밀도: 0.637W/㎠)
<플라즈마 CVD 성막 조건 2>(N2/Si2H6계)
N2 가스 유량(가스 도입부(15a)): 1100mL/min(sccm)
Si2H6 가스 유량: 5mL/min(sccm)
N2 가스 유량(가스 도입부(15b)): 100mL/min(sccm)
처리 압력: 2.7Pa(20mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 2000W
RF 주파수: 400㎑
RF 파워: 0W(공급하지 않음), 10W(파워 밀도: 0.032W/㎠), 20W(파워 밀도: 0.064W/㎠), 30W(파워 밀도: 0.095W/㎠), 50W(파워 밀도: 0.159W/㎠), 70W(파워 밀도: 0.223W/㎠), 100W(파워 밀도: 0.318W/㎠), 200W(파워 밀도: 0.637W/㎠)
도 10과 도 11의 비교로부터, 성막 원료 가스로서 NH3/Si2H6계 가스를 이용한 질화 규소막은 보통의 성막 조건에서는 인장 스트레스를 갖는 것이지만, 소정의 RF 바이어스 조건으로 성막함으로써, 큰 압축 스트레스를 갖게 된 것이 확인되었다. 한편, 성막 원료 가스로서 N2/Si2H6계 가스를 이용하여, 보통의 성막 조건에서도 압축 스트레스를 갖게 되는 질화 규소막에 있어서도, 소정의 RF 바이어스 조건으로 성막함으로써, 압축 스트레스가 증강되는 것을 알 수 있다. 그리고, 도 11에서는, NH3/Si2H6계 가스, N2/Si2H6계 가스의 어느 것을 원료로 하는 경우에도, 질화 규소막의 스트레스와 고주파 출력의 관계는 거의 같아지고 있다.
즉, 바이어스 전극의 전극 면적이 314㎠이고 RF 파워가 10 내지 200W의 범위인 경우에, 1000MPa 이상의 압축 스트레스를 갖는 질화 규소막이 형성되어 있고, 특히, 전극 면적이 314㎠이고 RF 파워가 20 내지 40W의 범위에서는, 2000Mpa 이상의 강한 압축 스트레스를 갖는 질화 규소막이 형성되어 있음을 알 수 있다. 이로 부터, RF 바이어스 조건으로는, RF 파워 밀도가 0.032 내지 0.637W/㎠인 범위가 바람직하고, 0.064 내지 0.127W/㎠가 더 바람직한 것이 확인되었다. 이것에 의해, 성막 원료 가스의 종류에 관계없이, 압축 스트레스의 질화 규소막을 성막할 수 있다.
또한, 압축 스트레스가 가장 커진 RF 바이어스 조건은, 파워 밀도로 약 0.095W/㎠(전극 면적: 314㎠, RF 파워: 약30W)였다. 따라서, 탑재대(2)에 공급하는 고주파 전력은 0.1 내지 100W가 바람직하고, 0.1 내지 40W가 더 바람직하다고 생각된다. 즉, 이 전극 면적에 따라 큰 압축 스트레스가 얻어지는 파워 밀도가 되도록 파워 범위를 설정하는 것이 바람직하다.
다음으로, 이하의 조건으로 질화 규소막을 성막하고, RF 바이어스 조건으로 압력이 스트레스에 주는 영향을 조사했다. 여기서는, 이하의 N2/Si2H6계와 NH3/Si2H6계에 대하여 행하였다.
<플라즈마 CVD 조건>
(1) N2/Si2H6계
N2 가스 유량(가스 도입부(15a)): 1100mL/min(sccm)
Si2H6 가스 유량: 3mL/min(sccm)
N2 가스 유량(가스 도입부(15b)): 100mL/min(sccm)
처리 압력: 2.67Pa(20mTorr), 13.3Pa(100mTorr) 및 66.6Pa(500mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 3000WRF
주파수: 13.56㎐
RF 파워: 0W(공급하지 않음), 10W(파워 밀도: 0.032W/㎠), 20W(파워 밀도: 0.064W/㎠), 30W(파워 밀도: 0.095W/㎠), 50W(파워 밀도: O.159W/㎠)
(2) NH3/Si2H6계
NH3 가스 유량: 400mL/min(sccm)
Si2H6 가스 유량: 3 또는 5mL/min(sccm)
Ar 가스 유량: 200mL/min(sccm)
처리 압력: 2.67Pa(20mTorr), 13.3Pa(100mTorr) 및 66.6Pa(500mTorr)
탑재대(2)의 온도: 400℃
마이크로파 파워: 3000W
RF 주파수: 400㎐
RF 파워: 0W(공급하지 않음), 10W(파워 밀도: 0.032W/㎠), 20W(파워 밀도: 0.064W/㎠), 30W(파워 밀도: 0.095W/㎠), 50W(파워 밀도: O.159W/㎠)
도 12 및 도 13에 N2/Si2H6계에서의 결과를 나타내고, 도 14에 NH3/Si2H6계의 결과를 나타낸다.
도 12로부터, N2를 이용한 가스계에서, 1000MPa 이상의 압축 스트레스를 갖 는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 0.1Pa 이상 53Pa 이하로 설정하면 바람직하다는 것을 알 수 있다. 또한, 2000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 0.1Pa 이상 40Pa 이하로 설정하면 바람직하다는 것을 알 수 있다. 또한, 3000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 5Pa 이상 25Pa 이하로 설정하면 바람직하다는 것을 알 수 있다. 또, 이 경우의 고주파의 파워는 5 내지 40W로 하면 좋다. 또한, 3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 성막하기 위해서는, 처리 압력을, 예컨대, 7Pa 이상 16Pa 이하로 설정하면 좋고, 이 경우의 고주파의 파워는 10 내지 30W로 하면 좋다. 즉, 바이어스용 고주파의 파워 밀도는, 0.016 내지 0.127W/㎠가 바람직하고, 0.032 내지 0.095W/㎠가 더 바람직하다.
또한, 도 13으로부터, 처리 압력이 13.3Pa(100mTorr)인 경우에는, RF 파워 밀도가 0.032 내지 0.095W/㎠(RF 파워: 10 내지 30W) 정도이고, 3500Mpa라는 강한 압축 스트레스의 질화 규소막을 형성할 수 있었다. 또한, 처리 압력이 2.67Pa(20mTorr)인 경우에는, RF 파워 밀도가 0.095 내지 0.127W/㎠(RF 파워: 30 내지 40W)정도이고, 2000MPa를 초과하는 압축 스트레스의 질화 규소막을 형성할 수 있었다. 한편, 처리 압력이 66.6Pa(500mTorr)인 경우에는, 고주파 전력을 공급하여도 질화 규소막에 압축 스트레스를 부여할 수는 없었다.
NH3/Si2H6계에 대해서는 도 14에 나타내는 바와 같이, 처리 압력에 의해, 최 대의 압축 스트레스가 얻어지는 고주파의 파워 밀도가 다르고, 처리 압력이 높을수록 최대의 압축 스트레스를 얻기 위한 파워 밀도가 커지는 경향이 있는 것이 확인되었다.
다음으로 탑재대(2)에 공급하는 고주파 전력의 주파수의 영향에 대하여 검토했다. 여기서는, 처리 압력을 13.3Pa(100mTorr)로 하고, 탑재대(2)에 공급하는 고주파 전력의 주파수를 400㎑로 한 경우와 13.56㎒로 한 경우에 대하여 RF 파워 밀도를 변화시켜 질화 규소막의 스트레스를 측정했다. 그 결과를 도 15에 나타낸다. 이 도면으로부터 13.56㎒의 쪽이 압축 스트레스가 커지는 것이 확인되었다.
다음으로, 본 발명의 효과를 확인한 시험 결과에 대하여 설명한다.
(1) 내열성 평가
플라즈마 처리 장치(100)를 이용하여, 인장 스트레스 및 압축 스트레스를 갖는 질화 규소막을 성막한 후, 어닐링을 실시하여, 열처리가 질화 규소막의 스트레스에 미치는 영향에 대하여 조사했다. 성막 조건 및 어닐링 조건은 이하와 같다.
<플라즈마 CVD 조건(NH3/Si2H6계)>
NH3 가스 유량: 400mL/min(sccm)
Si2H6 가스 유량: 5mL/min(sccm)
처리 압력: 133.3Pa(1000mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 1㎾
<플라즈마 CVD 조건(N2/Si2H6계)>
N2 가스 유량(가스 도입부(15a)): 1100mL/min(sccm)
Si2H6 가스 유량: 5mL/min(sccm)
N2 가스 유량(가스 도입부(15b)): 100mL/min(sccm)
처리 압력: 2.7Pa(20mTorr)
탑재대(2)의 온도: 500℃
마이크로파 파워: 1㎾
<어닐링 조건>
처리 온도: 800℃
처리 압력: 101308Pa
처리 시간: 10분, 20분 또는 30분
도 16은 질화 규소막의 스트레스와 어닐링 시간의 관계를 나타내고 있다. 이 도 16으로부터, 원료 가스로서 Si2H6과 N2를 이용하여 상기 조건으로 성막한 압축 스트레스를 갖는 질화 규소막은 Si2H6과 NH3를 이용하여 상기 조건으로 성막한 압축 스트레스를 갖는 질화 규소막과 비교하여, 어닐링 전후의 스트레스의 변동폭이 현저히 작고, 내열성이 우수한 것을 확인할 수 있었다. 이 결과로부터, 플라즈마 CVD에 대하여, 원료 가스로서 Si2H6과 N2를 이용하여, RF 바이어스를 인가하여 막 중의 수소를 낮게 억제함으로써, 각종 반도체 장치의 제조 과정에서 반복하는 열처리에 대하여 높은 스트레스를 유지하면서 우수한 내성을 갖는 질화 규소막이 얻어지는 것이 분명해졌다.
또, 본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 사상의 범위 내에서 여러 가지의 변형이 가능하다.
예컨대, 상기 실시 형태에서는, 인장 스트레스 또는 압축 스트레스를 갖는 질화 규소막을, 트랜지스터의 피복막(라이너)에 적용하여 구동 특성을 향상시키는 예를 들었지만, 이것에 한정되지 않고, 본 발명은 스트레스를 이용하여 디바이스 특성을 개선할 수 있는 여러 가지의 반도체 장치의 제조에서도 적용할 수 있다.

Claims (38)

  1. 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 준비하는 단계,
    상기 탑재대에 피처리 기판을 탑재하는 단계,
    상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및
    상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계
    를 포함하는 플라즈마 CVD 방법.
  2. 제 1 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.0032 내지 1.59W/㎠인 플라즈마 CVD 방법.
  3. 제 1 항에 있어서,
    상기 고주파 전력의 주파수는 400㎑ 내지 27㎒인 플라즈마 CVD 방법.
  4. 제 1 항에 있어서,
    1000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 플라즈마 CVD 방법.
  5. 제 4 항에 있어서,
    0.1Pa 이상 53Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 플라즈마 CVD 방법.
  6. 제 1 항에 있어서,
    2000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 플라즈마 CVD 방법.
  7. 제 6 항에 있어서,
    0.1Pa 이상 40Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 플라즈마 CVD 방법.
  8. 제 1 항에 있어서,
    3000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 플라즈마 CVD 방법.
  9. 제 8 항에 있어서,
    5Pa 이상 25Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 플라즈마 CVD 방법.
  10. 제 8 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.016 내지 0.127W/㎠인 플라즈마 CVD 방법.
  11. 제 1 항에 있어서,
    3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 플라즈마 CVD 방법.
  12. 제 11 항에 있어서,
    7Pa 이상 16Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 플라즈마 CVD 방법.
  13. 제 11 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.032 내지 0.095W/㎠인 플라즈마 CVD 방법.
  14. 제 1 항에 있어서,
    상기 질소 함유 가스로서 암모니아 가스를 이용하는 플라즈마 CVD 방법.
  15. 제 1 항에 있어서,
    상기 질소 함유 가스로서 질소 가스를 이용하는 플라즈마 CVD 방법.
  16. 제 1 항에 있어서,
    상기 실리콘 함유 가스가 다이실레인(Si2H6)인 플라즈마 CVD 방법.
  17. 제 1 항에 있어서,
    상기 질화 규소막을 퇴적시킬 때의 처리 온도가 300℃ 내지 800℃인 플라즈마 CVD 방법.
  18. 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 준비하는 단계,
    상기 탑재대에 피처리 기판을 탑재하는 단계,
    상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하며, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및
    상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계
    를 포함하는 질화 규소막의 형성 방법.
  19. 제 18 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.0032 내지 1.59W/㎠인 질화 규소막의 형성 방법.
  20. 제 18 항에 있어서,
    상기 고주파 전력의 주파수는 400㎑ 내지 27㎒인 질화 규소막의 형성 방법.
  21. 제 18 항에 있어서,
    1000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 질화 규소막의 형성 방법.
  22. 제 21 항에 있어서,
    0.1Pa 이상 53Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법.
  23. 제 18 항에 있어서,
    2000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 질화 규소막의 형성 방법.
  24. 제 23 항에 있어서,
    0.1Pa 이상 40Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법.
  25. 제 18 항에 있어서,
    3000MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 질화 규소막의 형성 방법.
  26. 제 25 항에 있어서,
    5Pa 이상 25Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법.
  27. 제 25 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.016 내지 0.127W/㎠인 질화 규소막의 형성 방법.
  28. 제 18 항에 있어서,
    3500MPa 이상의 압축 스트레스를 갖는 질화 규소막을 형성하는 질화 규소막의 형성 방법.
  29. 제 28 항에 있어서,
    7Pa 이상 16Pa 이하의 처리 압력으로 상기 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법.
  30. 제 28 항에 있어서,
    상기 고주파 전력의 파워 밀도는 0.032 내지 0.095W/㎠인 질화 규소막의 형성 방법.
  31. 제 18 항에 있어서,
    상기 질소 함유 가스로서 암모니아 가스를 이용하는 질화 규소막의 형성 방법.
  32. 제 18 항에 있어서,
    상기 질소 함유 가스로서 질소 가스를 이용하는 질화 규소막의 형성 방법.
  33. 제 18 항에 있어서,
    상기 실리콘 함유 가스가 다이실레인(Si2H6)인 질화 규소막의 형성 방법.
  34. 제 18 항에 있어서,
    상기 질화 규소막을 퇴적시킬 때의 처리 온도가 300℃ 내지 800℃인 질화 규소막의 형성 방법.
  35. 반도체 기판의 주면에 절연막을 통해 게이트 전극이 형성되고, 그 양쪽의 주면 영역에 소스 및 드레인이 형성된 구조체를 준비하는 단계, 및 상기 게이트 전극 및 소스 및 드레인을 피복하도록 질화 규소막을 형성하는 단계를 포함하는 반도체 장치의 제조 방법으로서,
    상기 질화 규소막은,
    진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 및 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구를 구비한 플라즈마 처리 장치를 준비하는 단계,
    상기 탑재대에 피처리 기판을 탑재하는 단계,
    상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하며, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및
    상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 것
    을 포함하는 방법에 의해 형성된 반도체 장치의 제조 방법.
  36. 컴퓨터 상에서 동작하고, 진공 배기 가능한 처리실, 상기 처리실 내에서 피처리체를 탑재하는 탑재대, 마이크로파를 발생하는 마이크로파 발생원, 복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나, 상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및 상기 탑재대에 고주파 전력을 공급하는 고주파 전원을 구비한 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서,
    상기 프로그램은, 실행 시에,
    상기 탑재대에 피처리 기판을 탑재하는 단계,
    상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단계, 및
    상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계
    를 포함하는 플라즈마 CVD 방법이 실시되도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 기억 매체.
  37. 진공 배기 가능한 처리실,
    상기 처리실 내에서 피처리체를 탑재하는 탑재대,
    마이크로파를 발생하는 마이크로파 발생원,
    복수의 슬롯을 갖고 상기 마이크로파 발생원에서 발생한 마이크로파를 상기 슬롯을 통해 상기 처리실 내로 도입하는 평면 안테나,
    상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구,
    상기 탑재대에 고주파 전력을 공급하는 고주파 전원, 및
    상기 탑재대에 피처리 기판을 탑재하는 단계, 상기 처리실 내로 질소 함유 가스와 실리콘 함유 가스를 도입하고, 이들 가스를 상기 마이크로파에 의해 플라즈마화하며, 이 플라즈마에 의해 피처리 기판의 표면에 질화 규소막을 퇴적시키는 단 계, 및 상기 질화 규소막을 퇴적시키고 있을 때에, 상기 탑재대에 고주파 전력을 공급하는 단계를 포함하는 플라즈마 CVD 방법이 실시되도록 제어하는 제어부
    를 구비하는 플라즈마 처리 장치.
  38. 플라즈마를 이용하여 피처리 기판을 처리하기 위한 진공 배기 가능한 처리실,
    상기 처리실 내에서 피처리 기판을 탑재하는 탑재대,
    상기 처리실 내로 마이크로파를 도입하는 복수의 슬롯을 갖는 평면 안테나,
    상기 처리실 내에 성막 원료 가스를 공급하는 가스 공급 기구, 및
    상기 탑재대에 고주파 전력을 공급하는 고주파 전원
    을 구비하는 플라즈마 CVD 장치.
KR1020087029276A 2006-05-31 2007-05-30 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치 KR101063083B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-152434 2006-05-31
JP2006152434 2006-05-31
PCT/JP2007/060976 WO2007139142A1 (ja) 2006-05-31 2007-05-30 プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
KR20090005405A true KR20090005405A (ko) 2009-01-13
KR101063083B1 KR101063083B1 (ko) 2011-09-07

Family

ID=38778660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029276A KR101063083B1 (ko) 2006-05-31 2007-05-30 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치

Country Status (6)

Country Link
US (1) US8114790B2 (ko)
JP (1) JP5341510B2 (ko)
KR (1) KR101063083B1 (ko)
CN (1) CN101454880B (ko)
TW (1) TW200807511A (ko)
WO (1) WO2007139142A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
KR20100129311A (ko) 2008-03-31 2010-12-08 도쿄엘렉트론가부시키가이샤 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2009123325A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246211A (ja) 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
DE102008045034B4 (de) * 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
JP5460011B2 (ja) * 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2011042949A1 (ja) * 2009-10-05 2011-04-14 株式会社島津製作所 表面波プラズマｃｖｄ装置および成膜方法
KR101675106B1 (ko) * 2010-05-26 2016-11-11 주식회사 탑 엔지니어링 화학 기상 증착 장치 및 방법
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
GB201300799D0 (en) * 2013-01-16 2013-02-27 Uni I Olso Langmuir Probe
JP6146160B2 (ja) * 2013-06-26 2017-06-14 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置
EP3428959B1 (en) * 2016-03-11 2023-03-01 Taiyo Nippon Sanso Corporation Method for producing silicon nitride film, and silicon nitride film
DE102017204257A1 (de) * 2017-03-14 2018-09-20 Schunk Kohlenstofftechnik Gmbh Beschichtetes Produkt und Verfahren zur Herstellung
KR102217171B1 (ko) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US11217443B2 (en) * 2018-11-30 2022-01-04 Applied Materials, Inc. Sequential deposition and high frequency plasma treatment of deposited film on patterned and un-patterned substrates
TW202229613A (zh) * 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
JP3519600B2 (ja) * 1998-05-21 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
JP4334225B2 (ja) * 2001-01-25 2009-09-30 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP4794838B2 (ja) * 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8216684B2 (en) * 2005-02-01 2012-07-10 Mitsu Chemicals, Inc. Method for bonding members, composite film and use thereof
CN101194345B (zh) * 2005-06-08 2010-05-19 国立大学法人东北大学 等离子体氮化处理方法和处理装置、半导体装置制造方法
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers

Also Published As

Publication number Publication date
CN101454880A (zh) 2009-06-10
TW200807511A (en) 2008-02-01
CN101454880B (zh) 2012-05-02
WO2007139142A1 (ja) 2007-12-06
KR101063083B1 (ko) 2011-09-07
US20090203228A1 (en) 2009-08-13
JP5341510B2 (ja) 2013-11-13
US8114790B2 (en) 2012-02-14
JPWO2007139142A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
KR101063083B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법, 반도체 장치의 제조 방법 및 플라즈마 ｃｖｄ 장치
KR101244590B1 (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
KR102009923B1 (ko) 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
JP5138261B2 (ja) シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5078617B2 (ja) 選択的プラズマ処理方法およびプラズマ処理装置
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
TW201130398A (en) Microwave plasma processing device and microwave plasma processing method
KR20190095130A (ko) 보론계 막의 성막 방법 및 성막 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee