JP5608315B2 - キャパシタ用電極及びその製造方法、キャパシタ - Google Patents
キャパシタ用電極及びその製造方法、キャパシタ Download PDFInfo
- Publication number
- JP5608315B2 JP5608315B2 JP2007312469A JP2007312469A JP5608315B2 JP 5608315 B2 JP5608315 B2 JP 5608315B2 JP 2007312469 A JP2007312469 A JP 2007312469A JP 2007312469 A JP2007312469 A JP 2007312469A JP 5608315 B2 JP5608315 B2 JP 5608315B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ruo
- gas
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
C.M.Chu,et.al.,Symp.On.VLSI Tech,Dig.,2001,T4B−3 Electrodes for high dielectric constant materials,Patent Number,US−5520992
そこで、本発明者は鋭意検討した結果、キャパシタ用電極を、酸素原子と窒素原子を特定の濃度分布で分布させた膜とすることにより、仕事関数が高く、且つ熱耐性のある低抵抗な電極材料として使用可能なことを発見した。すなわち、本発明は、仕事関数値が高く、熱耐性を有する低抵抗なキャパシタ用電極を提供することを目的とする。
互いに対向する第1面及び第2面を有するキャパシタ用電極であって、
酸素原子及び窒素原子を含有し、
厚み方向における前記第1面と第2面の間に、前記酸素原子の濃度が最大値を示す位置Aを有し、
前記窒素原子は、前記位置Aよりも第1面側にのみ存在することを特徴とする、キャパシタ用電極に関する。
本発明は、キャパシタ用の誘電体膜に接する第1面と、第1面に対向する反対側の第2面と、を有するキャパシタ用電極に関する。このキャパシタ用電極は、酸素原子及び窒素原子を含有する。そして、厚み方向における第1面と第2面の間に酸素原子が最大濃度を示す位置Aを有し、窒素原子は、この位置Aよりも第1面側にのみ存在するという特徴(以下、この窒素原子と酸素原子の組成分布を「組成プロファイル」と記載する。)を有する。この位置Aは、第1面及び第2面と平行な面状に存在する。
図2(d)は、このキャパシタ用電極の一例を表したものである。
(測定条件)
入射イオンエネルギー:300keV、イオン種:He+、入射角:試料の面方向に垂直な法線に対して45度、試料への印加電流:25nA、照射量:90μC
(測定方法)
試料の面方向に垂直な法線に対して45度の角度で、入射エネルギー300keVのHe+を試料に照射し、散乱されたHe+を設定散乱角で偏向磁場エネルギー分析器により検出した。
(解析方法)
(1)酸素の高エネルギー側エッジの中点を基準にして横軸のチャンネルを散乱イオンエネルギーに変換する。
(2)システムバックグラウンドを差し引く。
(3)酸素のバックグラウンドを直線により差し引く。
(4)窒素のバックグラウンドを、窒素を含有しない試料のシグナルにより見積もり差し引く。
(5)シミュレーションフィッティングにより深さ方向の濃度プロファイルを求める。
RuOx膜中のRu、Oの平均組成の範囲は1<O/Ru<2であることが好ましい。また、RuON膜中のRu、O、Nの平均組成の範囲は5<N/(N+Ru+O)<30、1<O/(Ru+O)<2であることが好ましい。
本発明のキャパシタ用電極の製造方法は、以下の工程を有する。
(1)シリコン基板上にRu膜を形成する工程、
(2)Ru膜上にRuOx膜を形成する工程、
(3)RuOx膜上にRuON膜を形成する工程。
ALD(Atomic Layer Deposition)法によって下記工程(1a)〜(1d)を1サイクルとして複数回のサイクルを実施することによりシリコン基板上にRu膜を形成する工程であることが好ましい。
(1b)Ru原料ガスをパージする工程、
(1c)Ru膜上にO2ガスを供給する工程、
(1d)O2ガスをパージする工程。
第一の方法:
工程(2)において、
Ru膜上にO3ガスを供給し、Ru膜を構成するRuの一部とO3を反応させることによりRu膜上にRuOx膜を形成し、
工程(3)において、
RuOx膜上にNH3ガスを供給し、RuOx膜を構成するRuOxの一部とNH3を反応させることによりRuOx膜上にRuON膜を形成することが好ましい。
第一の方法の工程(2)では、工程(1)で予め形成したRu膜の一部がRuOx膜となる。また、第一の方法の工程(3)では、工程(2)で形成したRuOx膜の一部がRuON膜となる。
工程(2)は、
ALD(Atomic Layer Deposition)法によって下記工程(2a)〜(2d)を1サイクルとして複数回のサイクルを実施することによりRuOx膜を形成する工程であり、
(2a)Ru原料ガスを供給してRu膜1を形成する工程、
(2b)Ru原料ガスをパージする工程、
(2c)Ru膜1上にO2ガス及びO3ガスの少なくとも一方からなる反応ガス1を供給して反応させることによりRu膜1をRuOx膜1とする工程、
(2d)反応ガス1をパージする工程、
工程(3)は、
ALD(Atomic Layer Deposition)法によって下記工程(3a)〜(3e)を1サイクルとして複数回のサイクルを実施することによりRuON膜を形成する工程であることが好ましい。
(3b)Ru原料ガスをパージする工程、
(3c)Ru膜2上にO2ガス及びO3ガスの少なくとも一方からなる反応ガス2を供給して反応させることによりRu膜2をRuOx膜2とする工程、
(3d)反応ガス2をパージする工程、
(3e)RuOx膜2上にNH3ガスを供給して反応させることによりRuOx膜2をRuON膜とする工程。
第1実施例として、図2を用いて、本発明の製造方法の一例を以下に説明する。なお、本実施例は、上記第一の方法に対応する方法である。
まず、シリコン基板を準備し、このシリコン基板上にALD(Atomic Layer Deposition)法により、Ru膜を成膜する。この工程を以下に示す。
Ru膜の成膜工程:
(1a)シリコン基板を反応チャンバー内に設置し、シリコン基板の温度を300℃に加熱すると共に、20ms以下の時間から1sの時間の範囲で、反応チャンバー内にRu原料ガスを供給する。
(1b)次に、反応チャンバー内のRu原料ガスをパージする。
(1c)この後、反応チャンバー内に3秒以下の時間でO2ガスを供給する。
(1d)この後、反応チャンバー内のO2ガスをパージする。
上記で得たRu膜に対して5〜100秒、Ru膜を構成するRuの一部とO3を反応させることにより酸素濃度の最大値を有するRuOx膜を成膜する。なお、この工程では、途中で成膜条件を変更しても、成膜条件を一定としても良い。
上記RuOx膜上にNH3ガスを供給し、RuOx膜を構成するRuOxの一部とNH3を反応させることにより、RuOx膜の表面側の部分のみを窒化させてRuON膜を形成する。この窒化処理は例えば、550℃、30分の処理条件で行うことができる。
第2実施例として、図3を用いて、本発明の製造方法の他の一例を以下に説明する。なお、本実施例は、上記第二の方法に対応する方法である。
この実施例では、ALD(Atomic Layer Deposition)法によりRu膜の成膜を行う点で第1実施例と共通するが、RuOx膜及びRuON膜の成膜をそれぞれALD法により複数サイクルで行う点が第1実施例と異なる。
Ru膜の成膜工程(図3(a)):
(1a)シリコン基板を反応チャンバー内に設置し、シリコン基板の温度を300℃に加熱すると共に、20ms以下の時間から1sの時間の範囲で、反応チャンバー内にRu原料ガスを供給する。
(1b)次に、反応チャンバー内のRu原料ガスをパージする。
(1c)この後、反応チャンバー内に3秒以下の時間でO2ガスを供給する。
(1d)この後、反応チャンバー内のO2ガスをパージする。
上記(1a)〜(1d)の工程の1サイクルにより、約0.1nmのRu膜を成膜することができる。
(2a)20ms以下の時間から1sまでの時間の範囲で、Ru原料ガスを反応チャンバー内に供給して、Ru膜1を形成する工程、
(2b)反応チャンバー内のRu原料ガスをパージする工程、
(2c)反応チャンバー内のRu膜1上に、O2又はO3からなる反応ガス1を、1sec以上60秒未満の時間で供給して反応させることによりRu膜1をRuOx膜1とする工程、
(2d)反応チャンバー内の反応ガス1をパージする工程。
上記(2a)〜(2d)の工程の1サイクルにより約0.1nmのRuOx膜を成膜することができる。
なお、この成膜工程では、サイクルごとに工程(2a)、(2d)等の成膜条件を変更しても、成膜条件を一定としても良い。
(3a)20ms以下の時間から1sまでの時間の範囲で、Ru原料ガスを反応チャンバー内に供給してRu膜2を形成する工程、
(3b)反応チャンバー内のRu原料ガスをパージする工程、
(3c)反応チャンバー内に、O2又はO3からなる反応ガス2を、1sec以上60秒未満の時間でRu膜2上に供給、反応させることによりRu膜2をRuOx膜2とする工程、
(3d)反応チャンバー内の反応ガス2をパージする工程、
(3e)反応チャンバー内のRuOx膜2上にNH3ガスを供給して、10秒以下のNH3プラズマ処理反応を行うことによりRuOx膜2をRuON膜とする工程。
上記(3a)〜(3e)の工程の1サイクルにより約0.1nmのRuON膜を成膜することができる。
なお、この成膜工程では、サイクルごとに工程(3a)、(3c)、(3e)等の成膜条件を変更しても、成膜条件を一定としても良い。
本発明のキャパシタは、2つのキャパシタ用電極と、この2つのキャパシタ用電極間に、2つのキャパシタ用電極の第1面に接するように設けられた誘電体膜と、を備える。すなわち、第一のキャパシタ用電極、第一のキャパシタ用電極の第1面に接するように設けられた誘電体膜、誘電体膜上に第1面が接するように設けられた第二のキャパシタ用電極、をこの順に備える。
また、本発明のキャパシタは、DRAM以外にもキャパシタを使用する半導体デバイスであれば、特に限定されることなく適用することが可能である。
2 第2面
3 キャパシタ用電極
4 誘電体膜
5 厚み方向
6 位置A
12 ワード線(ゲート電極)
14 ビットコンタクトプラグ
15 ビット線
17 キャパシタ用コンタクトプラグ
20 ソース/ドレイン領域
21 素子分離領域
22 誘電体膜
23 上部電極
24 下部電極
25 ビット線
26 キャパシタ用コンタクトプラグ
27 層間絶縁膜
28 ゲート電極
29 ビットコンタクトプラグ
Claims (9)
- 2つのキャパシタ用電極であって、各キャパシタ用電極は互いに対向する第1面及び第2面を有する2つのキャパシタ用電極と、
2つのキャパシタ用電極間に、各キャパシタ用電極の第1面に接するように設けられた誘電体膜と、
を備え、
2つのキャパシタ用電極のうち各キャパシタ用電極は、酸素原子及び窒素原子を含有し、
2つのキャパシタ用電極のうち各キャパシタ用電極は、厚み方向における前記第1面と第2面の間に、前記酸素原子の濃度が最大値となる位置Aを有し、
前記窒素原子は、前記位置Aよりも第1面側にのみ存在し、
2つのキャパシタ用電極のうち各キャパシタ用電極は、Ru膜と、RuO x 膜と、RuON膜とをこの順に有する積層膜を有し、
前記Ru膜は前記第2の面を有し、
前記RuON膜は前記誘電体膜に接する前記第1の面を有することを特徴とするキャパシタ。 - 前記誘電体膜の比誘電率が40〜1000であることを特徴とする請求項1に記載のキャパシタ。
- 前記誘電体膜は、SrTiO3、TiO2、La2O3、Y2O3、HfO2、ZrO2及び(Ba,Sr)TiO3からなる群から選択された少なくとも一種を含むことを特徴とする請求項1又は2に記載のキャパシタ。
- (1)シリコン基板上にRu膜を形成する工程と、
(2)Ru膜上にRuOx膜を形成する工程と、
(3)RuOx膜上にRuON膜を形成する工程と、
(4)RuON膜上に誘電体膜を形成する工程と、
(5)誘電体膜上にRuON膜を形成する工程と、
(6)RuON膜上にRuO x 膜を形成する工程と、
(7)RuO x 膜上にRu膜を形成する工程と、
を有し、
第1のキャパシタ用電極は前記工程(1)〜(3)によって形成され、第2のキャパシタ用電極は前記工程(5)〜(7)によって形成されることを特徴とするキャパシタの製造方法。 - 前記工程(1)および(7)は、
ALD(Atomic Layer Deposition)法によって下記工程(1a)〜(1d)を1サイクルとして複数回のサイクルを実施することにより、シリコン基板上にRu膜を形成する工程であることを特徴とする請求項4に記載のキャパシタの製造方法。
(1a)前記シリコン基板上にRu原料ガスを供給してシリコン基板上にRu膜を形成する工程、
(1b)前記Ru原料ガスをパージする工程、
(1c)前記Ru膜上にO2ガスを供給する工程、
(1d)前記O2ガスをパージする工程。 - 前記工程(2)および(6)において、
前記Ru膜上にO3ガスを供給し、前記Ru膜を構成するRuの一部とO3を反応させることによりRu膜上にRuOx膜を形成し、
前記工程(3)および(5)において、
前記RuOx膜上にNH3ガスを供給し、前記RuOx膜を構成するRuOxの一部とNH3を反応させることによりRuOx膜上にRuON膜を形成することを特徴とする請求項4又は5に記載のキャパシタの製造方法。 - 前記工程(2)および(6)は、
ALD(Atomic Layer Deposition)法によって下記工程(2a)〜(2d)を1サイクルとして複数回のサイクルを実施することによりRuOx膜を形成する工程であり、
(2a)Ru原料ガスを供給してRu膜1を形成する工程、
(2b)前記Ru原料ガスをパージする工程、
(2c)前記Ru膜1上にO2ガス及びO3ガスの少なくとも一方からなる反応ガス1を供給して反応させることにより前記Ru膜1をRuOx膜1とする工程、
(2d)前記反応ガス1をパージする工程、
前記工程(3)および(5)は、
ALD(Atomic Layer Deposition)法によって下記工程(3a)〜(3e)を1サイクルとして複数回のサイクルを実施することによりRuON膜を形成する工程であることを特徴とする請求項4又は5に記載のキャパシタの製造方法。
(3a)Ru原料ガスを供給してRu膜2を形成する工程、
(3b)前記Ru原料ガスをパージする工程、
(3c)前記Ru膜2上にO2ガス及びO3ガスの少なくとも一方からなる反応ガス2を供給して反応させることにより前記Ru膜2をRuOx膜2とする工程、
(3d)前記反応ガス2をパージする工程、
(3e)前記RuOx膜2上にNH3ガスを供給して反応させることにより前記RuOx膜2をRuON膜とする工程。 - 前記工程(2)において、
Ru膜上にO 3 ガスを供給し、Ru膜を構成するRuの一部とO 3 を反応させることによりRu膜上にRuO x 膜を形成し、
前記工程(6)は、
ALD(Atomic Layer Deposition)法によって下記工程(2a)〜(2d)を1サイクルとして複数回のサイクルを実施することによりRuO x 膜を形成する工程であり、
(2a)Ru原料ガスを供給してRu膜1を形成する工程、
(2b)前記Ru原料ガスをパージする工程、
(2c)前記Ru膜1上にO 2 ガス及びO 3 ガスの少なくとも一方からなる反応ガス1を供給して反応させることにより前記Ru膜1をRuO x 膜1とする工程、
(2d)前記反応ガス1をパージする工程、
前記工程(3)において、
RuO x 膜上にNH 3 ガスを供給し、RuO x 膜を構成するRuO x の一部とNH 3 を反応させることによりRuO x 膜上にRuON膜を形成し、
前記工程(5)は、
ALD(Atomic Layer Deposition)法によって下記工程(3a)〜(3e)を1サイクルとして複数回のサイクルを実施することによりRuON膜を形成する工程であることを特徴とする請求項4又は5に記載のキャパシタの製造方法。
(3a)Ru原料ガスを供給してRu膜2を形成する工程、
(3b)前記Ru原料ガスをパージする工程、
(3c)前記Ru膜2上にO 2 ガス及びO 3 ガスの少なくとも一方からなる反応ガス2を供給して反応させることにより前記Ru膜2をRuO x 膜2とする工程、
(3d)前記反応ガス2をパージする工程、
(3e)前記RuO x 膜2上にNH 3 ガスを供給して反応させることにより前記RuO x 膜2をRuON膜とする工程。 - 前記工程(2)は、
ALD(Atomic Layer Deposition)法によって下記工程(2a)〜(2d)を1サイクルとして複数回のサイクルを実施することによりRuO x 膜を形成する工程であり、
(2a)Ru原料ガスを供給してRu膜1を形成する工程、
(2b)前記Ru原料ガスをパージする工程、
(2c)前記Ru膜1上にO 2 ガス及びO 3 ガスの少なくとも一方からなる反応ガス1を供給して反応させることにより前記Ru膜1をRuO x 膜1とする工程、
(2d)前記反応ガス1をパージする工程、
前記工程(6)において、
Ru膜上にO 3 ガスを供給し、Ru膜を構成するRuの一部とO 3 を反応させることによりRu膜上にRuO x 膜を形成し、
前記工程(3)は、
ALD(Atomic Layer Deposition)法によって下記工程(3a)〜(3e)を1サイクルとして複数回のサイクルを実施することによりRuON膜を形成する工程であり、
(3a)Ru原料ガスを供給してRu膜2を形成する工程、
(3b)前記Ru原料ガスをパージする工程、
(3c)前記Ru膜2上にO 2 ガス及びO 3 ガスの少なくとも一方からなる反応ガス2を供給して反応させることにより前記Ru膜2をRuO x 膜2とする工程、
(3d)前記反応ガス2をパージする工程、
(3e)前記RuO x 膜2上にNH 3 ガスを供給して反応させることにより前記RuO x 膜2をRuON膜とする工程、
前記工程(5)において、
RuO x 膜上にNH 3 ガスを供給し、RuO x 膜を構成するRuO x の一部とNH 3 を反応させることによりRuO x 膜上にRuON膜を形成することを特徴とする請求項4又は5に記載のキャパシタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312469A JP5608315B2 (ja) | 2007-12-03 | 2007-12-03 | キャパシタ用電極及びその製造方法、キャパシタ |
US12/326,964 US7872328B2 (en) | 2007-12-03 | 2008-12-03 | Capacitor electrode that contains oxygen and nitrogen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007312469A JP5608315B2 (ja) | 2007-12-03 | 2007-12-03 | キャパシタ用電極及びその製造方法、キャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009140955A JP2009140955A (ja) | 2009-06-25 |
JP5608315B2 true JP5608315B2 (ja) | 2014-10-15 |
Family
ID=40675465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007312469A Expired - Fee Related JP5608315B2 (ja) | 2007-12-03 | 2007-12-03 | キャパシタ用電極及びその製造方法、キャパシタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7872328B2 (ja) |
JP (1) | JP5608315B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5963456B2 (ja) * | 2011-02-18 | 2016-08-03 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、及び基板処理方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325967B1 (ko) | 1992-04-20 | 2002-06-20 | 윌리엄 비. 켐플러 | 유전체 물질에의 전기 접속부 |
US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
JP2002198494A (ja) * | 2000-10-17 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ及びその製造方法 |
JP3853163B2 (ja) * | 2001-02-20 | 2006-12-06 | 松下電器産業株式会社 | 強誘電体メモリ装置及びその製造方法 |
JP2005064466A (ja) * | 2003-07-08 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
DE102005023122A1 (de) * | 2005-05-19 | 2006-11-23 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren |
WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
JP4709115B2 (ja) * | 2005-10-12 | 2011-06-22 | 財団法人ソウル大学校産学協力財団 | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
-
2007
- 2007-12-03 JP JP2007312469A patent/JP5608315B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-03 US US12/326,964 patent/US7872328B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090141429A1 (en) | 2009-06-04 |
US7872328B2 (en) | 2011-01-18 |
JP2009140955A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111524897B (zh) | 三维存储器器件的复合衬底 | |
JP5647792B2 (ja) | キャパシタ用容量絶縁膜の製造方法 | |
Kotecki et al. | (Ba, Sr) TiO 3 dielectrics for future stacked-capacitor DRAM | |
US7723767B2 (en) | High dielectric constant transition metal oxide materials | |
US20120292588A1 (en) | Nonvolatile memory device | |
US8203176B2 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric | |
KR20080061250A (ko) | 반도체 집적회로장치 | |
US11785774B2 (en) | Semiconductor device and method of manufacturing the same | |
US6794257B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
US20060261441A1 (en) | Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same | |
US20130045582A1 (en) | Capacitor insulating film, method of forming the same, capacitor and semiconductor device using the capacitor insulating film | |
KR100685205B1 (ko) | 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법 | |
JP2009049068A (ja) | キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置 | |
JP5608317B2 (ja) | キャパシタ用電極及びその製造方法、半導体装置 | |
JP5608315B2 (ja) | キャパシタ用電極及びその製造方法、キャパシタ | |
JP2010177242A (ja) | 半導体集積回路装置およびその製造方法 | |
JP4280871B2 (ja) | 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法 | |
JP3242732B2 (ja) | キャパシタ | |
JP2009071232A (ja) | 半導体装置及びその製造方法 | |
KR20030042106A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
JP2011204852A (ja) | キャパシタおよびその製造方法、半導体装置 | |
US20120068343A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2012124254A (ja) | キャパシタ、キャパシタの製造方法および半導体装置 | |
Xu | Atomic layer deposited thin films for dielectrics, semiconductor passivation, and solid oxide fuel cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140410 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140421 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140521 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5608315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |