JP5608317B2 - キャパシタ用電極及びその製造方法、半導体装置 - Google Patents

キャパシタ用電極及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP5608317B2
JP5608317B2 JP2008057719A JP2008057719A JP5608317B2 JP 5608317 B2 JP5608317 B2 JP 5608317B2 JP 2008057719 A JP2008057719 A JP 2008057719A JP 2008057719 A JP2008057719 A JP 2008057719A JP 5608317 B2 JP5608317 B2 JP 5608317B2
Authority
JP
Japan
Prior art keywords
film
capacitor
gas
srruo
capacitor electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008057719A
Other languages
English (en)
Other versions
JP2009218263A (ja
Inventor
貴利 清村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2008057719A priority Critical patent/JP5608317B2/ja
Priority to US12/392,492 priority patent/US7847328B2/en
Publication of JP2009218263A publication Critical patent/JP2009218263A/ja
Application granted granted Critical
Publication of JP5608317B2 publication Critical patent/JP5608317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10P14/6339—
    • H10P14/69398—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、キャパシタ用電極及びその製造方法、並びにキャパシタを備えた半導体装置に関する。
近年、半導体デバイスでは微細化が進んでおり、例えば、Ｆ値４０ｎｍ世代（設計ルール４０ｎｍ以降の世代）のＤＲＡＭでは、キャパシタ用の誘電体膜として高誘電率膜が必要となっている。そこで、現在、その有力候補としてＳｒＴｉＯ3等が提案されている。
一方、従来から、キャパシタ用電極としてＴｉＮ／Ｔｉ電極が使用されているが、誘電体膜として上記のような高誘電率膜を使用すると、誘電体の伝導帯と電極のフェルミエネルギー間のバンドオフセットが小さくなる。このため、ショットキー伝導によりリーク電流が増大してしまうという問題があり、ＴｉＮ／Ｔｉ電極を、高誘電率膜を有するキャパシタへ使用することは困難であった。
そこで、高誘電率膜を有するキャパシタ用電極としては仕事関数の高い電極が必要とされ、近年、電極材料の検討が行われている。例えば、仕事関数の最も高い材料としてＰｔを挙げることができる。しかし、Ｐｔは加工性に乏しいためＤＲＡＭ等の半導体デバイスを作製する上で実用性に乏しく、電極材料としては加工性に富んだ材料を用いる必要がある。このため、近年、Ｐｔ以外の他の電極材料の開発が行われている。
非特許文献１には、電極材料としてＲｕ（ルテニウム）を用い、Ｒｕ／ＳｒＴｉＯ3／Ｒｕの、ＭＩＭ構造（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；上下の電極を金属膜で形成したキャパシタ構造）を有するキャパシタが開示されている。この非特許文献１のキャパシタでは、Ｒｕ／ＳｒＴｉＯ3／ＲｕのＭＩＭ構造を作製後、熱処理を行うことにより、誘電体膜（ＳｒＴｉＯ3）の結晶性を向上させてリーク電流値を減少させている。
しかしながら、非特許文献１で使用されている電極材料のＲｕは酸化しやすい材料であり、熱処理により抵抗率及び仕事関数が変動して不安定な（熱耐性が悪い）ものとなっていた。従って、キャパシタ用電極としてＲｕ単膜を用いる限り、リーク電流値の低減には限界があり、仕事関数が高く安定な電極材料が要望されていた。
そこで、他の電極材料として、非特許文献２にはＳｒ（ストロンチウム）とＲｕを含有するＳｒＲｕＯ3膜の電極を用いた例が開示されている。このＳｒＲｕＯ3膜の結晶構造は、高誘電率のＳｒＴｉＯ3などと同じぺロブスカイト構造となっている。このＳｒＲｕＯ3膜を用いることによりエピタキシャル的に高誘電体膜を成長させることができ、結晶性を向上できるという利点を有する。このため、ＳｒＲｕＯ3を用いると他の電極材料と比べて誘電率の高い良質の膜を得ることができると共に、このＳｒＲｕＯ3は仕事関数が高いため、リーク電流値の低減についても有望な材料として注目されている。しかしながら、このＳｒＲｕＯ3は導電性を示す反面、Ｒｕなどの金属の単層膜と比べると抵抗率が高いという欠点があった。
Ｃ．Ｍ．Ｃｈｕ，ｅｔ．ａｌ．，Ｓｙｍｐ．Ｏｎ．ＶＬＳＩ Ｔｅｃｈ，Ｄｉｇ．，２００１，Ｔ４Ｂ−３ Ｊｏｏｎ Ｓｅｏｐ Ｓｉｍ ｅｔ． ａｌ．， Ｊ． Ｅｌｅｃｔｒｏｃｈｅｍ． Ｓｏｃｉ．， １５３（１１） Ｃ７７７−Ｃ７８９ （２００６）
高誘電率膜を用いたキャパシタを備えるＤＲＡＭ等の半導体装置を形成する場合にはリーク電流が小さく、かつ、キャパシタ用電極の電気抵抗値を低くすることが重要である。しかしながら、従来のルテニウムを用いたキャパシタ用電極では、それを両立するのが難しかった。従って、微細化に対応した高性能な半導体装置を形成するのが困難であった。
そこで、本発明者は上記課題を克服すべく、鋭意、検討を行った結果、ルテニウムを用いて、電気抵抗値が低く、リーク電流を抑制することも可能なキャパシタ用電極を得た。すなわち、本発明は、キャパシタ用電極として電気抵抗値が小さく、高誘電率膜をキャパシタ用の絶縁体として使用した場合にリーク電流の増加を抑制することが可能なキャパシタ用電極を提供することを目的とする。
互いに対向する第１面及び第２面を有するキャパシタ用電極であって、
ＳｒＲｕＯ3膜から構成され、
第１面からその厚み方向に所定の距離だけ離れた位置から第２面側の領域中に、１０ａｔｍ％以下の３価の元素を含有することを特徴とするキャパシタ用電極に関する。
本発明の他の実施形態は、
（ａ）ＡＬＤ法を用いて、１０ａｔｍ％以下の濃度の３価の元素を含有するＳｒＲｕＯ3膜を形成する工程と、
（ｂ）前記３価の元素を含有するＳｒＲｕＯ3膜上に、ＡＬＤ法を用いて３価の元素を含有しないＳｒＲｕＯ3膜を形成する工程と、
を有することを特徴とするキャパシタ用電極の製造方法に関する。
また、本発明の他の実施形態は、
キャパシタ用電極の製造方法であって、
（１）ＡＬＤ法を用いた下記（Ａ）〜（Ｌ）の一連の工程を複数回、繰り返すことにより、１０ａｔｍ％以下の濃度の３価の元素を含有するＳｒＲｕＯ3膜を形成する工程と
（２）前記工程（１）の後に、ＡＬＤ法を用いた下記（Ａ）〜（Ｈ）の一連の工程を複数回、繰り返すことにより、３価の元素を含有しないＳｒＲｕＯ3膜を形成する工程と、
を有することを特徴とするキャパシタ用電極の製造方法に関する。
（Ａ）Ｒｕ原料ガスを供給してＲｕ膜を成膜する工程、
（Ｂ）前記Ｒｕ原料ガスをパージする工程、
（Ｃ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＡを供給して前記Ｒｕ膜の熱酸化処理を行う工程、
（Ｄ）前記ガスＡをパージする工程、
（Ｅ）Ｓｒ原料ガスを供給してＳｒ膜を成膜する工程、
（Ｆ）前記Ｓｒ原料ガスをパージする工程、
（Ｇ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＢを供給して前記Ｓｒ膜の熱酸化処理を行う工程、
（Ｈ）前記ガスＢをパージする工程、
（Ｉ）Ｌａ原料ガスを供給してＬａ膜を成膜する工程、
（Ｊ）前記Ｌａ原料ガスをパージする工程、
（Ｋ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＣを供給して前記Ｌａ膜の熱酸化処理を行う工程、
（Ｌ）前記ガスＣをパージする工程。
本発明のキャパシタ用電極は仕事関数が高いため、高誘電率膜と組み合わせた場合でもリーク電流値の増加を抑制することができる。また、電気抵抗が低いキャパシタ用電極を形成することができる。更に、本発明のキャパシタ用電極を備えることで、高性能の半導体装置を容易に形成することができる。
１．キャパシタ用電極
本発明のキャパシタ用電極は、キャパシタ用の誘電体膜に接する第１面と、この第１面に対向する反対側の第２面とを有する。また、このキャパシタ用電極は、ＳｒＲｕＯ3（ストロンチウム・ルテニウム・オキサイド）膜から構成されている。そして、第１面からその厚み方向に所定の距離だけ離れた位置から第２面側の領域Ａ中に、１０ａｔｍ％以下の３価の元素を含有する。
本発明のキャパシタ用電極は、このように領域Ａ中に１０ａｔｍ％以下の３価の元素を含有することにより、仕事関数を高く保ったままで、低抵抗なものとすることができる。この結果、リーク電流値が低く、微細化を図った場合にも安定してキャパシタ用電極として動作することが可能となる。また、ＳｒＲｕＯ3膜の結晶構造はぺロブスカイト構造であるため、同じくぺロブスカイト構造の高誘電体膜をキャパシタ用の絶縁膜として使用する場合には、良質の絶縁膜を形成するのが容易である。
図７は、本発明のキャパシタ用電極の一例を模式的に示したものである。このキャパシタ用電極３は、キャパシタの誘電体膜に接する第１面２とこの第１面１に対向する反対側の第２面１とを有する。そして、全体がＳｒＲｕＯ3膜から構成されている。また、この第１面２からその厚み方向（図７中の矢印５の方向）に所定の距離だけ離れた位置から第２面側の領域Ａ（図７中の斜線部分６）中に、１０ａｔｍ％以下の３価の元素を含有する。
なお、本発明のキャパシタ用電極は、複数の層から構成すると共に各層の組成を調節することによって上記のような特性を有するようにしても良い。本発明のキャパシタ用電極は、上記領域Ａを有する単一の層から構成しても良い。また、領域Ａは、第１面からその厚み方向に所定の距離だけ離れた位置から第２面側に所定の膜厚を有するように存在していれば良い。すなわち、領域Ａは、第１面からその厚み方向に所定の距離だけ離れた位置から第２面までの領域の全てを構成しても、一部を構成しても良い。
「ＳｒＲｕＯ3」は、Ｓｒ原子、Ｒｕ原子、Ｏ原子の原子数比が厳密に１：１：３でなくても良く、この組成から若干、Ｓｒ原子、Ｒｕ原子、Ｏ原子の原子数比がずれたものであっても良い。
また、３価の元素は、膜内での領域Ａと領域Ａ以外の界面近傍を除き、領域Ａの厚み方向の全体にわたってなるべく均一に存在していることが抵抗値の上昇を抑制する点から好ましい。また、領域Ａ中に存在する３価の元素の濃度は、最も濃度の濃い部分でも１０ａｔｏｍ％以下となっている必要がある。領域Ａ中の３価の元素の濃度は、ＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ラザフォード後方散乱法）を用い、Ｈｅイオンを測定試料に照射して、散乱されたイオンを偏向磁場エネルギー分析器によって検出することで測定することができる。
ＳｒＲｕＯ3膜の導電性は、ＳｒＲｕＯ3中の金属元素であるＳｒ（２価）よりも多価数の金属元素を導入し、膜中の電子生成を制御することで改善することができる。本発明では、キャパシタ用電極中にＳｒ（価数２）よりも価数の大きな３価の元素を適切な濃度で含有させることにより、ＳｒＲｕＯ3のＳｒサイトを３価の元素で置換して電子を生成させ、ＳｒＲｕＯ3膜の低抵抗化を図ることが可能となる。また、この電子生成の有無は添加する元素の価数によって決定されるため、３価の元素の種類は特に限定されるわけではない。この３価の元素としては、例えば、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｔｌ（タリウム）及びＬａ（ランタン）からなる群から選択された少なくとも一種の元素を使用できる。なお、３価の元素の中ではＬａはＳｒサイトへの置換性が高く、キャパシタ用電極中に所望の濃度のＬａを含有させることが容易なため、Ｌａを選択することが好ましい。
図１は、３価の元素としてＬａ（ランタン）を使用し、２ｎｍの厚さを有するキャパシタ用電極の、厚み方向のＬａの組成分布の一例を示したものである。図１（ａ）はキャパシタ用電極の断面図、図１（ｂ）はこのキャパシタ用電極の膜厚方向のＬａの濃度分布を表す図である。なお、図１（ｂ）において、膜厚０ｎｍの位置はキャパシタ用電極が誘電体膜と接する第１面、膜厚２ｎｍの位置はキャパシタ用電極の第２面を表す。図１より、このキャパシタ用電極は、膜厚が０〜０．５ｎｍ未満の位置にはＬａが存在せず、膜厚が０．５〜２ｎｍの位置にのみＬａが存在することが分かる。また、膜厚が約０．５〜１ｎｍの領域ではＬａの濃度が徐々に増加し、第２面の近傍ではＬａの濃度が約１０ａｔｏｍ％でほぼ一定となっていることが分かる。
以下に、３価の元素としてＬａを用い、第１面からその厚み方向に所定の距離だけ離れた一例として０．５ｎｍ離れた位置から第２面側の領域Ａ中に１０ａｔｏｍ％の濃度でＬａが存在することによる効果を説明する。
（第１面からその厚み方向に０．５ｎｍ以上、離れた位置に３価の元素が存在することによる効果）
図２は、６００℃で１０分間、熱処理を行った際の、キャパシタ用電極中のＬａ（３価の元素）の、キャパシタを構成する誘電体膜（ＳｒＴｉＯ3）中への拡散の有無を表す図である。図２中の横軸は、熱処理前のキャパシタ用電極の第１面からその厚み方向に向かってＬａが存在し始める位置を表し、０ｎｍの位置は第１面を表す。
また、図２中の縦軸は、熱処理後の誘電体膜内のＬａが拡散した位置を表し、０ｎｍの位置はキャパシタ用電極の第１面と誘電体膜との界面を表す。また、縦軸中のマイナスの位置はキャパシタ用電極内にＬａが存在することを表し、プラスの位置は誘電体膜内にＬａが存在することを表す。
図２より、横軸が０．５ｎｍ未満の場合（熱処理前に、キャパシタ用電極の第１面からその厚み方向にＬａが存在する位置が０．５ｎｍ未満の場合）には、縦軸がプラスの位置となる。すなわち、この場合、熱処理後に、Ｌａが誘電体膜内にまで拡散してしまう。このように熱処理時に、Ｌａ（３価の元素）が誘電体膜中にまで拡散すると、リーク電流が大きい値となる。この理由は、ＬａがＳｒＴｉＯ3のＳｒサイトに置換することにより、誘電体膜の伝導帯より深い準位にＬａの準位ができ、これがトラップ準位として存在してショットキー式から算出されるリーク電流値が大きな値となるためと考えられる。
これに対して、横軸が０．５ｎｍ以上の場合（熱処理前に、キャパシタ用電極の第１面からその厚み方向にＬａが存在する位置が０．５ｎｍ以上の場合）には、縦軸がマイナスの位置となる。すなわち、熱処理を行っても、Ｌａが誘電体膜内にまで拡散することがない。このため、Ｌａを、キャパシタ用電極の第１面からその厚み方向に０．５ｎｍ以上の領域中に存在するようにすれば、熱処理によっても誘電体膜中へＬａが拡散せず、リーク電流値を低減できることが分かる。
なお、図２では第１面から０．５ｎｍ未満のＬａが誘電体膜中に拡散する例を示したが、Ｌａの拡散距離は熱処理条件（温度、時間等）によって影響される。このため、使用する熱処理条件に応じてＬａが誘電体膜中まで拡散しないように、Ｌａの存在する領域Ａをキャパシタ用電極の第１面から離す距離の設定を行えば良い。すなわち、本発明のキャパシタ用電極においては、最終的に誘電体膜と接触する第１面の近傍にＬａが存在しない領域を有するものである。
また、図２では、３価の元素としてＬａを用いた例を示したが、他の３価の元素を用いた場合であっても、熱処理によって誘電体膜中にまで３価の元素が拡散してしまうとリーク電流が増加する原因となる。このため、キャパシタ用電極の第１面から所定の距離だけ離した領域Ａ中にのみ３価の元素を含有することによって、リーク電流を低減することができる。
（第１面からその厚み方向の位置に３価の元素が存在することによる抵抗値への影響）
図３は、同一の膜厚を有するＳｒＲｕＯ3膜について、その抵抗率への、Ｌａ（３価の元素）の位置の影響を表す図である。図３中の横軸はキャパシタ用電極の第１面からその厚み方向にＬａが存在し始める位置を表し、０ｎｍの位置は第１面を表す。また、図３中の縦軸は、キャパシタ用電極膜の抵抗率を表す。抵抗率は公知の手段である４端子法により測定し、縦軸の値は、横軸０ｎｍの位置における抵抗率によって規格化して表示した。
図３より、横軸の値が大きくなるにつれて、すなわち、キャパシタ用電極の第１面からその厚み方向にＬａが存在し始める位置が長くなるにつれて、キャパシタ用電極の抵抗率が大きくなっていることが分かる。この理由は、Ｌａを含有する領域の体積が減少するに従って、ＳｒＲｕＯ3膜全体の導電性が悪くなるためである。図３において、縦軸の破線で示した抵抗率値Ｓは、ＤＲＡＭ等のメモリセルとして使用するキャパシタ用電極に所望される抵抗率を示している。この場合、横軸の値が２ｎｍを超えると、キャパシタ用電極の表面抵抗値が実デバイスとして要求される値を超えるものとなっていることが分かる。これに対して、横軸が２ｎｍ以下の場合には、キャパシタ用電極の表面抵抗値が実デバイスとして要求される範囲に入っていることが分かる。
なお、図３において、特性値Ｓの設定は使用するデバイスに要求される性能に応じて変更可能である。従って、キャパシタ用電極に必要とされる抵抗値に応じて、Ｌａを導入する開始位置を決定することができる。このため、先に説明したリーク電流値の観点と併せて、Ｌａの開始位置として最適となる位置を選定すればよい。
また、図３では、３価の元素としてＬａを用いた例を示したが、他の３価の元素を用いた場合であっても同様に、３価の元素を導入する領域の開始位置がキャパシタ用電極の第１面から遠くなるほど、抵抗値が上昇する。従って、キャパシタ用電極に必要とされる抵抗値に応じて、３価の元素を導入する領域の開始位置を決定すればよい。
（領域Ａ中の３価の元素の濃度が１０ａｔｏｍ％以下であることによる効果）
領域Ａ中に添加する３価の元素濃度が濃くなり過ぎると、ＳｒＲｕＯ3膜の導電性を逆に阻害してしまう。図４は、キャパシタ用電極の抵抗率への、キャパシタ用電極中のＬａ（３価の元素）濃度の影響を表す図である。図４中の横軸はキャパシタ用電極中のＬａの最大濃度を表し、縦軸はキャパシタ用電極の抵抗率を表す。図４より、キャパシタ用電極中のＬａ濃度が約５〜１０ａｔｏｍ％の時に、キャパシタ用電極の抵抗値は低い値を示すことが分かる。一方、Ｌａ濃度が１０％を超えると、抵抗率が上昇してしまう。
また、図４では、３価の元素としてＬａを用いた例を示したが、他の３価の元素を用いた場合であっても同様に、３価の元素の導入量が多くなると抵抗率が上昇してしまう。従って、領域Ａ中に３価の元素を１０ａｔｏｍ％以下の濃度で含有することによりキャパシタ用電極の抵抗率を低くすることができる。添加する３価の元素濃度の下限値については、所望するキャパシタ用電極の抵抗値に応じて決定すればよい。
２．キャパシタ用電極の製造方法
本発明のキャパシタ用電極の製造方法の一例は、以下の工程を有する。
（１）ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた下記（Ａ）〜（Ｌ）の一連の工程を複数回、繰り返すことにより、領域Ａを形成する工程、
（２）工程（１）の後に、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた下記（Ａ）〜（Ｈ）の一連の工程を複数回、繰り返すことにより、領域Ａ上に３価の元素を含有しないＳｒＲｕＯ3膜を形成する工程。
（Ａ）Ｒｕ原料ガスを供給してＲｕ膜を成膜する工程、
（Ｂ）Ｒｕ原料ガスをパージする工程、
（Ｃ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＡを供給してＲｕ膜の熱酸化処理を行う工程、
（Ｄ）ガスＡをパージする工程、
（Ｅ）Ｓｒ原料ガスを供給してＳｒ膜を成膜する工程、
（Ｆ）Ｓｒ原料ガスをパージする工程、
（Ｇ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＢを供給してＳｒ膜の熱酸化処理を行う工程、
（Ｈ）ガスＢをパージする工程、
（Ｉ）３価の元素を含む原料ガスを供給して３価の元素を含む膜を成膜する工程、
（Ｊ）３価の元素を含む原料ガスをパージする工程、
（Ｋ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＣを供給して、３価の元素を含む膜に熱酸化処理を行う工程、
（Ｌ）ガスＣをパージする工程。
図６は、本発明の製造方法の一例として、３価の元素としてＬａを用いた場合について模式的に示したものである。
本発明の製造方法は、図６（Ａ）に示されるように、（Ａ）〜（Ｄ）の工程を１サイクルとして実施することによりＲｕＯｘ膜が成膜される。図６（Ｂ）に示されるように、（Ｅ）〜（Ｈ）の工程を１サイクルとして実施することによりＳｒＯ膜を成膜すると共に、（Ａ）〜（Ｄ）の工程に引き続いて（Ｅ）〜（Ｈ）の工程を行うことにより、ＲｕＯｘ膜上に形成されたＳｒＯ膜の熱拡散によりＳｒＲｕＯ3膜が成膜される。また、図６（Ｃ）に示されるように、（Ｉ）〜（Ｌ）の工程を１サイクルとして実施することによりＬａＯ膜を成膜すると共に、（Ａ）〜（Ｈ）の工程に引き続いて（Ｉ）〜（Ｌ）の工程を行うことにより、ＳｒＲｕＯ3膜上に形成されたＬａＯ膜の熱拡散によりＬａを含有するＳｒＲｕＯ3膜を成膜する。
従って、上記工程（１）では、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた（Ａ）〜（Ｌ）の一連の工程を複数回、実施することにより、所望の厚さの、Ｌａを含有するＳｒＲｕＯ3膜を形成することができる。
また、次に、上記工程（２）では、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いた（Ａ）〜（Ｈ）の一連の工程を複数回、実施することにより、Ｌａを含有するＳｒＲｕＯ3膜上に、所望の厚さの、Ｌａを含有しないＳｒＲｕＯ3膜を形成することができる。
Ｌａが存在し始める位置を、ＳｒＲｕＯ3膜の第１面から例えば０．５ｎｍの位置としたい場合には、工程（２）における一連の工程の実施回数を調節し、Ｌａを含有したＳｒＲｕＯ3膜上に０．５ｎｍの厚さのＬａを含有しないＳｒＲｕＯ3膜を堆積すればよい。
なお、「ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法」とは、原料ガスの供給・成膜、原料ガスのパージ、反応ガスの供給・反応、反応ガスのパージを１サイクルとして行い、１サイクルごとに１原子又は１分子の層を形成する方法である。
Ｒｕ原料ガスとしては、下記ガスからなる群から選択された少なくとも一種のガスを使用できる。
２，４−（ｄｉｍｅｔｈｙｌｐｅｎｔａｄｉｅｎｙｌ）（ｅｔｈｙｌｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）Ｒｕ
Ｒｕ（Ｃ7Ｈ11）（Ｃ7Ｈ9）
Ｒｕ（Ｃ11Ｈ19Ｏ2）3［Ｒｕ（ｔｈｄ）3］
Ｒｕ（Ｃ5Ｈ5）2［Ｒｕ（Ｃｐ）2］
Ｒｕ（Ｃ2Ｈ5Ｃ5Ｈ4）2［Ｒｕ（ＥｔＣｐ）2］
Ｒｕ3（ＣＯ）12
Ｓｒ原料ガスとしては、下記ガスからなる群から選択された少なくとも一種のガスを使用できる。
Ｓｒ（ＭＥＴＨＤ）2
Ｓｒ（Ｃ5ｉＰｒ3Ｈ2）2
Ｓｒ（ＣＰ＊）2（ＤＥＭ：Ｂｉｓ（ｐｅｎｔａｍｅｔｈｙｌｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）Ｓｔｒｏｎｔｉｕｍ）
１，２−Ｄｉｍｅｔｈｏｘｙｔｈａｎｅ ａｄｄｕｃｔ。
３価の元素としてＬａを使用する場合、原料ガスとしては、下記ガスからなる群から選択された少なくとも一種のガスを使用できる。
Ｌａ（ＴＨＤ）3 （Ｔｒｉｓ（２，２，６，６−ｔｅｔｒａｍｅｔｈｙｌ−３，５−ｈｅｐｔａｄｉｏｎａｔｏ）−ｌａｎｔｈａｎｕｍ））
Ｌａ（ｉＰｒＣｐ）3 （Ｔｒｉｓ（ｉｓｏ−ｐｒｏｐｙｌｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）−ｌａｎｔｈａｎｕｍ）
Ｌａ（ｓＢｕＣｐ）3 Ｔｒｉｓ（ｓｅｃ−ｂｕｔｙｌｃｙｃｌｏｐｅｎｔａｄｉｅｎｙｌ）−ｌａｎｔｈａｎｕｍ
Ｌａ（ＥＤＭＤＤ）3 Ｔｒｉｓ（６−ｅｔｈｙｌ−２，２−ｄｉｍｅｔｈｙｌ−３，５−ｄｅｃａｎｅｄｉｏｎａｔｏ）−ｌａｎｔｈａｎｕｍ。
（第１実施例）
３価の元素としてＬａを使用する場合の具体的な製造方法について、以下に説明する。
工程（１）：
（Ａ）温度を３００℃に加熱した基板上に、Ｒｕ原料ガスを２０ｍｓ未満から１ｓまでの範囲の時間、供給してＲｕ膜を成膜する。
（Ｂ）Ｒｕ原料ガスをパージする。
（Ｃ）温度を３００℃に保持した状態で、１ｃｃあたり１００ｇのＯ2又はＯ3を含有するガスＡを２秒間供給し、Ｒｕ膜の熱酸化処理を行う。
（Ｄ）ガスＡをパージする。
（Ｅ）温度を３００℃に保持した状態で、Ｓｒ原料ガスを２０ｍｓ未満から１ｓまでの範囲の時間、供給してＳｒ膜を成膜する。
（Ｆ）Ｓｒ原料ガスをパージする。
（Ｇ）温度を３００℃に保持した状態で、１ｃｃあたり１００ｇのＯ2又はＯ3を含有するガスＢを２秒間供給し、Ｓｒ膜の熱酸化処理を行う。
（Ｈ）ガスＢをパージする。
（Ｉ）温度を３００℃に保持した状態で、Ｌａ原料ガスを２０ｍｓ未満から１ｓまでの範囲の時間、供給してＬａ膜を成膜する。
（Ｊ）Ｌａ原料ガスをパージする。
（Ｋ）温度を３００℃に保持した状態で、１ｃｃあたり１００ｇのＯ2又はＯ3を含有するガスＣを２秒間供給し、Ｌａ膜の熱酸化処理を行う。
（Ｌ）ガスＣをパージする。
上記工程（Ａ）〜（Ｄ）、（Ｅ）〜（Ｈ）、（Ｉ）〜（Ｌ）ではそれぞれ、約０．１ｎｍの膜厚の膜が成膜される。上記工程（Ａ）〜（Ｌ）を連続して行うことを繰り返し、約８ｎｍの膜厚を有する、Ｌａを含有したＳｒＲｕＯ3膜（領域Ａ）を形成する。
工程（２）：
（Ａ）温度を３００℃に加熱した基板上に、Ｒｕ原料ガスを２０ｍｓ未満から１ｓまでの範囲の時間、供給してＲｕ膜を成膜する。
（Ｂ）Ｒｕ原料ガスをパージする。
（Ｃ）温度を３００℃に保持した状態で、１ｃｃあたり１００ｇのＯ2又はＯ3を含有するガスＡを２秒間供給し、Ｒｕ膜の熱酸化処理を行う。
（Ｄ）ガスＡをパージする。
（Ｅ）温度を３００℃に保持した状態で、Ｓｒ原料ガスを２０ｍｓ未満から１ｓまでの範囲の時間、供給してＳｒ膜を成膜する。
（Ｆ）Ｓｒ原料ガスをパージする。
（Ｇ）温度を３００℃に保持した状態で、１ｃｃあたり１００ｇのＯ2又はＯ3を含有するガスＢを２秒間供給し、Ｓｒ膜の熱酸化処理を行う。
（Ｈ）ガスＢをパージする。
上記工程（Ａ）〜（Ｄ）、（Ｅ）〜（Ｈ）ではそれぞれ、約０．１ｎｍの膜厚の膜が成膜される。上記工程（Ａ）〜（Ｈ）を連続して行うことを繰り返し、約２ｎｍの膜厚を有する、Ｌａを含有しないＳｒＲｕＯ3膜を、上記工程（１）で形成したＳｒＲｕＯ3膜上に形成する。工程（１）の後に工程（２）を行うことにより、約１０ｎｍの膜厚のＳｒＲｕＯ3膜が得られる。この膜の上面（第１面）から厚み方向に約２ｎｍの距離まではＬａが含有されておらず、上面（第１面）から厚み方向に約２〜１０ｎｍの距離まではＬａが含有された膜となっている。
３．キャパシタ
本発明のキャパシタは、２つのキャパシタ用電極と、この２つのキャパシタ用電極間に、２つのキャパシタ用電極の第１面に接するように設けられた誘電体膜と、を備える。すなわち、第一のキャパシタ用電極、第一のキャパシタ用電極の第１面に接するように設けられた誘電体膜、誘電体膜上に第１面が接するように設けられた第二のキャパシタ用電極、をこの順に備える。
図８は、本発明のキャパシタの一例を模式的に示したものである。このキャパシタは、２つのキャパシタ用電極３と、この２つのキャパシタ用電極３間に誘電体膜４が設けられている。そして、各キャパシタ用電極３は、その第１面２が誘電体膜４に接するように配置されている。
図５は、本発明と比較例のキャパシタのリーク電流を測定した結果を表す図である。横軸は印加電圧で、縦軸は単位面積あたりのリーク電流値を示している。なお、比較例のキャパシタは、キャパシタ用電極がその厚み方向の全体にわたってＬａを含有している。また、誘電体膜としてはＳｒＴｉＯ3膜を使用した。図５より、本発明のキャパシタではリーク電流が１×１０-8Ａ／ｃｍ2以下の低い値に抑えられているのに対して、比較例のキャパシタではリーク電流が１×１０-8Ａ／ｃｍ2を超える大きな値となっていることが分かる。
また、表１に、本発明のキャパシタと、キャパシタ用電極中にＬａを含有しないキャパシタ（比較例１）及びキャパシタ用電極の厚み方向の全体にわたってＬａを含有するキャパシタ（比較例２）について、キャパシタ用電極の仕事関数及び抵抗率、並びにキャパシタのリーク電流値を測定した結果を示す。なお、誘電体膜としてはＳｒＴｉＯ3膜を使用した。本発明のキャパシタ用電極は、Ｌａを含有するＳｒＲｕＯ3膜（領域Ａ）上に、２ｎｍの膜厚のＬａを含有しないＳｒＲｕＯ3膜を有している。また、Ｌａ濃度は１０ａｔｍ％以下となるようにした。
表１に示されているように、本発明のキャパシタ用電極の仕事関数が５．３ｅＶと大きく、その抵抗率が６×１０-5Ω・ｃｍと低い値となっていることが分かる。また、本発明のキャパシタは１Ｖにおけるリーク電流値が７×１０-9Ａ／ｃｍ2と低い値になっていることが分かる。
これに対して、比較例２のキャパシタ用電極の抵抗率は本発明のキャパシタ用電極とほとんど変わらないものの、リーク電流値は、２×１０-7Ａ／ｃｍ2と大きな値になっていることが分かる。これは、キャパシタ用電極の厚み方向の全体にわたってＬａを含有しているため、誘電体膜（ＳｒＴｉＯ3）に拡散したＬａの影響によるものである。
また、比較例１のキャパシタ用電極の抵抗率は本発明のキャパシタ用電極よりも大きく、５×１０-4Ω・ｃｍとなっている。これはＬａを含有しないために導電性が悪いことを示している。
以上、説明したように、ＳｒＴｉＯ3膜のような比誘電率が４０以上となるような高誘電率膜を用いる場合においても、本発明のキャパシタ用電極と組み合わせることにより、微細化に対応可能な、低抵抗でありながらリーク電流の抑制されたキャパシタを形成することができる。なお、誘電体膜の種類は特に限定されないが、ＳｒＴｉＯ3、ＴｉＯ2、Ｌａ2Ｏ3、Ｙ2Ｏ3、ＨｆＯ2、ＺｒＯ2及び（Ｂａ，Ｓｒ）ＴｉＯ3からなる群から選択された少なくとも一種の酸化物を含むことが好ましい。また、これらの中でも、好ましくはＳｒＴｉＯ3から構成される高誘電率の誘電体膜を用いると、高性能のキャパシタを容易に形成することができる。
また、本発明を用いて形成したキャパシタと、ＭＯＳ型トランジスタを公知の手段で接続することにより、高性能のＤＲＡＭ用メモリセルを容易に形成することが可能となる。
図９及び１０は、本発明のキャパシタを有するＤＲＡＭのメモリセルの一例を説明する図である。図９は、ＤＲＡＭのメモリセルを上面から見た平面図を模式的に表したものであり、簡略化のため、キャパシタより下の部分の構造のみを記載している。また、図１０（ａ）、（ｂ）は、図９のＡ−Ａ線、Ｂ−Ｂ線にそれぞれ沿った断面図である。
図９の楕円で囲まれた部分１１はメモリセル領域に規則的に配置した電界効果型トランジスタのソース／ドレイン領域を表す。また、ビットコンタクトプラグ１４及びキャパシタ用のコンタクトプラグ１７は、それぞれビット線及びキャパシタと電気接続されている。
図１０では、２８はＭＯＳ型トランジスタのゲート電極を表し、ＤＲＡＭのワード線として機能する。ゲート電極（ワード線）２８の両側に位置するソース／ドレイン領域２０は不純物がドープされている。そして、隣接するソース／ドレイン領域の間は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて形成した素子分離領域２１で絶縁されている。
ゲート電極２８の両側のソース／ドレイン領域２０上には、導電体を埋め込んで形成したキャパシタ用コンタクトプラグ２６、及びビットコンタクトプラグ２９が形成されている。より具体的には、絶縁層２７内をソース／ドレイン領域まで貫通するように、ビットコンタクトプラグ２９が設けられている。このビットコンタクトプラグ２９には、ビット線２５が電気接続されている。また、キャパシタ用コンタクトプラグ２６は絶縁層２７内をソース／ドレイン領域２０まで貫通するように設けられている。このキャパシタ用コンタクトプラグ２６は、キャパシタとソース／ドレイン領域２０とを電気接続している。
そして、このキャパシタは、順に形成された下部電極２４、誘電体膜２２、上部電極２３から構成されている。誘電体膜２２は、下部電極２４の第１面及び上部電極２３の第１面を介して、下部電極２４及び上部電極２３に接するように配置されている。
なお、図１０では、素子分離領域上ではなく半導体領域上に設けられた１つのゲート電極と、このゲート電極を挟んだ両側に設けられたソース／ドレイン領域、ソース／ドレイン領域の一方に電気接続されたビットコンタクトプラグ２９、ソース／ドレイン領域の他方に電気接続されたキャパシタ用コンタクトプラグ２６、キャパシタ等から１つのメモリセルが構成されている。従って、図１０（ｂ）では、２つのメモリセルが示されていることとなり、この２つのメモリセルの間でビットコンタクトプラグ２９は共通化されている。同様にして、図９では、２つのキャパシタ用コンタクトプラグ１７と１つのビットコンタクトプラグ１４と２つのゲート電極等で構成される部分（楕円で囲まれた部分１１及びその上に設けられた構造）が、２つのメモリセルを構成することとなる。
各メモリセルに備えられたキャパシタに保持されている電荷の状態を、ＭＯＳ型トランジスタを介して判定することにより、記憶されているデータの読み出しを行うことができる。また、ＭＯＳ型トランジスタを介して各メモリセルに備えられたキャパシタに電荷を保持させることにより、記憶させたいデータの書き込みを行うことができる。
本発明のキャパシタを用いてＤＲＡＭのメモリセルを形成すると、キャパシタ用電極の電気抵抗値が低くキャパシタのリーク電流が小さいことから、メモリセルにおけるデータの保持特性（リフレッシュ特性）に優れた高性能のＤＲＡＭを容易に形成することができる。また、本発明のキャパシタは、ＤＲＡＭ以外にもキャパシタを使用する半導体デバイスであれば、特に限定されることなく適用することが可能である。
本発明のキャパシタ用電極の膜厚方向のＬａの分布を表す図である。 本発明のキャパシタ用電極中の、熱処理前のＬａの存在位置と熱処理後のＬａの拡散位置との関係を表す図である。 本発明のキャパシタ用電極中のＬａの存在位置と表面抵抗値との関係を表す図である。 本発明のキャパシタ用電極の低効率とＬａ濃度との関係を表す図である。 本発明と比較例のキャパシタの電気的特性を表す図である。 本発明のキャパシタ用電極の製造工程の一例を表す図である。 本発明のキャパシタ用電極の一例を表す図である。 本発明のキャパシタの一部を表す図である。 本発明のキャパシタを有するＤＲＡＭの一部を表す図である。 本発明のキャパシタを有するＤＲＡＭの一部を表す図である。
符号の説明
１ 第２面
２ 第１面
３ キャパシタ用電極
４ 誘電体膜
５ 厚み方向
６ 領域Ａ
１２ ワード線（ゲート電極）
１４ ビットコンタクトプラグ
１５ ビット線
１７ キャパシタ用コンタクトプラグ
２０ ソース／ドレイン領域
２１ 素子分離領域
２２ 誘電体膜
２３ 上部電極
２４ 下部電極
２５ ビット線
２６ キャパシタ用コンタクトプラグ
２７ 層間絶縁膜
２８ ゲート電極
２９ ビットコンタクトプラグ

Claims (12)

  1. 互いに対向する第１面及び第２面を有するキャパシタ用電極を備えたキャパシタであって、
    前記第１面は誘電体膜に接し、
    前記キャパシタ用電極はＳｒＲｕＯ3膜から構成され、第１面からその厚み方向に所定の距離だけ離れた位置から第２面側の領域中に、１０ａｔｍ％以下の３価の元素を含有することを特徴とするキャパシタ。
  2. 前記３価の元素がＬａであることを特徴とする請求項１に記載のキャパシタ。
  3. 前記所定の距離が０．５〜２ｎｍの範囲であることを特徴とする請求項１又は２に記載のキャパシタ。
  4. 請求項１〜３の何れか１項に記載のキャパシタを備えた半導体装置であって、
    前記キャパシタは、
    キャパシタ用電極を２つと、
    ２つの前記キャパシタ用電極間に、各キャパシタ用電極の前記第１面に接するように設けられた誘電体膜と、
    を備えたことを特徴とする半導体装置。
  5. 前記誘電体膜の比誘電率が４０以上であることを特徴とする請求項４に記載の半導体装置。
  6. 前記誘電体膜は、ＳｒＴｉＯ3、ＴｉＯ2、Ｌａ2Ｏ3、Ｙ2Ｏ3、ＨｆＯ2、ＺｒＯ2及び（Ｂａ，Ｓｒ）ＴｉＯ3からなる群から選択された少なくとも一種の酸化物を含むことを特徴とする請求項４又は５に記載の半導体装置。
  7. 前記キャパシタに保持されている電荷の状態によってデータの記億を行うことを特徴とする請求項４〜６の何れか１項に記載の半導体装置。
  8. 下記工程（ａ）および（ｂ）によりキャパシタ用電極を形成する工程と、
    （ａ）ＡＬＤ法を用いて、１０ａｔｍ％以下の濃度の３価の元素を含有するＳｒＲｕＯ3膜を形成する工程と、
    （ｂ）前記３価の元素を含有するＳｒＲｕＯ3膜上に、ＡＬＤ法を用いて３価の元素を含有しないＳｒＲｕＯ3膜を形成する工程と、
    前記ＳｒＲｕＯ 3 膜に接するように、キャパシタ用電極中の３価の元素を含有しない誘電体膜を形成する工程と、
    を有することを特徴とするキャパシタの製造方法。
  9. 前記（ａ）工程の３価の元素がＬａであることを特徴とする請求項８に記載のキャパシタの製造方法。
  10. 前記（ｂ）工程で形成する３価の元素を含有しないＳｒＲｕＯ3膜の膜厚が０．５〜２ｎｍであることを特徴とする請求項８又は９に記載のキャパシタの製造方法。
  11. キャパシタの製造方法であって、
    下記工程（１）および（２）によりキャパシタ用電極を形成する工程と、
    （１）ＡＬＤ法を用いた下記（Ａ）〜（Ｌ）の一連の工程を複数回、繰り返すことにより、１０ａｔｍ％以下の濃度の３価の元素を含有するＳｒＲｕＯ3膜を形成する工程と
    （２）前記工程（１）の後に、ＡＬＤ法を用いた下記（Ａ）〜（Ｈ）の一連の工程を複数回、繰り返すことにより、３価の元素を含有しないＳｒＲｕＯ3膜を形成する工程と、
    前記ＳｒＲｕＯ 3 膜に接するように、キャパシタ用電極中の３価の元素を含有しない誘電体膜を形成する工程と、
    を有することを特徴とするキャパシタの製造方法。
    （Ａ）Ｒｕ原料ガスを供給してＲｕ膜を成膜する工程、
    （Ｂ）前記Ｒｕ原料ガスをパージする工程、
    （Ｃ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＡを供給して前記Ｒｕ膜の熱酸化処理を行う工程、
    （Ｄ）前記ガスＡをパージする工程、
    （Ｅ）Ｓｒ原料ガスを供給してＳｒ膜を成膜する工程、
    （Ｆ）前記Ｓｒ原料ガスをパージする工程、
    （Ｇ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＢを供給して前記Ｓｒ膜の熱酸化処理を行う工程、
    （Ｈ）前記ガスＢをパージする工程、
    （Ｉ）Ｌａ原料ガスを供給してＬａ膜を成膜する工程、
    （Ｊ）前記Ｌａ原料ガスをパージする工程、
    （Ｋ）Ｏ2ガス及びＯ3ガスのうち少なくとも一方からなるガスＣを供給して前記Ｌａ膜の熱酸化処理を行う工程、
    （Ｌ）前記ガスＣをパージする工程。
  12. 前記工程（２）で形成する３価の元素を含有しないＳｒＲｕＯ3膜の膜厚が０．５〜２ｎｍであることを特徴とする請求項１１に記載のキャパシタの製造方法。
JP2008057719A 2008-03-07 2008-03-07 キャパシタ用電極及びその製造方法、半導体装置 Expired - Fee Related JP5608317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008057719A JP5608317B2 (ja) 2008-03-07 2008-03-07 キャパシタ用電極及びその製造方法、半導体装置
US12/392,492 US7847328B2 (en) 2008-03-07 2009-02-25 Capacitor electrode, method for manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057719A JP5608317B2 (ja) 2008-03-07 2008-03-07 キャパシタ用電極及びその製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2009218263A JP2009218263A (ja) 2009-09-24
JP5608317B2 true JP5608317B2 (ja) 2014-10-15

Family

ID=41053376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057719A Expired - Fee Related JP5608317B2 (ja) 2008-03-07 2008-03-07 キャパシタ用電極及びその製造方法、半導体装置

Country Status (2)

Country Link
US (1) US7847328B2 (ja)
JP (1) JP5608317B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107223B2 (en) * 1999-06-11 2012-01-31 U.S. Nanocorp, Inc. Asymmetric electrochemical supercapacitor and method of manufacture thereof
US8513773B2 (en) * 2011-02-02 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device including dielectric and N-type semiconductor
KR102864087B1 (ko) * 2021-01-26 2025-09-23 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
KR20230117793A (ko) 2022-02-03 2023-08-10 삼성전기주식회사 적층형 전자 부품

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153935A (ja) * 1997-08-06 1999-02-26 Fujitsu Ltd Ｌｓｒｏ薄膜およびその製造方法
DE19950540B4 (de) * 1999-10-20 2005-07-21 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP4701427B2 (ja) * 2004-04-28 2011-06-15 パナソニック株式会社 スイッチング素子およびそれを用いたアレイ型機能素子
KR100634548B1 (ko) * 2005-07-13 2006-10-13 삼성전자주식회사 강유전막 상에서 귀금속막의 증착률을 높일 수 있는 물질막제조방법, 이 방법을 이용한 강유전막 커패시터 제조 방법및 이 방법으로 형성된 강유전막 커패시터, 이러한강유전막 커패시터를 포함하는 반도체 메모리 장치 및 그제조 방법

Also Published As

Publication number Publication date
US7847328B2 (en) 2010-12-07
US20090225493A1 (en) 2009-09-10
JP2009218263A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
US11552082B2 (en) Reducing gate induced drain leakage in DRAM wordline
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
US8698221B2 (en) Capacitor that includes dielectric layer structure having plural metal oxides doped with different impurities
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
CN102449712B (zh) 电容器及形成电容器的方法
US20210035994A1 (en) Methods for forming ferroelectric memory devices
US9343298B2 (en) Metal-insulator-metal capacitor and method for manufacturing thereof
US8481384B2 (en) Method for producing MIM capacitors with high K dielectric materials and non-noble electrodes
US9178010B2 (en) Adsorption site blocking method for co-doping ALD films
JP5608317B2 (ja) キャパシタ用電極及びその製造方法、半導体装置
JP5265848B2 (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100809685B1 (ko) 유전막, 이 유전막 제조방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
JP2010177242A (ja) 半導体集積回路装置およびその製造方法
US8102023B2 (en) Capacitor insulating film, capacitor, and semiconductor device
US7153739B2 (en) Method for manufacturing a capacitor of a semiconductor device
TW201044426A (en) Capacitor and process for manufacturing capacitor
JP2012174707A (ja) 半導体装置の製造方法
KR100614576B1 (ko) 캐패시터 제조 방법
US7872328B2 (en) Capacitor electrode that contains oxygen and nitrogen
US20050006690A1 (en) Capacitor of semiconductor device and method for fabricating the same
JP2007329286A (ja) 半導体装置、およびその製造方法
KR20020017834A (ko) 반도체소자의 캐패시터 제조 방법
JP2012064631A (ja) キャパシタの製造方法および半導体装置の製造方法
KR100506873B1 (ko) 반도체소자의 캐패시터 제조방법
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R150 Certificate of patent or registration of utility model

Ref document number: 5608317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees