JP2008147678A - 電子デバイス用材料およびその製造方法 - Google Patents

電子デバイス用材料およびその製造方法 Download PDF

Info

Publication number
JP2008147678A
JP2008147678A JP2007323261A JP2007323261A JP2008147678A JP 2008147678 A JP2008147678 A JP 2008147678A JP 2007323261 A JP2007323261 A JP 2007323261A JP 2007323261 A JP2007323261 A JP 2007323261A JP 2008147678 A JP2008147678 A JP 2008147678A
Authority
JP
Japan
Prior art keywords
substrate
oxynitride film
film
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007323261A
Other languages
English (en)
Inventor
Takuya Sugawara
卓也 菅原
Akinori Ozaki
成則 尾▲崎▼
Masaru Sasaki
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007323261A priority Critical patent/JP2008147678A/ja
Publication of JP2008147678A publication Critical patent/JP2008147678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

【課題】優れたデバイス特性（例えば、優れたホウ素バリア性）を有する酸窒化膜を含む電子デバイス用材料及びその製造方法を提供する。
【解決手段】本発明の電子デバイス用材料は、電子デバイス用基材と、該基材上に配置されたシリコン酸窒化膜とを少なくとも含み、シリコン酸窒化膜は、アンテナを用いてシリコン酸化膜表面をＡｒガスと窒素ガスとを用いたプラズマにより圧力が７〜２６０Ｐａの範囲で窒化して形成され、プラズマによるダメージが少なく、シリコン酸窒化膜は、該シリコン酸窒化膜の厚さ方向に、酸窒化膜表面付近に窒素原子を多く含み、シリコン酸窒化膜は、シリコン酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎsが１８〜３０ａｔｍ％の窒素含有領域と、シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜１０ａｔｍ％の窒素含有領域と、を有する。
【選択図】図９

Description

本発明は、種々の特性（例えば、ホウ素に対するバリア性）に優れた酸窒化膜を有する電子デバイス材料およびその製造方法に関する。本発明の電子デバイス材料およびその製造方法は、例えば、半導体ないし半導体装置（例えば、特性に優れたゲート絶縁膜を有するＭＯＳ型トランジスタ構造を有するもの）用の材料を形成するために好適に使用することが可能である。
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（devices）の背景技術を例にとって説明する。
近年の半導体装置の微細化に伴い、薄く、しかも良質のシリコン酸化膜（ＳｉＯ2 膜）に対するニーズが著しく高まって来ている。例えば、半導体装置の構成として最もポピュラーなＭＯＳ型トランジスタ構造（図１）においては、いわゆるスケーリングルールに従って、極めて薄く（例えば２．５ｎｍ以下程度）、しかも良質のゲート絶縁膜（ＳｉＯ2 膜）に対するニーズが極めて高くなっている。
従来より、このようなゲート絶縁膜材料としては、８５０℃〜１０００℃程度の高温加熱炉を用いてシリコン基板を直接に酸化して得られるシリコン酸化膜（ＳｉＯ2 膜）が工業的に使用されてきた。
しかしながら、このようなＳｉＯ2 膜を単に２．５ｎｍ以下に薄くした場合には、このゲート絶縁膜を流れる漏れ電流（ゲートリーク電流）が大きくなり、消費電力の増大やデバイス特性劣化の加速などの問題が生じていた。
また、従来の薄いゲート絶縁膜を用いた際には、Ｐ型ＭＯＳトランジスタのゲート電極形成時に当該ゲート電極（主にポリシリコン）に含まれるホウ素がＳｉＯ2 膜へ突き抜けて、ゲート電極のホウ素濃度が変わるために、半導体デバイス特性を劣化させるという問題も生じていた。このような問題点を解決する一つの方法として、ゲート絶縁膜材料として酸窒化膜（酸窒化膜）を使用することが検討されている。
窒素が絶縁膜中に含まれると、膜の誘電率が上がり、同じ物理膜厚の酸化膜と比較して電気的容量（キャパシタンス）が増加するという利点がある。ＭＯＳ型トランジスタは、典型的には、後述する図１に示すような構造で表すことができるが、これは二つの金属（ドープされたポリシリコン（ゲート電極）とシリコン基板）の間に誘電体としてゲート絶縁膜が用いられているＭＯＳ（Metal-Oxide‐Semiconductor）キャパシタ構造を含む。
トランジスタ動作を高速化させるためには、図１に示されるソースとドレイン間をキャリアが移動する時間を短くする必要がある。その手段としてはソースとドレイン間を移動するキャリアの速度（移動度）を高める方法と、ソースとドレインの距離を短くする方法の二通りのアプローチが有る。現在のシリコン基板と酸化膜界面の制御は限界に達しており、これ以上移動度を高めることは困難である。
したがって、現在ではトランジスタの高速化のために、図１のＭＯＳ構造におけるチャンネル長を短くする方法が用いられている。このチャンネル長が短いほどキャリアが移動する時間が短くなり、高速のトランジスタ動作が可能となる。しかし、チャンネル長を短くすることはその部分に含まれるＭＯＳキャパシタの面積を小さくする、すなわち容量を小さくすることと同意であり、それでは動作時に誘起されるキャリア（電子や正孔）量が不足し、動作するに充分なＳ／Ｎ比を得ることが困難となる。したがって、高速で動作信頼性の有るデバイスを実現するためには、面積を小さくしても容量の低下を抑える手段を講じなくてはならない。
その手段として、従来より、図１のゲート絶縁膜の膜厚を薄くする方法が取られてきたが、薄膜化に伴い次のような問題が生じてきた。一つはシリコン基板（チャンネル）とゲート電極間に量子力学的トンネル効果により電流（リーク電流）が流れて消費電力が増大する問題である。近年始まったユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が重要な課題となる。
また、ゲート酸化膜の薄膜化に伴い、前述したようにＰ型ＭＯＳトランジスタにおけるゲート電極からのホウ素の付き抜けが深刻な問題となっている。ホウ素は酸化膜を通過しやすい特性を持っており、薄膜化が進むにつれホウ素が酸化膜を付き抜けてゲート電極のホウ素濃度（ドープ量）が変わると言う問題が生じてきた。低消費デバイスにはＣＭＯＳ構造（Ｎ型とＰ型のトランジスタの混載）が必須であり、したがってＰ型ＭＯＳトランジスタの存在も必須となる。ゲート電極のドープ量はトランジスタの閾値電圧を変化させ、トランジスタの動作を不規則にする恐れがある。したがって、ホウ素の突き抜けを防止することは極めて重要である。
これらの問題を解決するために、上述したように、シリコン酸化膜中に窒素を含ませる方法が提案されている。窒素が含まれることで、誘電率は上昇し、またホウ素の突き抜けを防止できることが知られている。
しかしながら、このような酸窒化膜を直接且つ単純に熱酸窒化法によって形成すると、シリコン基板との界面に多数の窒素が含有されてしまい、デバイス特性が劣化してしまう傾向が避けがたい。界面に窒素が含有されるとキャリアの移動度が劣化し、トランジスタ動作特性が劣化することが知られている。また、熱酸化膜とＣＶＤ（化学気相成長法）によるＳｉＮ膜形成を組み合わせたＳｉＯ2／ＳｉＮスタック構造では、ＳｉＯ2／ＳｉＮ界面にキャリアのトラップ（膜中準位）が生じ、しきい値電圧のシフト等のデバイス特性が劣化してしまう傾向がある。
ＳｉＯ2膜を加熱によって窒化しようとすると通常は１０００℃以上の高温が必要であるため、この熱工程によりシリコン基板に注入されたドーパントが差異拡散することによってデバイス特性が劣化してしまう傾向がある（このような方法は、特許文献１や特許文献２などに開示されている）。
特開昭５５−１３４９３７号公報 特開昭５９−４０５９号公報
本発明の目的は、上記した従来技術の欠点を解消し、優れた特性（例えば、優れたホウ素バリア性）を有する酸窒化膜を含む電子デバイス用材料およびその製造方法を提供することにある。
本発明の他の目的は、基材と酸窒化膜との界面における窒素の含有量を制御することで良好な界面特性（高い移動度）を有し、しかも酸窒化膜中における膜中準位を抑制した酸窒化膜を含む電子デバイス用材料およびその製造方法を提供することにある。
本発明者は鋭意研究の結果、電子デバイス用基材上に、ＳＩＭＳ（二次イオン質量分析）分析に基づく窒素含有量の分布においてシリコン酸窒化膜の表面付近に窒素を配置することが、上記目的の達成のために極めて効果的なことを見出した。
本発明の電子デバイス用材料は上記知見に基づくものであり、より詳しくは、電子デバイス用基材と、該基材上に配置されたシリコン酸窒化膜とを少なくとも含む電子デバイス用材料であって；前記シリコン酸窒化膜が、該シリコン酸窒化膜の厚さ方向に、ＳＩＭＳ（二次イオン質量分析）分析に基づく窒素含有量の分布を調べた際に、表面付近に窒素原子を多く含むことを特徴とするものである。
本発明によれば、更に、電子デバイス用基材上に配置されたシリコン酸化膜に対して、少なくとも窒素ガスを含む処理ガスに基づくプラズマを照射することにより、その厚さ方向に、ＳＩＭＳ（二次イオン質量分析）分析に基づく窒素含有量の分布を調べた際に、表面付近に窒素原子を多く含むことを特徴とする電子デバイス用材料の製造方法が提供される。
上記構成を有する本発明の電子デバイス用材料は、それを構成するシリコン酸窒化膜がＮ原子高濃度の部分を有しているため、優れた特性（例えば、ホウ素に対するバリア性）が得られ、しかも、その分布におけるＮ原子低濃度の部分の存在により、シリコン酸窒化膜／電子デバイス用基材の界面における特性（例えば移動度）の劣化を抑制することができる。
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
（電子デバイス用材料）
本発明の電子デバイス用材料は、電子デバイス用基材と、該基材上に配置されたシリコン酸窒化（ＳｉＯＮ）膜とを少なくとも含む。本発明においては、該シリコン酸窒化膜は、その厚さ方向に、ＳＩＭＳ（二次イオン質量分析）分析に基づく窒素含有量の分布を有する。
（電子デバイス用基材）
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、シリコンゲルマニウムを主成分とする材料、液晶デバイス材料としてはガラス基板上に成膜されたポリシリコン、アモルファスシリコン等が挙げられる。
（シリコン酸窒化膜）
本発明においては、ＳＩＭＳ（二次イオン質量分析）分析に基づく窒素含有量の分布を有する限り、シリコン酸窒化膜の組成、形状、層厚、層中の窒素原子の分布（分布）等は特に制限されない。本発明においては、Ｐ型トランジスタにおけるドーパント（ポロン）の拡散防止の点からは、上記窒素含有量は１０パーセント以上、更には２０パーセント以上であることが望ましい。他方、誘電率向上の点からは、上記窒素含有量は２０パーセント以上、４０パーセント以下であることが望ましい。これは、窒素含有量が低すぎると誘電率向上の効果が低く、高すぎると窒素が界面まで到達する可能性が高くなり、界面におけるキャリア特性（移動度）などが劣化するためである。一般にシリコン酸化膜（ＳｉＯ2）の誘電率は３．９、シリコン窒化膜（Ｓｉ3Ｎ4）の誘電率は７であることが知られている。したがって、純粋に酸化膜との混合比が１：０．２である酸窒化膜の場合、酸窒化膜の誘電率は（３．９×１＋７×０．２）÷（１＋０．２）＝４．１となる。その酸窒化膜を用いた場合、膜厚は酸化膜と比較して４．１÷３．９＝１．１倍の物理的に厚い膜を成膜することが可能となるが、その程度では、誘電率向上による消費電力抑制の効果は薄い。したがって、窒素含有量は高いほど良いことになる。逆に高すぎるとシリコン基板−酸化膜界面に窒素が多量に含まれるため、界面における特性劣化（移動度の劣化など）が顕著になり、薄膜化を行ったメリット（ソース−ドレイン間の距離を短くすることによる高速化）が消失する。以上から、適正な窒素含有量を制御することが好ましい。
このような窒素含有量は、ＳＩＭＳ（二次イオン質量分析）の方法により好適に測定することが可能である。このような窒素含有量測定の際の好適な条件を下記に示す。
＜窒素含有量測定の好適な条件＞
測定機器：Ｐｈｙｓｉｃａｌ Ｅｌｅｃｔｒｏｎｉｃｓ ６６５０
１次イオン種：Ｃｓ＋
１次加速電圧：０．７５ＫＶ
スパッタレート：約９Ｅ−３ｎｍ／ｓｅｃ
測定領域：直径４２０μｍ×６７２μｍ
真空度：３Ｅ−７Ｐａ以下
測定イオン極性：＋
チャージアップ補正法：有
イオンの信号強度から濃度への変換は、Ｎをイオン注入したＳｉＯ2標準試料の測定によって決定した相対感度係数（ＲＳＦ：Ｒｅｌａｔｉｖｅ Ｓｅｎｓｉｔｉｖｅ Ｆａｃｔｏｒ）を用いて行う。また、スパッタ時間の深さへの変換は分析によって生じたクレーターの深さを表面粗さ計（ＳＬＯＡＮ社 ＤＥＫＴＡＫ８０００）を用いて測定することによって行う。
（窒素原子の分布）
本発明において、ホウ素等に対する突き抜け抑制と、酸窒化膜／基材界面における良好な界面準位とのバランスの点からは、酸窒化膜中における窒素原子分布曲線（プロファイル）の半値幅は、２ｎｍ以下であることが好ましい。この半値幅は、更には１．５ｎｍ以下、特に１ｎｍ以下であることが好ましい。
本発明における酸窒化膜は、上記した酸窒化膜／基材界面における良好な界面準位とのバランスの点から、更には下記（１）〜（３）の１以上の特性を有することが好ましい。
（１）酸窒化膜表面側（すなわち、酸窒化膜の、基材との対向面と反対側の面）から０〜１．５ｎｍの範囲における窒素原子含有量（ａｔｍ％）の最大値Ｎs：好ましくは１０〜３０ａｔｍ％、より好ましくは２０〜３０ａｔｍ％
（２）酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量（ａｔｍ％）の最大値Ｎb：好ましくは０〜１０ａｔｍ％、より好ましくは０〜５ａｔｍ％
（３）上記ＮsとＮbとの比Ｎs／Ｎb：好ましくは２以上、より好ましくは３以上、特に４以上
（電子デバイス用材料の製造方法）
上記した構成を有する本発明の電子デバイス用材料の製造方法は特に制限されないが、高い窒素含有量を有し、低い熱履歴によるチャネルドーパントの拡散防止の点からは、電子デバイス用基材上に配置されたシリコン酸化膜に対して、少なくとも窒素ガスを含む処理ガスに基づくプラズマを照射する方法が好ましい。
本発明の酸窒化膜形成において、プラズマを用いた場合には、熱窒化法と比較して低温で窒化を行うことが可能であり、チャネルドーパントの拡散防止が可能という利点がある。さらには、プラズマを用いてＳｉＯ2膜を窒化した場合には、ＳｉＯ2膜上にＣＶＤ法により窒化膜を形成する場合と比較して、一般に膜中の準位が少ない高品質の酸窒化膜（例えばゲート酸窒化膜）を得やすいという利点がある。
（処理ガス）
本発明において使用可能な処理ガスは、少なくとも窒素ガスを含む限り特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、希ガスと窒素（Ｎ2）を含む混合ガスが挙げられる。
（希ガス）
本発明において使用可能な希ガスは特に制限されず、電子デバイス製造に使用可能な公知の希ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）又はアルゴン（Ａｒ）を挙げることができる。
（処理ガス条件）
本発明の酸窒化膜作製においては、形成されるべき酸窒化膜の特性の点からは、下記の条件が好適に使用できる。
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
Ｎ2：２〜５００ｓｃｃｍ、より好ましくは４〜３００ｓｃｃｍ、
温度：室温２５℃〜５００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
圧力：３〜２６０Ｐａ、より好ましくは７〜２６０Ｐａ、特に好ましくは７〜１３０Ｐａ
マイクロ波：０．７〜４．２Ｗ／ｃｍ2、より好ましくは１．４〜４．２Ｗ／ｃｍ2、特に好ましくは１．４〜２．８Ｗ／ｃｍ2
（平面アンテナ部材）
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを大面積に均一性良く形成することができる。本発明においては、このような優れた特性を有するプラズマを用いて酸窒化膜の形成を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
電子温度：０．５〜２．０ｅＶ
密度：１Ｅ１０〜５Ｅ１２／ｃｍ3
プラズマ密度の均一性：±１０％
本発明によれば、良質な酸窒化膜を形成することができる。したがって、この酸窒化膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体装置の構造を形成することが容易である。
（酸窒化膜の好適な特性）
本発明によれば、下記のように好適な特性を有する酸窒化膜を容易に形成することができる。
電気的膜厚（換算膜厚） １．０〜２．５ｎｍ
リーク特性 Ｄｒｙ Ｏｘと比較して半桁〜１桁低減
膜厚均一性 ±２％
（半導体構造の好適な特性）
本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な酸窒化膜は、ＭＯＳ構造のゲート絶縁膜として特に好適に利用することができる。
（ＭＯＳ半導体構造の好適な特性）
本発明により形成可能な極めて薄く、しかも良質な酸窒化膜は、半導体装置の絶縁膜（特にＭＯＳ半導体構造のゲート絶縁膜）として特に好適に利用することができる。
本発明によれば、下記のように好適な特性を有するＭＯＳ半導体構造を容易に製造することができる。なお、本発明により形成した酸窒化膜の特性を評価する際には、例えば、文献（応用物理第６９巻第９号（２０００年）ＰＰ１０４９〜１０５９）に記載されたような標準的なＭＯＳ半導体構造を形成して、そのＭＯＳの特性を評価することにより、上記酸窒化膜の自体の特性評価に代えることができる。このような標準的なＭＯＳ構造においては、該構造を構成する酸窒化膜の特性が、ＭＯＳ特性に強い影響を与えるからである。
（製造装置の一態様）
以下、本発明の製造方法の好適な一態様について説明する。
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図２を参照しつつ説明する。
図２（ａ）を参照して、この図２（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図２（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜からなる。例えば２．５ｎｍ程度の厚さの酸化膜２により構成されている。
この例では、この品質の高い酸化膜２は、Ｏ2および希ガスを含む処理ガスの存在下で、Ｓｉを主成分とする被処理基体に、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することによりプラズマを形成し、このプラズマを用いて前記被処理基体表面に形成されたシリコン酸化膜（以下「ＳｉＯ2膜」という）からなることが好ましい。このようなＳｉＯ2膜を用いた際には、後述するように、界面特性（例えば、界面準位）が良好で、且つＭＯＳ構造とした際に良好なゲートリーク特性を得ることが容易という特徴がある。
本発明においては、このシリコン酸化膜２の表面には、上記したような窒化処理を施すことが好ましい。このシリコン酸化膜２の窒化処理された表面の上には、更にシリコン（ポリシリコンまたはアモルファスシリコン）を主成分とするゲート電極１３が形成されている。
（製造方法の一態様）
次に、このようなシリコン酸化膜２、窒化処理表面２２、更にその上にゲート電極１３が配設された電子デバイス材料の製造方法について説明する。
図３は本発明の電子デバイス材料の製造方法を実施するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
図３に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図３）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図３）を搬送することができる。
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
なお、図３中のプラズマ処理ユニット３２、３３としては、同型のプラズマ処理ユニットが二基並列してセットされている。
更に、これらプラズマ処理ユニット３２およびユニット３３は、ともにシングルチャンバ型ＣＶＤ処理ユニットと交換することが可能であり、プラズマ処理ユニット３２や３３の位置に一基または二基のシングルチャンバ型ＣＶＤ処理ユニットをセットすることも可能である。
プラズマ処理が二基の場合、例えば、処理ユニット３２でＳｉＯ2膜を形成した後、処理ユニット３３でＳｉＯ2膜を表面窒化する方法を行っても良く、また処理ユニット３２および３３で並列にＳｉＯ2膜形成とＳｉＯ2膜の表面窒化を行っても良い。或いは別の装置でＳｉＯ2膜形成を行った後、処理ユニット３２および３３で並列に表面窒化を行うこともできる。
（ゲート絶緑膜成膜の一態様）
図４はゲート絶緑膜２の成膜に使用可能なプラズマ処理ユニット３２（３３）の垂直方向の模式断面図である。
図４を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミニウム等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ2や希ガス、Ｎ2およびＨ2等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成された平面アンテナ（ＲＬＳＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＲＬＳＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この平板状導波路６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＲＬＳＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
（ＲＬＳＡの一態様）
図５は本発明の電子デバイス材料の製造装置に使用可能なＲＬＳＡ６０の一例を示す模式平面図である。
この図５に示したように、このＲＬＳＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
（加熱反応炉の一態様）
図６は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉４７の一例を示す垂直方向の模式断面図である。
図６に示すように、加熱反応炉４７の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図６では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
図６に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
この図６に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
図６中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図６中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
（絶縁膜形成の態様）
次に、上述した装置を用いて、ウエハＷ上にゲート絶縁膜２からなる絶縁膜を形成する方法の好適な一例について説明する。
図７は本発明の方法における各工程の流れの一例を示す図である。
図７を参照して、まず、Ａの工程でウエハＷ表面に素子分離となるフィールド酸化膜チャネルインプラ、犠牲酸化膜を形成する。Ｂの工程で犠牲酸化膜を除去する。
次いでプラズマ処理ユニット３２（図３）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記犠牲酸化膜が除去されたウエハＷを載置台５２（図４）上に載置する。
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば２Ｗ／ｃｍ2 のマイクロ波を発生させ、このマイクロ波を導波路により案内してＲＬＳＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを径方向に伝送していき、ＲＬＳＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度・低電子温度のプラズマが発生し、またマイクロ波をＲＬＳＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布なものとなる。
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、Ｏ2 ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量で導入してＣ工程（酸化膜の形成）を実施する。
この工程Ｃでは、導入された処理ガスはプラズマ処理ユニット３２内にて発生したプラズマ流により活性化（ラジカル化）され、このプラズマにより図８（ａ）の模式断面図に示すように、シリコン基板１の表面が酸化されて酸化膜（ＳｉＯ2膜）２が形成される。こうしてこの酸化処理を例えば４０秒間行い、２．５ｎｍの厚さのゲート酸化膜またはゲート酸窒化膜用下地酸化膜（下地ＳｉＯ2膜）２１を形成することができる。
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図３）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するプラズマ処理ユニット３３内の載置台にセットする（ステップ２）。また、用途により、ゲート酸化膜を窒化せずに熱反応炉４７に移動する場合もある。
（窒化含有層形成の態様）
次いで、このプラズマ処理ユニット３３内でウエハＷ上に表面窒化処理が施され（図７（ｃ））、先に形成された下地酸化膜（下地ＳｉＯ2）２１の表面上に窒化含有層２２（図８（ｂ））が形成される。
この表面窒化処理の際には、例えば、真空容器５０内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管よりアルゴンガスと、Ｎ2 ガスとを、それぞれ１０００ｓｃｃｍ、４０ｓｃｃｍの流量で導入する。
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ2のマイクロ波を発生させ、このマイクロ波を導波路により案内してＲＬＳＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
この工程（表面窒化）では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハＷ上面上のＳｉＯ2膜上で反応し、比較的短時間でＳｉＯ2膜表面を窒化する。このようにして図８（ｂ）に示すように、ウエハＷ上の下地酸化膜（下地ＳｉＯ2膜）２１の表面に窒素含有層２２が形成される。
この窒化処理を例えば２０秒行うことで、換算膜厚２ｎｍ程度の厚さのゲート酸窒化膜（酸窒化膜）を形成することができる。
（ゲート電極形成の態様）
次に、ウエハＷ上のＳｉＯ2膜上または下地ＳｉＯ2膜を窒化処理した酸窒化膜上にゲート電極（図７Ｅ、図２の１３）を形成する。このゲート電極１３を形成するためには、ゲート酸化膜またはゲート酸窒化膜が形成されたウエハＷをそれぞれプラズマ処理ユニット３２または３３内から取り出し、搬送室３１（図３）側に一旦取り出し、しかる後に加熱反応炉４７内に収容する（ステップ４）。加熱反応炉４７内では所定の処理条件下でウエハＷを加熱し、ゲート酸化膜またはゲート酸窒化膜上に所定のゲート電極１３を形成する。
このとき、形成するゲート電極１３の種類に応じて処理条件を選択することができる。
即ち、ポリシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ4を使用し、２０〜３３Ｐａ（１５０〜２５０ｍＴｏｒｒ）の圧力、５７０〜６３０℃の温度条件下で処理する。
また、アモルファスシリコンからなるゲート電極１３を形成する場合には、例えば処理ガス（電極形成ガス）として、ＳｉＨ4を使用し、２０〜６７Ｐａ（１５０〜５００ｍＴｏｒｒ）の圧力、５２０〜５７０℃の温度条件下で処理する。
更に、ＳｉＧｅからなるゲート電極１３を形成する場合には、例えばＧｅＨ4／ＳｉＨ4＝１０／９０〜６０／４０％の混合ガスを使用し、２０〜６０Ｐａの圧力、４６０〜５６０℃の温度条件下で処理する。その後、ゲート電極のパターニング、エッチングを行い（図７Ｆ）、ソース・ドレインを形成し（図７Ｇ）、配線工程を行う（図７Ｈ）ことでＰ型ＭＯＳトランジスタが形成される。
（酸化膜の品質）
上述した第１の工程では、ゲート酸化膜またはゲート酸窒化膜用下地酸化膜を形成するに際し、処理ガスの存在下で、Ｓｉを主成分とするウエハＷに、複数のスロットを有する平面アンテナ部材（ＲＬＳＡ）を介してマイクロ波を照射することにより酸素（Ｏ2）および希ガスとを含むプラズマを形成し、このプラズマを用いて前記被処理基体表面に酸化膜を形成しているため、品質が高く、且つ膜質制御を首尾よく行うことができる。
（高品質酸窒化膜の推定メカニズム）
また、上記第２の工程で表面窒化処理して得られる酸窒化膜は優れた品質を備えている。その理由は、本発明者の知見によれば、以下のように推定される。
上記ＲＬＳＡによって酸化膜表面に生成される窒素ラジカルは高密度であるため、酸化膜表面にパーセント単位で窒素を混入することが可能である。また、熱による窒素ラジカル生成に比べ、低温（３００度程度）でも高密度な窒素ラジカルを生成でき、ドーパントの拡散等に代表される熱によるデバイス特性の劣化を抑制することが可能である。更に、膜中の窒素は酸化膜表面に含有されるため、界面特性を劣化させること無く、誘電率を向上させ、また、ホウ素の突き抜け防止効果等の性能を発揮することが可能である。
（好適なＭＯＳ特性の推定メカニズム）
更に、上記第３の工程において特定条件下で加熱処理して得られるゲート電極を形成することにより、ＭＯＳ型半導体構造は優れた特性を備えている。その理由は、本発明者の知見によれば、以下のように推定される。
本発明においては、上述したように極めて薄く、且つ良質なゲート絶縁膜を形成することができる。このような良質なゲート絶縁膜（ゲート酸化膜および／又はゲート酸窒化膜）と、その上に形成したゲート電極（例えば、ＣＶＤによるポリシリコン、アモルファスシリコン、ＳｉＧｅ）との組合せに基づき、良好なトランジスタ特性（例えば、良好な界面特性）を実現することが可能となる。
更には、図３に示すようなクラスター化を行うことで、ゲート酸化膜およびゲート酸窒化膜形成と、ゲート電極形成との間における大気への暴露を避けることが可能となり、界面特性の更なる向上が可能となる。
以下、実施例により本発明を更に具体的に説明する。
実施例１
後述する評価を行った酸窒化膜は、以下の（１）〜（７）に示す工程を有する方法で作製した。
（１）：基板
基板には２０ｃｍ（８インチ）のＰ型およびＮ型のシリコン基板を用い、比抵抗が８〜１２Ωｃｍ、面方位（１００）のものを用いた。
（２）：ゲート酸化前洗浄
ＡＰＭ（アンモニア：過酸化水素水：純水＝１：２：１０の混合液、６０℃）とＨＰＭ（塩酸：過酸化水素水：純水＝１：１：１０の混合液、６０℃）およびＤＨＦ（フッ酸：純水＝１：１００の混合液、２３℃）を組み合わせたＲＣＡ洗浄によって、自然酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。ＲＣＡ洗浄は、ＡＰＭ１０分→純水リンス１０分→ＤＨＦ３分→純水リンス１０分→ＨＰＭ１０分→純水リンス１０分→純水ファイナルリンス５分を施した後、ＩＰＡ（イソプロピルアルコール、２２０℃）乾燥を１５分行い、ウェハ上の水分を乾燥させた。
（３）：酸化プロセス
上記（２）の処理が施されたシリコン基板上に次に示すような方法で酸化膜を形成した。
すなわち、（２）の処理が施されたシリコン基板を大気圧で３００℃に加熱された反応室へ搬入した。ウェハを搬入した後に窒素ガスを５ｓｌｍ導入し、圧力０．７ＫＰａに保持した。その雰囲気下でウェハを８５０℃に加熱した。温度が安定した後に、酸素ガスを０．７ｓｌｍ、水素ガスを０．１ｓｌｍ導入し、その状態でシリコン基板を３分間保持することで２ｎｍの熱酸化膜を成膜した。酸化処理が施された後、窒素ガス３ｓｌｍが導入された雰囲気中で３００℃まで温度を落とし、反応室を大気圧に戻してからウェハを搬出した。
（４）：プラズマ窒化プロセス
上記（３）の処理が施された酸化膜上に次に示すような方法で窒化を施した。このプラズマ窒化プロセスにおいては、図４に示すプラズマ装置系を用いた。
すなわち、プラズマ装置系において、上記２５０℃および４００℃に加熱されたシリコン基板上にＡｒガスと窒素ガスとをそれぞれ１０００ｓｃｃｍ、４０ｓｃｃｍずつ流し、圧力を６．７Ｐａ、６７Ｐａ（５０ｍＴｏｒｒ、５００ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＲＬＳＡ）を介して３Ｗ／ｃｍ2のマイクロ波を照射することにより窒素ガスおよびＡｒガスとを含むプラズマを形成し、このプラズマを用いて前述の酸化膜を窒化することで酸窒化膜（酸窒化膜）を成膜した。図９〜図１２に示した評価は、この（４）工程までの処理が施されたサンプルを用いて行った。
（５）：ホウ素の突き抜けを評価するために、（４）の処理が施された酸窒化膜上に更にＰｏｌｙシリコンを成膜した。
すなわち、（４）の処理が施されたシリコン基板を６３０℃に過熱し、基板上にシランガス（ＳｉＨ4）を２５０ｓｃｃｍ導入し、圧力を３３Ｐａ（２５０ｍＴｏｒｒ）に３１分間保持することで３００ｎｍの膜厚のポリシリコンを成膜された。更にポリシリコン上からイオン打ち込み（Ion Implantation）によりホウ素を注入した。注入条件は密度が５Ｅ１５［５×１０15ａｔｍｓ／ｃｍ2］、注入エネルギーが５ＫｅＶにて行った。ホウ素イオンは打ち込まれたままでは膜中にてドーパント（不純物）としての役割を果たさない。その後熱アニールを施してポリシリコン中のシリコン原子との化学的な結合を促進させる必要がある。熱アニールとして、窒素を２０００ｓｃｃｍ導入した大気圧下にてウェハを１０００℃に高速加熱し、１０秒間ウェハを高温で保持するＲＴＡ（Rapid Thermal Anneal）処理を行った。
実施例２
実施例１において得られた上記（４）までの処理を施したサンプルのＳＩＭＳ分析を行い、膜中の窒素含有量を評価した。また同時に酸素およびシリコン元素の分析も行い、これらの結果から窒化反応の考察を行った。
図９〜図１３に熱酸化膜に窒化プラズマ処理を施した場合における窒素原子の２次イオン質量分析（ＳＩＭＳ：Secondary Ion Mass Spectrometry）結果を示す。横軸は膜厚、縦軸は窒素含有量である。ここで用いたＳＩＭＳ条件は、以下の通りであった。
＜ＳＩＭＳ条件＞
測定機器：Ｐｈｙｓｉｃａｌ Ｅｌｅｃｔｒｏｎｉｃｓ ６６５０
１次イオン種：Ｃｓ＋
１次加速電圧：０．７５ＫＶ
スパッタレート：約９Ｅ−３ｎｍ／ｓｅｃ
測定領域：直径４２０μｍ×６７２μｍ
真空度：３Ｅ−７Ｐａ以下
測定イオン極性：＋
チャージアップ補正法：有
イオンの信号強度から濃度への変換は、Ｎをイオン注入したＳｉＯ2標準試料の測定によって決定した相対感度係数（ＲＳＦ：Ｒｅｌａｔｉｖｅ Ｓｅｎｓｉｔｉｖｅ Ｆａｃｔｏｒ）を用いて行った。また、スパッタ時間の深さへの変換は分析によって生じたクレーターの深さを表面粗さ計（ＳＬＯＡＮ社 ＤＥＫＴＡＫ８０００）を用いて測定することによって行った。ただし、本測定では分析領域が非常に浅く、表面粗さ計による深さの測定が困難であるため、試料と同一条件で測定を行った標準試料から得られたスパッタレートを用い、深さへの変換を行った。
図９および図１１に示されるように、本発明で提案した酸窒化膜形成方法を用いることで、膜中に１５％〜３０％の窒素を含有させることに成功した。また、後述する図１３に示されるように窒化処理を施すことでホウ素の突き抜けを防止できている。
図９は基板温度４００℃において窒化時の圧力を変えた場合における窒素含有量を示す。低圧（６．７Ｐａ）、高圧（６７Ｐａ）ともに窒化時間の増加に伴い窒素含有量の増加が生じている。低圧ではより多くの窒素が膜中に含まれていることが分る。図３に圧力を変えた場合における酸素信号強度を示す。窒化時間の増加に伴い酸素含有量が低下している。低圧では０．５ｎｍ〜１．５ｎｍ付近の酸素含有量が極端に減っており、酸素と窒素の置換反応が主に生じていることがわかる。高圧では酸素が１．５ｎｍよりも厚い領域へ押し出されており、これは物理的な膜厚の増加が生じていることを示している。
図１１は窒化時の温度を変えた場合における窒素含有量を示す。低温（２５０℃）、高温（４００℃）ともに窒化時間の増加に伴い窒素含有量の増加が生じている。
図１２に温度を変えた場合の酸素含有量を示す。上述したように低温での４０秒と高温での２０秒は窒素含有量が同じであるにもかかわらず、酸素の含有量に大きな差が生じている。これは、低温では窒化時に酸素と窒素が置換する反応が主に生じており、高温ではシリコンと酸素の結合を切って窒素が混入する反応が主に生じているためと考えられる。
以上から、本発明による窒化処理を施すことで膜中に窒素が含有され、通常の酸化膜よりも誘電率の高い酸窒化膜が形成されていることが示された。また、図９、１１に示すように、窒化の条件を変えることで膜中の窒素濃度を任意に制御することが可能であり、本発明を用いることで目的に応じた窒素濃度を持つ酸窒化膜を形成することが可能である。
実施例３
この例では、ホウ素の付き抜け効果に対する評価結果を示す。図６にＰ型ＭＯＳキャパシタにおけるホウ素の付き抜け度合いをＳＩＭＳにより調べた結果を示す。図１３に用いたサンプルは、シリコン基板としてＮ型シリコン基板（リンドープ）を用い、実施例１の（５）までの処理が施されたものを用いた。
ＳＩＭＳはBackside ＳＩＭＳ分析法を用て、裏面（基板側）からイオンによりスパッタを行い、ＳＩＭＳ分析を行った。これは通常の表面（ゲート電極側）からＳＩＭＳ分析を行った場合、分析時のスパッタによりゲート電極中のホウ素が酸化膜を通過して基板まで到達してしまい、ホウ素の付き抜け評価が困難となるためである。ここで用いたBackside ＳＩＭＳ条件は、以下の通りであった。
＜Backside ＳＩＭＳ条件＞
測定機器：ＣＡＭＥＣＡ ＩＭＳ−６ｆ
１次イオン種：Ｏ2＋
１次加速電圧：３．０ＫＶ
スパッタレート：約０．２ｎｍ／ｓｅｃ
測定領域：直径３０μｍの円
真空度：３Ｅ−７Ｐａ以下
測定イオン極性：＋
チャージアップ補正法：無
妨害イオン除去法：無
イオンの信号強度から濃度への変換は、Ｂをイオン注入したＳｉ標準試料の測定によって決定した相対感度係数（ＲＳＦ：Ｒｅｌａｔｉｖｅ Ｓｅｎｓｉｔｉｖｅ Ｆａｃｔｏｒ）を用いて行った。また、スパッタ時間の深さへの変換は同条件で測定したＳｉ標準試料の分析によって生じたクレーターの深さを表面粗さ計（ＳＬＯＡＮ社 ＤＥＫＴＡＫ３０３０もしくはＤＥＫＴＡＫ８０００）を用いて測定することによって行った。Ｓｉ基板中での深さの精度は装置の安定性に依存し、±１０％程度と考えられるが、実際には試料基板側から測定を行い、データ処理により深さを反転させているため、界面の位置などの絶対的な深さは意味を持たない。
図１３から明らかなように、窒化処理を施した場合はホウ素（Ｂ）が基板まで到達しておらず、前述した閾値電圧のシフトなどが抑制されることが分った。窒化を施さない場合、活性化アニール時にホウ素がＧａｔｅ電極側から染み出してきて、酸化膜を通りぬけて基板に到達している様子が図に顕著に表れている。Ｐ型ＭＯＳトランジスターは基板側のチャンネルに逆バイアスをかけて正孔を誘起させることで動作するが、ホウ素が抜けることでポリシリコンの抵抗が下がることから、逆バイアスをかけた際にポリシリコン電極において空乏層が発生し、電気的膜厚が増大するという恐れも有る。しかしながら、図に示されるように窒化処理を施した場合は、ホウ素が酸窒化膜表面で縮退（パイルアップ）し、上に述べたような特性の劣化を抑制することが可能となっている。
上述したように本発明によれば、優れた特性を有し、しかも基材との界面における界面準位を抑制した酸窒化膜を含む電子デバイス用材料およびその製造方法が提供される。
本発明により形成することが可能なＭＯＳ構造の一例を示す模式断面図である。 （ａ）及び（ｂ）は、本発明の電子デバイス材料の製造方法により製造可能な半導体装置の一例を示す部分模式断面図である。 本発明の電子デバイス材料の製造方法を実施するための半導体製造装置の一例を示す模式平面図である。 本発明の電子デバイス材料の製造方法に使用可能な平面アンテナ（ＲＬＳＡ；Slot Plane AntennaないしＳＰＡと称される場合もある）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。 本発明の電子デバイス材料の製造装置に使用可能なＲＬＳＡの一例を示す模式的な平面図である。 本発明の電子デバイス材料の製造方法に使用可能な加熱反応炉ユニットの一例を示す模式的な垂直断面図である。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 本発明の製造方法における各工程の一例を示すフローチャートである。 （ａ）及び（ｂ）は、本発明の製造方法における各工程の一例を示すフローチャートである。 実施例により得られた酸窒化膜のＳＩＭＳ分析結果を示すグラフである。 実施例により得られた酸窒化膜のＳＩＭＳ分析結果を示すグラフである。 実施例により得られた酸窒化膜のＳＩＭＳ分析結果を示すグラフである。 実施例により得られた酸窒化膜のＳＩＭＳ分析結果を示すグラフである。 実施例により得られた酸窒化膜に対するホウ素突き抜け試験の結果を示すグラフである。
符号の説明
１ シリコン基板
１１ フィールド酸化膜
１３ ゲート電極
２ 酸化膜
３０ 半導体製造装置
３２ プラズマ処理ユニット
３３ プラズマ処理ユニット
４７ 加熱反応炉
６０ 平面アンテナ
７２ ガス供給管

Claims (15)

  1. 電子デバイス用基材と、該基材上に配置されたシリコン酸窒化膜とを少なくとも含む電子デバイス用材料であって、
    前記シリコン酸窒化膜は、アンテナを用いて、シリコン酸化膜表面を、Ａｒガスと窒素ガスとを用いたプラズマにより、圧力が７〜２６０Ｐａの範囲で窒化して形成され、前記プラズマによるダメージが少なく、
    前記シリコン酸窒化膜は、
    前記シリコン酸窒化膜の厚さ方向に、酸窒化膜表面付近に窒素原子を多く含み、
    前記シリコン酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎsが１８〜３０ａｔｍ％の窒素含有領域と、
    前記シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜１０ａｔｍ％の窒素含有領域と、
    を有する、
    ことを特徴とする電子デバイス用材料。
  2. 前記シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜５ａｔｍ％である請求項１に記載の電子デバイス用材料。
  3. 前記シリコン酸窒化膜が、ＭＯＳ型トランジスタにおけるゲート絶縁膜である請求項１又は２に記載の電子デバイス用材料。
  4. 表面が洗浄された電子デバイス用基材上に配置されたシリコン酸化膜に対して、アンテナを用いてＡｒガスと窒素ガスのプラズマを照射することにより、その厚さ方向において、シリコン酸窒化膜表面付近に窒素原子を多く含み、
    前記シリコン酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎsが１８〜３０ａｔｍ％であり、
    前記シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜１０ａｔｍ％であることを特徴とする電子デバイス用材料の製造方法。
  5. 基板表面に酸窒化膜を形成する基板処理法であって、
    表面に酸化膜が形成された前記基板を用意する工程と、
    前記基板に対してＡｒガスと窒素ガスとを供給する工程と、
    アンテナを用いて前記酸化膜上にＡｒガスと窒素ガスのプラズマを照射する工程と、
    前記酸化膜がプラズマ窒化されて、シリコン酸窒化膜を形成する工程とを備え、
    前記酸窒化膜中の窒素原子分布が、前記シリコン酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎsが１８〜３０ａｔｍ％であり、
    前記シリコン酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜１０ａｔｍ％となるようにプラズマ窒化されることを特徴とする基板表面に酸窒化膜を形成する基板処理法。
  6. 前記酸窒化膜を形成する工程の温度は、２５０〜５００℃で行われる請求項５に記載の基板表面に酸窒化膜を形成する基板処理法。
  7. 前記酸窒化膜を形成する工程の圧力は、３〜２６０Ｐａで行われる請求項５または６に記載の基板表面に酸窒化膜を形成する基板処理法。
  8. 前記プラズマは、複数のスロットを有する前記アンテナとしての平面アンテナを用いてマイクロ波を照射して生成されるものである請求項５〜７のいずれかに記載の基板表面に酸窒化膜を形成する基板処理法。
  9. 前記ＮｓとＮｂとの比（Ｎｓ／Ｎｂ）が２以上である請求項５〜８の何れか一項に記載の基板表面に酸窒化膜を形成する基板処理法。
  10. 前記酸化膜は、熱酸化膜である請求項５〜９の何れか一項に記載の基板表面に酸窒化膜を形成する基板処理法。
  11. 前記酸化膜は、プラズマ酸化膜である請求項５〜９の何れか一項に記載の基板表面に酸窒化膜を形成する基板処理法。
  12. 基板表面に酸窒化膜を形成する基板処理装置であって、
    前記基板の酸化膜に対して、プラズマ窒化処理する少なくとも１つのプラズマ処理ユニットと、
    前記プラズマ処理ユニットに前記基板を搬送する搬送室と、
    前記基板をセットするカセットステージと、
    前記基板を、前記カセットステージから前記搬送室を介して、前記プラズマ処理ユニットへ搬送する際、前記搬送室とで該基板の出し入れをするためのロードロックユニットとを備え、
    前記プラズマ処理ユニットは、
    前記酸窒化膜中の窒素原子分布が、前記酸窒化膜表面側から０〜１．５ｎｍの範囲における窒素原子含有量の最大値Ｎsが１８〜３０ａｔｍ％であり、前記酸窒化膜の、基材との対向面から０〜０．５ｎｍの範囲における窒素原子含有量の最大値Ｎbが０〜１０ａｔｍ％となるように、前記基板上の酸化膜に対して、Ａｒガスと窒素ガスとの混合ガスを供給するガス供給部と、前記基板上の酸化膜に対して、プラズマを照射して、該酸化膜をプラズマ窒化して酸窒化膜を形成するアンテナと、を有している基板処理装置。
  13. 前記プラズマ処理ユニットは、更に、プラズマ酸化処理ユニットを有し、
    前記プラズマ酸化処理ユニットは、
    前記基板の酸化膜を形成するための、前記基板に対して希ガスと酸素ガスとの混合ガスを供給するガス供給部と、前記基板に対してプラズマを照射するアンテナと、を有している請求項１１または１２に記載の基板表面に酸窒化膜を形成する基板処理装置。
  14. 前記基板処理装置は、前記基板を熱処理する加熱ユニット及び／又はＣＶＤ処理ユニットを有する請求項１１〜１３の何れか一項に記載の基板表面に酸窒化膜を形成する基板処理装置。
  15. 前記アンテナは、マイクロ波を照射するための複数のスロットを有する平面アンテナである請求項１１〜１４の何れか一項に記載の基板表面に酸窒化膜を形成する基板処理装置。
JP2007323261A 2002-03-29 2007-12-14 電子デバイス用材料およびその製造方法 Pending JP2008147678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007323261A JP2008147678A (ja) 2002-03-29 2007-12-14 電子デバイス用材料およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002097871 2002-03-29
JP2007323261A JP2008147678A (ja) 2002-03-29 2007-12-14 電子デバイス用材料およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003585172A Division JP4559739B2 (ja) 2002-03-29 2003-03-31 電子デバイス用材料およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008147678A true JP2008147678A (ja) 2008-06-26

Family

ID=29240163

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003585172A Expired - Fee Related JP4559739B2 (ja) 2002-03-29 2003-03-31 電子デバイス用材料およびその製造方法
JP2007323261A Pending JP2008147678A (ja) 2002-03-29 2007-12-14 電子デバイス用材料およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003585172A Expired - Fee Related JP4559739B2 (ja) 2002-03-29 2003-03-31 電子デバイス用材料およびその製造方法

Country Status (5)

Country Link
US (1) US7560396B2 (ja)
JP (2) JP4559739B2 (ja)
AU (1) AU2003221057A1 (ja)
TW (1) TW200402801A (ja)
WO (1) WO2003088345A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125705A1 (ja) * 2010-03-31 2011-10-13 東京エレクトロン株式会社 プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560396B2 (en) * 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
JP2005150228A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100829335B1 (ko) * 2004-08-31 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US7674722B2 (en) 2004-10-28 2010-03-09 Tokyo Electron Limited Method of forming gate insulating film, semiconductor device and computer recording medium
JP2006165516A (ja) 2004-11-12 2006-06-22 Tokyo Electron Ltd 熱処理板の付着物検出方法，熱処理装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2006245528A (ja) * 2005-02-01 2006-09-14 Tohoku Univ 誘電体膜及びその形成方法
US20060228898A1 (en) * 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US10361282B2 (en) * 2017-05-08 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a low-K spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JP3566046B2 (ja) 1997-10-02 2004-09-15 アルプス電気株式会社 プラズマ処理装置およびスパッタ装置
KR100745495B1 (ko) 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP2000332009A (ja) 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001274148A (ja) 2000-03-24 2001-10-05 Tokyo Electron Ltd プラズマ処理装置及び方法
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
JP4504511B2 (ja) 2000-05-26 2010-07-14 忠弘 大見 プラズマ処理装置
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2002222941A (ja) 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP3912085B2 (ja) * 2001-11-29 2007-05-09 日本電気株式会社 半導体装置の製造方法
JP2003282567A (ja) 2002-03-26 2003-10-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125705A1 (ja) * 2010-03-31 2011-10-13 東京エレクトロン株式会社 プラズマ窒化処理方法及びプラズマ窒化処理装置
KR101432415B1 (ko) 2010-03-31 2014-09-22 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리 방법 및 플라즈마 질화 처리 장치
JP5860392B2 (ja) * 2010-03-31 2016-02-16 東京エレクトロン株式会社 プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2012164788A (ja) * 2011-02-07 2012-08-30 Toshiba Corp 半導体素子及びその製造方法
US9324826B2 (en) 2011-02-07 2016-04-26 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
TWI326469B (ja) 2010-06-21
US20060046503A1 (en) 2006-03-02
AU2003221057A1 (en) 2003-10-27
US7560396B2 (en) 2009-07-14
JPWO2003088345A1 (ja) 2005-08-25
TW200402801A (en) 2004-02-16
WO2003088345A1 (fr) 2003-10-23
JP4559739B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
JP4401375B2 (ja) 電子デバイス材料の製造方法
JP2008147678A (ja) 電子デバイス用材料およびその製造方法
JP4001498B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成システム
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4850871B2 (ja) 絶縁膜の形成方法
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JP4361078B2 (ja) 絶縁膜の形成方法
JP2004259979A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405