JP2005150704A - シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 - Google Patents
シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 Download PDFInfo
- Publication number
- JP2005150704A JP2005150704A JP2004303094A JP2004303094A JP2005150704A JP 2005150704 A JP2005150704 A JP 2005150704A JP 2004303094 A JP2004303094 A JP 2004303094A JP 2004303094 A JP2004303094 A JP 2004303094A JP 2005150704 A JP2005150704 A JP 2005150704A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric film
- control electrode
- silicon
- electrode dielectric
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 45
- 238000012545 processing Methods 0.000 title claims description 4
- -1 silicon oxide nitride Chemical class 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 25
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 150000004767 nitrides Chemical group 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 11
- 238000010348 incorporation Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 6
- 125000004429 atom Chemical group 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 酸化シリコンを備えた誘電体膜内に窒素原子を取り込むことにより、部分的にシリコン酸窒化膜に変換されるような誘電体膜を備える。酸化シリコンを有する誘電体膜への窒素原子の導入の前に、本誘電体膜は、シリコン原子対酸素原子の比が1/2より大きい酸化シリコンとして形成される。このように特にMOSトランジスタにおいては、誘電体領域と半導体基盤との界面が高品質化され、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域が得られ、堆積される誘電体膜に実質等しい厚さが得られる。
【選択図】図8
Description
上記欠点を回避し、シリコン酸窒化誘電体膜(silicon-oxy-nitride dielectric layer)を有する半導体装置を処理するための方法を提供することが、本発明の目的である。本シリコン酸窒化誘電体膜は、非常に薄く、本半導体装置におけるゲート漏れ電流を減少させることができる。本方法は単純であり、十分に制御可能である。
酸化シリコン制御電極誘電体膜(silicon oxide control electrode dielectric layer)と制御電極を有する半導体装置を処理するための本発明による方法は、制御電極誘電体膜(control electrode dielectric layer)の最上部に制御電極を形成する前に、半導体基盤上に酸化シリコン制御電極誘電体膜を形成し、そして制御電極誘電体膜を形成した後、酸化シリコン制御電極誘電体膜内への窒素原子の取り込みにより少なくとも部分的にシリコン酸窒化膜へ変換するステップを有する。本発明によれば、窒素原子の導入前には本酸化シリコン制御電極誘電体膜は、そのシリコン原子対酸素原子の比が1/2より大きくなるような比率を有している。
本酸化シリコン誘電体膜は、例えば化学気相成長(chemical vapour deposition:CVD)法のような堆積技術により形成される。CVDは、MOS-ICの大量生産に対してさらに適しているから好まれている。その他の適切な堆積技術は、スパッタリング、プラズマCVD(plasma enhanced CVD:PECVD)あるいは原子層蒸着(atomic layer deposition:ALD)である。このように誘電体膜内で、シリコン原子対酸素原子の比率を段階的にあるいは徐々に変化する分布にすることは、非常に簡単である。
酸化シリコン制御電極誘電体膜への窒素原子の取り込みは、窒素プラズマによりなされる。しかしながら、N2もしくはNOもしくはそのような類の窒素による混合気体を有する雰囲気中でのアニール(anneal=熱処理)ステップも、また可能である。
半導体装置はトランジスタ装置、例えば電界効果型トランジスタであり、第一の主電極領域、例えばソース領域と、第二の主電極領域、例えばドレイン領域を半導体基盤の表面に備えている。制御電極、例えばゲート領域は、第一の主電極領域と第二の主電極領域との間に形成され、制御電極誘電体により半導体表面の表面から分離されている。本制御電極の形成の前に、酸化シリコンの制御電極誘電体膜は半導体基盤の表面上に形成される。本誘電体膜は、酸化シリコンの誘電体膜内に窒素原子を取り込むことにより、少なくとも部分的にシリコン酸窒化膜に変換される。本制御電極誘電体は本発明に従って作成される。このような方法は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor=金属酸化物半導体電界効果型トランジスタ)装置に対して非常に適切である。
本発明の方法の有利な点は、ゲート漏れ電流は減少するかもしくは抑圧されているにもかかわらず、非常に薄い誘電体膜が作成可能になることである。
本発明による半導体装置は、十分に制御されたそして例えば1.5 nm未満の非常に薄い誘電体膜や、誘電体領域と例えばシリコン半導体基盤のような半導体基盤との間の高品質な界面のような、重要な利点を提供する。例えば1.5 nm未満の非常に薄い誘電体膜は、100 nm未満のCMOS技術に対して必要である。
本発明に関するこれらあるいはその他の特性、特徴そして有利な点は、後述する詳細な説明で明らかにされる。そこでは従属する図面と連携して説明され、一例として本発明の原理が図示される。本記述では、代表例のみ記されているが、本発明の適用範囲はこれに限定されるものではない。以下で引用された参照記号は、添付の図面に関係している。
さらに、第一の、第二の、第三のというような語句、および明細書や特許請求の範囲にある同類の語句は、同じような要素間の区別のために使用されており、連続的な順番や年代順を記述するために必要としているものではない。このように使用されている語句は、適切な状況のもとでは交換可能であり、そして本文中に記述された発明の具体例は、本文中に記述されあるいは図示されたものとは異なる順番で動作可能であることには注意する必要がある。
さらにその上、最上部、最下部、上部、下部というような語句、および明細書や特許請求の範囲にある同類の語句は、記述された目的のために使用されており、相対的位置関係を記述するために必要としているものではない。このように使用されている語句は適切な状況のもとでは交換可能であり、そして本文中に記述された発明の具体例は、本文中に記述されあるいは図示されたものとは異なる方向で動作可能であるということには注意する必要がある。
「を有する」という語句が特許請求の範囲で使用されるが、それ以降に記載されている手段に限定されるように解釈されるべきでないということに注意を要する。本語句は他の要素やステップを除外するものではない。このように、「手段Aと手段Bを有する装置」という表現の範囲は、要素Aと要素Bとだけを有する装置に限定されるべきではない。本装置の要素の中で、本発明に関して関わり合いのある要素がAとBだけである、ということを意味している。
以下の記述では、制御電極としてのゲート、そして第一のおよび第二の主電極としてのソースおよびドレインを備えた装置20の製造に関する方法が記述される。本実施例は説明の容易さを優先して選定されており、本発明に対して限定することを意図するものではない。
堆積の後、ゲート誘電体4は、ゲート誘電体4への窒素原子Nの取り込みにより、シリコン酸窒化材料に変換される(図2)。本具体例では、本取り込みは、半導体基盤1を窒素プラズマにさらすことによりなされる。上述したように、本変換は今や、酸化シリコン膜4への窒素のさらに効率的な取り込みを与える。
マスク6の外側にある膜4および5は、例えばエッチングのように、あらゆる適切な除去技術により除去される。このようなやり方で、ゲート7およびゲート誘電体4を備えたゲートスタック(gate stack=ゲート積層構造)が形成される(図4)。ゲートスタックの厚さは、本具体例においては、101 nm(ゲート7+誘電体4)であり、100 nm装置に対する標準的なCMOSプロセスにおける高さに一致する。ゲートスタックをマスクとして使用することで、形成しようとする装置20のソースおよびドレイン領域10、11のLDD拡張領域(Lightly Doped Drain extension)8、9が、浅いp型打ち込みにより形成される。
次に、より深いp+型を打ち込むことにより、ソースおよびドレイン10、11が完全に形成される。その後半導体基盤1を例えば1000℃より高い温度でアニールすることにより、ソースおよびドレイン10、11の打ち込みが活性化される。
次のステップでは、図6に図示したように、金属膜13が本構成物を覆うようにして堆積される。金属膜13は、金属膜のスタックを有する。例えば、それは最上部に10 nm厚さのチタン膜を備えた8 nm厚さのコバルト膜を有する。金属膜のその他の組み合わせが、ここではまた使用される。チタン膜の機能は、後述するシリサイド化(silicidation=シリコン化合物化)の後の電気的ショートを防ぎ、酸素に対する防御壁として動作することである。
最後に、p-MOSFET装置20の製造は、例えば二酸化シリコンのような金属被膜化前誘電体(pre-metal dielectric)15の堆積、続いて本金属被膜化前誘電体15のパターン形成(patterning)により、さらに完全なものに成る。その後例えばアルミニウムのようなコンタクト金属膜の堆積と、それに続くパターン形成により、コンタクト領域16が形成される(図8参照)。
選ばれた具体例、特定の条件、構成および材料が、本発明による装置に対して以上の説明で議論されてきた。しかしながら外形や詳細について、本発明の視野や趣旨から外れること無しに、種々の変化や修正が可能であることは、考慮されるべきである。
以上の説明で参照したすべての図において、同じ参照記号は同じあるいは類似した要素に関係している。
2 ウェル
3 トレンチ
4 制御電極誘電体膜
5 多結晶シリコン膜
6 マスク
7 制御電極
8 LDD拡張領域
9 LDD拡張領域
10 ソース
11 ドレイン
12 絶縁スペーサ
13 金属膜
14 シリサイド化領域
15 金属被膜化前誘電体
16 コンタクト領域
20 装置
Claims (10)
- 制御電極誘電体膜(4)と制御電極(7)とを有する半導体装置を処理する方法であって、
前記制御電極(7)を半導体基盤(1)の最上部に形成する前に、シリコン原子対酸素原子の比率が0.5より大きい酸化シリコンが少なくとも部分的に存在する、前記制御電極誘電体膜(4)を半導体基盤(1)上に形成し、
前記酸化シリコン制御電極誘電体膜(4)を形成した後、前記制御電極誘電体膜(4)内に窒素原子を取り込み、前記酸化シリコン制御電極誘電体膜(4)を少なくとも部分的にシリコン酸窒化膜に変換する、
ステップを含み、
前記制御電極誘電体膜(4)を形成するステップは、
半導体基盤(1)と制御電極誘電体膜(4)との間の界面の近傍に位置し、シリコン原子対酸素原子の比が実質1/2に等しい、酸化シリコン制御電極誘電体膜(4)である第一の領域を形成し、
制御電極誘電体膜(4)の表面の近傍に位置し、シリコン原子対酸素原子の比が1/2より大きい、酸化シリコン制御電極誘電体膜(4)である第二の領域を形成する、
ことを特徴とする方法。 - 前記制御電極誘電体膜(4)を形成するステップは、制御電極誘電体膜(4)内において、シリコン原子対酸素原子の比率が第二の領域から第一の領域へ向かって、1/2より大きな値から実質1/2に等しい値へ、徐々に減少するように構成したことを特徴とする、請求項1記載の方法。
- 前記制御電極誘電体膜(4)を形成するステップは、
シリコン原子対酸素原子の比が実質1/2に等しい制御電極誘電体膜(4)を形成し、
制御電極誘電体膜(4)に追加のシリコン原子を打ち込むことにより取り込む、
ことを特徴とする、請求項1または2記載の方法。 - 半導体基盤(1)がシリコンから形成されており、酸化シリコン制御電極誘電体膜(4)を形成するステップは、半導体基盤(1)の熱酸化によりなされることを特徴とする、請求項1から3のいずれかに記載の方法。
- 酸化シリコン制御電極誘電体膜(4)を形成するステップは、堆積技術を用いることを特徴とする、請求項1から4のいずれかに記載の方法。
- 酸化シリコン制御電極誘電体膜(4)を形成するステップは、化学気相成長によりなされることを特徴とする、請求項5記載の方法。
- 制御電極誘電体膜(4)内への窒素原子の取り込みは、窒素プラズマによりなされることを特徴とする、請求項1から6のいずれかに記載の方法。
- 半導体基盤(1)上に制御電極(7)と制御電極誘電体膜(4)を有する半導体装置であって、前記制御電極誘電体膜(4)は少なくとも部分的にシリコン酸窒化膜であり、
前記制御電極誘電体膜(4)は、
半導体基盤(1)と制御電極誘電体膜(4)との間の界面の近傍に位置し、シリコン原子対酸素原子の比が実質1/2に等しい、第一の領域と、
制御電極誘電体膜(4)の表面の近傍に位置し、シリコン原子対酸素原子の比が1/2より大きい、第二の領域、
を含むことを特徴とする半導体装置。 - 前記半導体基盤(1)は、シリコンであることを特徴とする、請求項8記載の半導体装置。
- 前記半導体基盤は、トランジスタ装置であることを特徴とする、請求項8または9記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03447258A EP1524685B1 (en) | 2003-10-17 | 2003-10-17 | Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer |
EP03447258-9 | 2003-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150704A true JP2005150704A (ja) | 2005-06-09 |
JP4854949B2 JP4854949B2 (ja) | 2012-01-18 |
Family
ID=34354655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303094A Active JP4854949B2 (ja) | 2003-10-17 | 2004-10-18 | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7238625B2 (ja) |
EP (1) | EP1524685B1 (ja) |
JP (1) | JP4854949B2 (ja) |
CN (1) | CN100492602C (ja) |
TW (1) | TWI253142B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587405B (zh) * | 2010-08-16 | 2017-06-11 | 半導體能源研究所股份有限公司 | 半導體裝置之製造方法 |
CN105448888B (zh) * | 2014-08-21 | 2019-02-26 | 中芯国际集成电路制造(上海)有限公司 | 层间介质层、层间介质层的制作方法和半导体器件 |
US10553479B2 (en) | 2017-02-16 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with contact pad and fabrication method therefore |
FR3077163B1 (fr) * | 2018-01-22 | 2021-08-27 | Soitec Silicon On Insulator | Procedes de conception et de fabrication d'un dispositif comprenant un reseau d'elements micro-usines, dispositif obtenu a l'issu de tels procedes |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6323328A (ja) * | 1985-12-02 | 1988-01-30 | Texas Instr Japan Ltd | 酸化シリコン膜の製造方法 |
JPH0677478A (ja) * | 1992-06-29 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH10173187A (ja) * | 1996-12-05 | 1998-06-26 | Texas Instr Inc <Ti> | 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 |
JPH10256535A (ja) * | 1997-03-13 | 1998-09-25 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JPH1197533A (ja) * | 1997-09-22 | 1999-04-09 | Hitachi Ltd | 半導体集積回路及びその製造方法 |
JP2001291865A (ja) * | 2000-04-10 | 2001-10-19 | Sharp Corp | 絶縁ゲート型トランジスタ及びその製造方法 |
JP2002064097A (ja) * | 1999-06-30 | 2002-02-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2003234347A (ja) * | 2002-02-06 | 2003-08-22 | Sony Corp | SiON膜の形成方法及びSiON膜形成装置 |
JP2003318176A (ja) * | 2002-04-19 | 2003-11-07 | Sony Corp | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4998146A (en) * | 1989-05-24 | 1991-03-05 | Xerox Corporation | High voltage thin film transistor |
US5736454A (en) * | 1997-03-20 | 1998-04-07 | National Science Council | Method for making a silicon dioxide layer on a silicon substrate by pure water anodization followed by rapid thermal densification |
JP2000164870A (ja) * | 1998-09-24 | 2000-06-16 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-10-17 EP EP03447258A patent/EP1524685B1/en not_active Expired - Lifetime
-
2004
- 2004-10-05 TW TW093130102A patent/TWI253142B/zh active
- 2004-10-15 CN CNB2004100855379A patent/CN100492602C/zh active Active
- 2004-10-15 US US10/966,153 patent/US7238625B2/en active Active
- 2004-10-18 JP JP2004303094A patent/JP4854949B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6323328A (ja) * | 1985-12-02 | 1988-01-30 | Texas Instr Japan Ltd | 酸化シリコン膜の製造方法 |
JPH0677478A (ja) * | 1992-06-29 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH10173187A (ja) * | 1996-12-05 | 1998-06-26 | Texas Instr Inc <Ti> | 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 |
JPH10256535A (ja) * | 1997-03-13 | 1998-09-25 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JPH1197533A (ja) * | 1997-09-22 | 1999-04-09 | Hitachi Ltd | 半導体集積回路及びその製造方法 |
JP2002064097A (ja) * | 1999-06-30 | 2002-02-28 | Toshiba Corp | 半導体装置の製造方法 |
JP2001291865A (ja) * | 2000-04-10 | 2001-10-19 | Sharp Corp | 絶縁ゲート型トランジスタ及びその製造方法 |
JP2003234347A (ja) * | 2002-02-06 | 2003-08-22 | Sony Corp | SiON膜の形成方法及びSiON膜形成装置 |
JP2003318176A (ja) * | 2002-04-19 | 2003-11-07 | Sony Corp | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100492602C (zh) | 2009-05-27 |
JP4854949B2 (ja) | 2012-01-18 |
EP1524685B1 (en) | 2013-01-23 |
TWI253142B (en) | 2006-04-11 |
US20050130377A1 (en) | 2005-06-16 |
US7238625B2 (en) | 2007-07-03 |
EP1524685A1 (en) | 2005-04-20 |
TW200515530A (en) | 2005-05-01 |
CN1612306A (zh) | 2005-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795107B2 (en) | Method for forming isolation structures | |
US20050205896A1 (en) | Transistor with dopant-bearing metal in source and drain | |
TWI315083B (en) | Offset spacers for cmos transistors | |
TWI342593B (en) | Semiconductor device and manufacturing method thereof | |
JP2007214481A (ja) | 半導体装置 | |
JP2002198526A (ja) | 半導体装置の製造方法 | |
US20110037131A1 (en) | Gate structure for field effect transistor | |
US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
TW525231B (en) | Non-arsenic N-type dopant implantation for improved source/drain interfaces with nickel silicides | |
JP5056418B2 (ja) | 半導体装置およびその製造方法 | |
JP4854949B2 (ja) | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 | |
JP4541125B2 (ja) | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 | |
KR100846097B1 (ko) | 반도체 소자의 제조 방법 | |
JP2007012666A (ja) | 誘電体膜の形成方法 | |
JP2005045166A (ja) | 半導体装置及びその製造方法 | |
CN102067287A (zh) | 场效应晶体管的高-k栅极结构中的界面层再生长控制 | |
JP2009071232A (ja) | 半導体装置及びその製造方法 | |
JP2008205065A (ja) | 半導体装置及びその製造方法 | |
JP2010040710A (ja) | 半導体装置及びその製造方法 | |
JP4639000B2 (ja) | Mis型半導体装置及びその製造方法 | |
TW201214575A (en) | Metal gate transistor and method for fabricating the same | |
JP2004200595A (ja) | Misトランジスタおよびその製造方法 | |
JP4461839B2 (ja) | 半導体装置およびその製造方法 | |
JP2006190801A (ja) | 成膜方法及び半導体装置の製造方法 | |
JP2006190800A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110506 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4854949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |