JP2000164870A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000164870A
JP2000164870A JP11267332A JP26733299A JP2000164870A JP 2000164870 A JP2000164870 A JP 2000164870A JP 11267332 A JP11267332 A JP 11267332A JP 26733299 A JP26733299 A JP 26733299A JP 2000164870 A JP2000164870 A JP 2000164870A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
nitrogen
film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11267332A
Other languages
English (en)
Inventor
Mariko Takayanagi
万里子 高柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11267332A priority Critical patent/JP2000164870A/ja
Priority to TW088116398A priority patent/TW457517B/zh
Priority to KR1019990041247A priority patent/KR100346868B1/ko
Publication of JP2000164870A publication Critical patent/JP2000164870A/ja
Priority to US10/231,237 priority patent/US20030001218A1/en
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】本発明は、トランジスタの駆動力が低下するこ
となくボロンの突き抜けを防止し得るゲート絶縁膜を形
成することが困難であった。 【解決手段】本発明のゲート絶縁膜１４は窒素原子を添
加して形成された窒酸化膜であり、窒酸化膜の中の第２
隣接原子にＯ原子が結合しているＳｉ−Ｎ結合は、シリ
コン基板１１と窒酸化膜との界面より少なくとも１原子
層以上窒酸化膜の内側に位置させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特にＣＭＯＳ電界効果トランジス
タ装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、トランジスタの微細化に伴い短チ
ャネル効果の発生等の問題が生じている。そこで、この
短チャネル効果の抑制等からデュアルゲートＣＭＯＳ構
造が用いられている。このデュアルゲートＣＭＯＳ構造
は、Ｎチャネルトランジスタには例えばヒ素（Ａｓ）を
導入したＮ+ 型のポリシリコンゲート電極が形成され、
Ｐチャネルトランジスタには例えばボロン（Ｂ）を導入
したＰ+ 型のポリシリコンゲート電極が形成される。し
かし、デュアルゲートＣＭＯＳ構造を用いる場合、Ｐチ
ャネルトランジスタのゲート電極では、ポリシリコン中
のボロンが後熱工程（特に、ソース・ドレインの不純物
活性化工程）において下地のシリコン（Ｓｉ）基板まで
拡散してしまう。そのため、トランジスタ特性の劣化や
変動が生じるとともにゲート絶縁膜の信頼性の低下をも
たらす問題が生じている。
【０００３】この問題を解決するため、ゲート絶縁膜中
に窒素（Ｎ）を添加した窒酸化膜をゲート絶縁膜として
用いる方法がある。
【０００４】
【発明が解決しようとする課題】しかし、窒酸化膜とシ
リコン基板界面の窒素添加量が多すぎるとトランジスタ
の駆動力が著しく劣化するという問題がある。
【０００５】上記問題について、図１０を参照して更に
説明する。
【０００６】図１０では、Ｎ2 Ｏガスを用いて膜厚４ｎ
ｍのゲート絶縁膜をもつトランジスタＴ１（図示せず）
と膜厚４ｎｍの熱酸化膜のゲート絶縁膜をもつトランジ
スタＴ２（図示せず）との駆動力及びボロンの突き抜け
を比較する。このトランジスタＴ１とトランジスタＴ２
はゲート絶縁膜の形成方法以外は全く同一の方法で形成
されている。
【０００７】また、この図では、Ｐチャネルトランジス
タのゲートポリシリコンへボロンを導入した後、熱工程
として１０２０℃、２０秒のＲＴＡ（高速昇温アニー
ル）を用いた場合を示している。図１０のｘ軸は添加窒
素濃度（面密度）、ｙ軸（右側）には熱酸化膜を用いた
場合を基準とした駆動力比、ｙ軸（左側）にはＰ+ ポリ
シリコン、ｎウェルキャパシタのボロンの突き抜けによ
るフラットバンドシフト量を示す。
【０００８】図１０から明らかなように、窒素添加量の
面密度が２．２×１０14／ｃｍ2 以上の場合、トランジ
スタＴ１（Idsat ）とトランジスタＴ２（Idsat0）との
駆動力比（＝Idsat ／Idsat0）は熱酸化膜の９５％以下
になっていることがわかる。
【０００９】一方、窒素添加量の面密度が１．５×１０
14／ｃｍ2 以下の場合は、ボロンの突き抜けによるフラ
ットバンドシフト量が０．１Ｖ以上になる。そのため、
しきい値制御上の問題が生じる。また、このような面密
度ではフラットバンドシフト量の窒素添加量依存性が大
きいため添加窒素濃度のバラツキに影響を受けやすい。
【００１０】以上のように、この場合（膜厚４ｎｍ、活
性化が１０２０℃、２０秒のＲＴＡ）における駆動力劣
化及びボロンの突き抜けの両方の制御が可能な添加窒素
濃度は、１．５×１０14／ｃｍ2 乃至２．２×１０14／
ｃｍ2 の間が最適と言える。
【００１１】このように、ボロンの突き抜けの制御と駆
動力劣化の抑制との観点から、少なくとも最適添加窒素
量を持つ窒酸化膜をを用いないと良好なトランジスタ特
性を持つＣＭＯＳトランジスタを実現することはできな
い。
【００１２】尚、図１０の例では、典型的な活性化プロ
セスである１０２０℃、２０秒に対するボロンの突き抜
けについて示したが、図１１に、活性化プロセスとして
の効果が期待できる下限の条件、例えば温度９５０℃、
処理時間３０秒の場合のフラットバンドシフト量の添加
窒素濃度依存性を示す。ここで、フラットバンドシフト
量は、ボロン突き抜け量の良い指標であり、フラットバ
ンド量がプラスの数であるほど、ＢがＳｉ基板に拡散し
ている。
【００１３】図１１から明らかなように、活性化プロセ
スとしての効果が期待できる下限のプロセスを用いて
も、５×１０13／ｃｍ2 程度の窒素添加量が必要なこと
がわかる。
【００１４】また、駆動力とボロンの突き抜けに図１０
に示すようなトレードオフの関係が見られる場合、最適
な添加窒素濃度のウィンドウは狭くなってしまう。
【００１５】図１０の例を取れば、添加窒素濃度が３×
１０14／ｃｍ2 以上では、ボロンの突き抜けがほとんど
起こらない。そのため、ボロンの突き抜けの観点のみを
考慮するならば、高濃度側を使うことができる。ところ
で、ボロンの突き抜けは、膜厚、活性化温度、時間に依
存することが知られている。現実のプロセスを考えた場
合には膜厚や温度は、ウエハ面内、炉内位置、ロット
（バッチ）間でバラツキを持つ。また、添加される窒素
濃度も若干のバラツキを持つので、それらも考慮する
と、高濃度側で使った方がボロンの突き抜けに対するマ
ージンが広がることになる。しかしながら、上述したよ
うにトランジスタの駆動力の劣化を防止する必要から、
添加窒素濃度の上限が決まってしまうため、このような
プロセスマージンが十分に取れないことも現実的には大
きな問題である。また、特開平７−３３５８７６におい
ては、駆動電流劣化の抑制の観点から、Ｎ２Ｏオキシナ
イトライド膜の再酸化により窒素濃度をシリコン基板−
絶縁膜界面付近で低下させる方法が提案されているが、
回路スピードを決めている高電界領域の電子移動度はむ
しろ劣化するという問題がありこれは界面ラフネスが再
酸化により増大することが原因だと考えられる（図７、
Sample Ｃ）。
【００１６】以上のように、従来はトランジスタの駆動
力を低下させることなくボロンの突き抜けを防止するこ
とが困難であった。
【００１７】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、トランジスタ
の駆動力を低下させることなくゲート電極の不純物がゲ
ート絶縁膜を突き抜けることを防止可能な半導体装置及
びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
【００１９】本発明の半導体装置は、半導体基板と、前
記半導体基板上に形成されたゲート絶縁膜と、前記ゲー
ト絶縁膜上に形成されたゲート電極とを有し、前記ゲー
ト絶縁膜は窒素原子を含む窒酸化膜であり、前記窒酸化
膜中の第２隣接原子にＯ原子が結合しているＳｉ−Ｎ結
合のピークは、前記半導体基板と前記窒酸化膜との界面
から少なくとも１原子層以上前記窒酸化膜の内側に位置
する。
【００２０】本発明の半導体装置は、半導体基板と、前
記半導体基板上に形成されたゲート絶縁膜と、前記ゲー
ト絶縁膜上に形成されたゲート電極とを有し、前記ゲー
ト絶縁膜は窒素原子を含む窒酸化膜であり、前記窒酸化
膜中の窒素濃度のピークは、前記半導体基板と前記窒酸
化膜との界面から少なくとも１原子層以上前記窒酸化膜
の内側に位置する。
【００２１】前記ゲート絶縁膜中の添加窒素濃度の面密
度は５×１０13／ｃｍ2 以上であり、ほぼ３×１０15／
ｃｍ2 以下である。
【００２２】前記窒酸化膜と前記半導体基板との界面の
界面ラフネスが熱酸化膜と前記半導体基板との界面の界
面ラフネスと同等、又は同等以上に平坦である。
【００２３】本発明の半導体装置の製造方法は、半導体
基板上にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にゲート電極を形成する工程とを含む半導体装置
の製造方法であって、前記ゲート絶縁膜は、前記半導体
基板を熱酸化した後、前記半導体基板を炉内の酸素の混
入量が１／１０以下に雰囲気制御されたＮＯガスを用い
て窒酸化して形成する。
【００２４】本発明の半導体装置の製造方法は、半導体
基板上にゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜上にゲート電極を形成する工程とを含む半導体装置
の製造方法であって、前記ゲート絶縁膜は、前記半導体
基板を炉内の酸素の混入量が１／１０以下に雰囲気制御
されたＮＯガスを用いて窒酸化して形成する。
【００２５】また、前記窒酸化する処理温度は７００℃
乃至１１００℃である。
【００２６】
【発明の実施の形態】先ず、本発明の概要について、以
下に図面を参照して説明する。
【００２７】上述した図１０から明らかなように、ＭＯ
Ｓトランジスタの駆動力はＮ2 Ｏ窒酸化プロセスによる
添加窒素濃度が高いほど低下する。駆動力低下の原因は
反転層中のキャリア（電子とホール）の移動度の低下に
よるものである。
【００２８】図３はＮ２Ｏ窒酸化プロセスで形成した窒
酸化膜中の添加窒素濃度別の垂直電界に対する反転層中
の電子（キャリア）の移動度を示している。図３に示す
ように、垂直電界が比較的弱い領域（０．７ＭＶ／ｃ
ｍ）では、窒素添加量に関係なくキャリアの移動度の低
下が顕著である。つまり、このような動作電界領域中の
みを考えると、窒素添加量が多いほどキャリアは低移動
度状態となることがわかる。従って、Ｎ２Ｏ窒酸化膜を
ゲート絶縁膜として用いた場合には、窒素添加量の増加
に伴い反転層中のキャリアの移動度は低下すると言え
る。
【００２９】以下、Ｎ２Ｏ窒酸化膜を用いた場合の移動
度低下の原因を詳しく述べる。
【００３０】一般に、移動度（μeff ）は、以下の式に
示すように、クーロン散乱による移動度成分（μc ）、
フォノン散乱による移動度成分（μph）、表面ラフネス
散乱による移動度成分（μsr）からなる３つの移動度成
分により規定される。
【００３１】１/μeff ＝１/μc ＋１/μph＋１/μsr 図３のａ、ｂ、ｃは、電子のクーロン散乱、フォノン散
乱、表面ラフネス散乱が主因となって移動度が決まる範
囲をそれぞれ示している。
【００３２】尚、ホールの移動度も電子と同様の機構で
移動度が決まると考えられてはいるが、電子の移動度の
ようにクーロン散乱、フォノン散乱、表面ラフネス散
乱、それぞれの垂直実効電界依存性を明確にするための
実験的な検証が行われていないため、ここでは電子の移
動度に着目している。しかし、ホールの移動度について
も、電子の移動度とほぼ同様なことが言えると考えられ
る。
【００３３】上記３つの移動度成分のうち、フォノン散
乱（図３範囲ｂ）による移動度成分（μph）は、ゲート
絶縁膜の窒素添加量によらずほぼ一定である。しかし、
クーロン散乱による移動度成分（μc ）は、固定電荷量
の増加に伴い低下することが、図５に示す正の固定電荷
量に対するクーロン散乱による移動度成分の関係から明
らかである。このように、移動度（μeff ）の低下は、
クーロン散乱による移動度成分（μc ）の低下が原因と
なっているため、移動度（μeff ）劣化を制御するため
には、クーロン散乱による移動度成分（μc ）の低下を
抑制することが重要である。
【００３４】図４に示すように、窒素添加量の増加に伴
い固定電荷量も増加していることがわかる。つまり、Ｎ
2 Ｏで窒酸化膜を形成した場合の固定電荷量は窒素添加
量に依存していると言える。従って、クーロン散乱によ
る移動度低下の原因は、窒素添加に伴なうＳｉ−Ｎに関
連した結合による固定電荷・界面準位の増大にあると考
えられる。
【００３５】ところで、クーロン散乱とは、クーロン散
乱体となる電荷が作るクーロンポテンシャルと反転層中
のキャリアとの相互作用のことである。しかし、このク
ーロンポテンシャルの大きさは、距離に対して指数関数
的に弱くなる。従って、クーロン散乱体（窒酸化膜の場
合にはＳｉ−Ｎに関連した結合に起因した固定電荷）の
位置をシリコン基板と窒酸化膜の界面から離すことによ
り、移動度低下が抑制されると考えられる。よって、移
動度の低下を抑制するためには、Ｎ添加量の制御に加え
てＳｉ−Ｎ結合位置を制御することが重要であると判明
した。
【００３６】そこで、Ｓｉ−Ｎ結合と移動度の関係を調
べる目的で、ＦＴ−ＩＲ（フーリエ変換赤外分光分析
法）を用いて、ゲート絶縁膜におけるＳｉ−Ｎ結合の深
さ依存性をサンプルＡ、Ｂを用いて実験を行った。
【００３７】図６に、１１００ｃｍ-1付近で観測される
Ｓｉ−Ｏ結合のピーク強度（熱酸化膜で見られる信号）
と１０００ｃｍ-1付近で観測されるＳｉ−Ｎ結合（より
正確にはＮ−Ｓｉ−Ｏ結合又はＳｉ−Ｏ−Ｎ結合）のピ
ーク強度比を示す。このＳｉ−Ｎ結合とは窒素原子を中
心に見た場合の第２隣接原子にＯ原子を持つＳｉ−Ｎ結
合に対応している。ここで、サンプルＡはシリコン基板
との界面に近づくに従って窒素が多く存在するようなプ
ロファイルを持ち、サンプルＢはシリコン基板との界面
より１原子層程度内側に窒素のピークがあるようなプロ
ファイルを持つ。同一窒素添加量でこのようなプロファ
イルを有するサンプルＡ及びＢの垂直実効電界に対する
電子の移動度は図７に示すようになり、サンプルＢの移
動度（μ eff ）はサンプルＡよりも劣化が抑制されてい
る。
【００３８】以上のことより、移動度の低下を抑制する
ためには、Ｎ添加量の制御に加えて、Ｓｉ−Ｎ結合位置
を界面より１原子層程度内側に位置させ、この位置にお
いて窒素濃度のピークがあるようなプロファイルにする
ことが重要であることがわかった。このＳｉ−Ｎ結合位
置はシリコン基板との界面から１原子層以上内側であれ
ば、ゲート絶縁膜内の上部であってもよい。
【００３９】上述したＳｉ−Ｎ結合の位置を界面より内
側にする方法として、窒素導入時に酸化反応を抑制する
ことが重要である。
【００４０】図８に、ＮＯ窒酸化時の炉内の導入ガス中
の混入酸素量と、ゲート絶縁膜とシリコン基板との界面
での上記Ｓｉ−Ｏ結合とＳｉ−Ｎ結合のピーク強度比
（Ｙ右軸）の関係、及び、混入酸素量と上述したＳｉ−
Ｏ結合とＳｉ−Ｎ結合のピーク強度比が最大になる界面
からの深さ（Ｙ左軸）の関係を示す。
【００４１】図８から明らかなように、混入酸素量が１
／１０より多くなると界面でのＳｉ−Ｎ結合／Ｓｉ−Ｏ
結合のピーク強度比が急激に低くなる。また、窒酸化膜
中でＳｉ−Ｎ結合／Ｓｉ−Ｏ結合のピーク強度比が最大
となる位置（界面からの距離）は、混入酸素量が１／１
０より多くなるとほぼ界面に位置してしまう。このよう
な原因は次のように考えられる。
【００４２】すなわち、窒化反応と同時に酸化反応が進
行するような場合には、酸化反応によりシリコン基板と
シリコン酸化膜（ＳｉＯ2 ）との界面に再構成が起こ
る。これより、これら界面では酸素との反応によって結
合角が歪められた多数のＳｉ−Ｓｉ結合、又はＳｉ−Ｏ
結合が存在する。この際、窒素はこの界面での弱いＳｉ
−Ｓｉ結合部等に入ると考えられる。従って、このよう
な場合、窒素の濃度はシリコン基板との界面が最も高く
なる。これに対して、窒化反応と同時に酸化が進行しな
い場合には、界面から数Å程度の領域に存在するＳｉ−
Ｎ結合角等が歪む。更に、不完全になっているＳｉＯ2
ネットワーク、所謂サブオキサイド領域に窒素が入る。
従って、このような場合には、窒素の濃度はシリコン基
板の界面より少し内側が最も高くなる。
【００４３】つまり、Ｓｉ−Ｎ結合の位置を界面より内
側にするためには、窒素導入時に酸化剤の残留・発生を
極力少なくするように雰囲気制御し、窒化と同時にゲー
ト絶縁膜の酸化が起こらないようにすることが重要であ
る。特に、図８から明らかなように、混入酸素量を１／
１０以下に抑制することも重要である。
【００４４】（実施形態）本発明の実施の形態を以下に
図面を参照して説明する。
【００４５】図１（ａ）に示すように、Ｎ型のシリコン
基板１１内に複数の素子分離酸化膜１２が形成される。
ここで、素子分離酸化膜１２はＳＴＩ（Shallow Trench
Isolation）を示しているが、ＬＯＣＯＳ分離でも構わ
ない。シリコン基板１１内の素子分離酸化膜１２以外の
素子領域には、例えば、Ｐ型不純物を導入してｐウェル
１３ａが形成され、Ｎ型不純物を導入してｎウェル１３
ｂが形成される。次に、シリコン基板１１の表面にゲー
ト絶縁膜１４が形成され、このゲート絶縁膜１４上に、
例えば２００ｎｍのポリシリコン１５が堆積される。ゲ
ート絶縁膜１４の形成法についての詳細は後述する。
【００４６】次に、図１（ｂ）に示すように、リソグラ
フィとエッチングを用いてポリシリコン１５の一部が選
択的に除去され、素子領域の一部に複数のゲート電極１
６が形成される。
【００４７】エッチング損傷除去のために後酸化を行っ
た後、ＰＭＯＳＦＥＴ領域には、低加速のイオン注入法
により、例えばボロンが導入されて浅いソース・ドレイ
ン領域１７ａが形成され、ＮＭＯＳＦＥＴ領域には、低
加速のイオン注入法により、例えばヒ素が導入されて浅
いソース・ドレイン領域１７ｂが形成される。
【００４８】更に、全面にシリコン窒化膜（ＳｉＮ）が
堆積され、反応性イオンエッチング（ＲＩＥ）で選択的
にエッチングされる。これにより、ゲート電極１６の両
側面に側壁１８が形成される。
【００４９】次に、リソグラフィ法を用いてＰＭＯＳＦ
ＥＴ領域にマスクが形成され、このマスクを用いてＮＭ
ＯＳＦＥＴ領域にＮ型不純物、例えば、ヒ素を所定の加
速度でイオン注入され、ソース・ドレイン領域１７ａよ
りも低不純物濃度のソース・ドレイン領域１９ａが形成
される。また、ＮＭＯＳＦＥＴ領域にマスクが形成さ
れ、このマスクを用いてＰＭＯＳＦＥＴ領域にＰ型不純
物、例えば、ボロンが所定の加速度でイオン注入され、
ソース・ドレイン領域１７ｂよりも低不純物濃度のソー
ス・ドレイン領域１９ｂが形成される。
【００５０】その後、全面に例えば、チタン（Ｔｉ）が
堆積され、周知のサリサイド技術を用いてソース・ドレ
イン領域１９ａ、１９ｂ上、及びゲート電極１６上にチ
タンシリサイド層２０ａ、２０ｂが形成される。
【００５１】次に、ＬＰＣＶＤ（Low Pressure Chemica
l Vapor Deposition）法により全面に例えばシリコン酸
化膜が例えば９００ｎｍ程度堆積される。その後、ＣＭ
Ｐ（化学機械研磨）法等によりシリコン酸化膜が平坦化
され、層間絶縁膜２１が形成される。
【００５２】この後、層間絶縁膜２１のソース・ドレイ
ン領域１９ａ、１９ｂ及びゲート電極１６に対応する位
置にコンタクト孔２２がそれぞれ開孔される。この後、
全面に例えば４００ｎｍ程度Ａｌ−Ｓｉ−Ｃｕが堆積さ
れ、このＡｌ−Ｓｉ−Ｃｕがリソグラフィ法とエッチン
グを用いて処理され、前記チタンシリサイド層２０ａ、
２０ｂに接続される配線層２３が形成される。
【００５３】次に、上記ゲート絶縁膜１４の形成法につ
いて説明する。図２は、ウエハの炉内への導入、希釈酸
化から窒酸化を経てウエハの炉外へのロードアウトまで
の一連の炉のプロセスシークエンスを概略的に示してい
る。
【００５４】ウエハがロードされた炉内のＮ2 雰囲気
は、例えば６００℃に保温されている。この状態より、
先ず、例えばドライＯ2 をＮ2 で１／１０に希釈したガ
スを用い、例えば７５０℃の雰囲気で３乃至５分間ウエ
ハ全面が酸化され、図１（ａ）に示す例えば１乃至２ｎ
ｍの薄い膜厚のゲート絶縁膜１４が形成される。次に、
大気開放をせずに連続してＮ2 パージが行われ、炉内に
残留している酸素が置換される。この際の所要時間は、
例えば炉内に残留する酸素濃度が約１ｐｐｍ以下になる
程度である。
【００５５】次に、ＮＯ雰囲気で例えば８００℃、３０
分程、窒酸化が行われる。この際、図８に示すように、
炉内に混入している酸素の量が１／１０以下に雰囲気制
御されていることが重要である。
【００５６】以上の工程でゲート絶縁膜１４を形成する
と、ＮＯ分子は薄膜ゲート絶縁膜とシリコン基板１１と
の界面近傍のサブオキサイド領域で、Ｓｉ−Ｏネットワ
ーク中にＳｉ−ＮＯの結合、又は、ＮＯが窒素と酸素に
分離されてＳｉ−Ｎ結合とＳｉ−Ｏ結合を形成すること
より、窒素が酸化膜中に取り込まれる。一方、このよう
にガス雰囲気に十分注意することで、窒素はシリコン基
板１１との界面より上側にピーク濃度を持つプロファイ
ルでゲート絶縁膜１４中に取り込まれる。このゲート絶
縁膜１４内の添加窒素濃度の面密度は例えば５×１０13
／ｃｍ2 以上であればよい。この添加窒素濃度の上限は
ゲート絶縁膜１４内にＳｉ3 Ｎ4 が形成された状態の濃
度であり、Ｓｉ3 Ｎ4 が１原子層であるとすると、ほぼ
３×１０ 15／ｃｍ2 となる。
【００５７】上記プロセスにより形成された窒酸化膜か
らなるゲート絶縁膜１４とシリコン基板１１との界面の
ラフネスは、熱酸化膜とシリコン基板との界面のラフネ
スと同等、又は同等以上に平坦に形成されている。これ
により、高電界領域での移動度が従来の熱酸化膜と同等
もしくはそれ以上になる。
【００５８】尚、本実施例において、窒酸化は常圧炉を
用いて８００℃で行っているが、温度は、これに限定さ
れるものではない。
【００５９】プロセス温度の下限は、ＮＯガスの拡散・
反応による窒化効率で決まる。図９にプロセス時間３０
分の場合の窒酸化温度と添加窒素濃度（面密度）の関係
を示す。図９から明らかなように、７００℃未満のプロ
セスでは、膜内に窒素がほとんど入らないことがわか
る。このような低温側では、窒化効率がＮＯガスの反応
係数で決まるのでプロセス時間を長くしても導入窒素量
はあまり増加せず、７００℃未満のプロセスは現実的で
はない。
【００６０】一方、窒酸化温度を高温にするほど、導入
窒素量は多くなる。前述したように、駆動力劣化の観点
から、一般的には窒素を多量に入れるのは好ましくな
い。しかし、窒素導入量は、高温プロセス側ではＲＴＡ
で秒単位のプロセスを行うことで低窒素濃度を実現でき
る。そのため、プロセス温度は、シリコン基板の溶融を
考慮して１１００℃が上限となる。
【００６１】上記実施形態によれば、ゲート絶縁膜にお
けるＳｉ−Ｎ結合のピーク位置をシリコン基板との界面
より内側にすることにより、キャリアの移動度劣化、及
び駆動力劣化を抑制して、ボロンの突き抜けを防止でき
る。
【００６２】しかも、本実施例で述べた方法により成膜
した窒酸化膜では、添加窒素濃度に依存した駆動力の劣
化はほとんど見られず、面密度が５×１０14／ｃｍ2 以
上であっても、駆動力の劣化量は９６％に抑えられた。
従って、最適な添加窒素濃度のウィンドウは、１．５×
１０14／ｃｍ2 乃至５×１０14／ｃｍ2 に広がった。こ
のように、本実施例を用いると、駆動力劣化の添加窒素
濃度依存性が非常に小さくなるため、より高窒素添加濃
度の窒酸化膜を用いることができ、プロセスマージンを
十分に取ることができる。
【００６３】尚、上記実施形態ではゲート絶縁膜が窒酸
化膜により形成されているがこれに限定されるものでは
ない。例えば、ラジカル酸窒化膜の場合でもよい。
【００６４】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
【００６５】
【発明の効果】以上説明したように本発明によれば、ト
ランジスタの駆動力を低下させることなく、ゲート電極
の不純物がゲート絶縁膜を突き抜けることを防止可能な
半導体装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の製造工程を示す断
面図。
【図２】本発明に係わるゲート絶縁膜の形成における炉
制御シークエンスを示す図。
【図３】添加窒素濃度別の垂直実効電界と反転層中の電
子の移動度を示す図。
【図４】正の固定電荷量の添加窒素濃度の依存性を示す
図。
【図５】正の固定電荷量とクーロン散乱による移動度成
分の関係を示す図。
【図６】サンプルの窒素プロファイルを示す図。
【図７】サンプル別の垂直実効電界と反転層中の電子の
移動度の関係を示す図。
【図８】界面での結合比、及び膜中最大の結合比の位置
の混入酸素量依存性を示す図。
【図９】窒酸化温度と添加窒素濃度の関係を示す図。
【図１０】Ｎ2 Ｏガスを用いてゲート絶縁膜を形成した
トランジスタと熱酸化膜でゲート絶縁膜を形成したトラ
ンジスタの添加窒素濃度に対するフラットバンドシフト
量及び駆動力比の関係を示す図。
【図１１】添加窒素濃度とフラットバンドシフト量の関
係を示す図。
【符号の説明】
１１…シリコン基板、 １２…素子分離酸化膜、 １３ａ…ｐウェル、 １３ｂ…ｎウェル、 １４…ゲート絶縁膜、 １５…ポリシリコン、 １６…ゲート電極、 １７ａ、１７ｂ…ソース・ドレイン領域、 １８…側壁、 １９ａ、１９ｂ…ソース・ドレイン領域、 ２０…シリサイド層、 ２１…層間絶縁膜、 ２２…コンタクト孔、 ２３…配線溝。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを有し、 前記ゲート絶縁膜は窒素原子を含む窒酸化膜であり、前
    記窒酸化膜中の第２隣接原子にＯ原子が結合しているＳ
    ｉ−Ｎ結合のピークは、前記半導体基板と前記窒酸化膜
    との界面から少なくとも１原子層以上前記窒酸化膜の内
    側に位置することを特徴とする半導体装置。
  2. 【請求項２】 半導体基板と、 前記半導体基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを有し、 前記ゲート絶縁膜は窒素原子を含む窒酸化膜であり、前
    記窒酸化膜中の窒素濃度のピークは、前記半導体基板と
    前記窒酸化膜との界面から少なくとも１原子層以上前記
    窒酸化膜の内側に位置することを特徴とする半導体装
    置。
  3. 【請求項３】 前記ゲート絶縁膜中の添加窒素濃度の面
    密度は５×１０13／ｃｍ2 以上であり、ほぼ３×１０15
    ／ｃｍ2 以下であることを特徴とする請求項１及び２記
    載の半導体装置。
  4. 【請求項４】 前記窒酸化膜と前記半導体基板との界面
    の界面ラフネスが熱酸化膜と前記半導体基板との界面の
    界面ラフネスと同等、又は同等以上に平坦であることを
    特徴とする請求項１及び２記載の半導体装置。
  5. 【請求項５】 半導体基板上にゲート絶縁膜を形成する
    工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程とを含
    む半導体装置の製造方法であって、 前記ゲート絶縁膜は、前記半導体基板を熱酸化した後、
    前記半導体基板を炉内の酸素の混入量が１／１０以下に
    雰囲気制御されたＮＯガスを用いて窒酸化して形成する
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体基板上にゲート絶縁膜を形成する
    工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程とを含
    む半導体装置の製造方法であって、 前記ゲート絶縁膜は、前記半導体基板を炉内の酸素の混
    入量が１／１０以下に雰囲気制御されたＮＯガスを用い
    て窒酸化して形成することを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 前記窒酸化する処理温度が７００℃乃至
    １１００℃であることを特徴とする請求項５又は６記載
    の半導体装置の製造方法。
JP11267332A 1998-09-24 1999-09-21 半導体装置及びその製造方法 Abandoned JP2000164870A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11267332A JP2000164870A (ja) 1998-09-24 1999-09-21 半導体装置及びその製造方法
TW088116398A TW457517B (en) 1998-09-24 1999-09-23 Semiconductor device and method of making there of
KR1019990041247A KR100346868B1 (ko) 1998-09-24 1999-09-27 반도체 장치 및 그 제조 방법
US10/231,237 US20030001218A1 (en) 1998-09-24 2002-08-30 Semiconductor device with high driving force and less impurity punch-through and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27010298 1998-09-24
JP10-270102 1998-09-24
JP11267332A JP2000164870A (ja) 1998-09-24 1999-09-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000164870A true JP2000164870A (ja) 2000-06-16

Family

ID=26547827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11267332A Abandoned JP2000164870A (ja) 1998-09-24 1999-09-21 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20030001218A1 (ja)
JP (1) JP2000164870A (ja)
KR (1) KR100346868B1 (ja)
TW (1) TW457517B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
TW557514B (en) * 2001-08-02 2003-10-11 Tokyo Electron Ltd Method for processing a substrate and material for electronic devices
JP2004111538A (ja) * 2002-09-17 2004-04-08 Fujitsu Ltd 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP3887364B2 (ja) * 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
EP1524685B1 (en) * 2003-10-17 2013-01-23 Imec Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
TWI536505B (zh) * 2013-09-11 2016-06-01 東芝股份有限公司 不揮發性半導體記憶裝置、不揮發性半導體記憶裝置之製造方法、及製造裝置

Also Published As

Publication number Publication date
KR100346868B1 (ko) 2002-07-31
KR20000023450A (ko) 2000-04-25
US20030001218A1 (en) 2003-01-02
TW457517B (en) 2001-10-01

Similar Documents

Publication Publication Date Title
US6225168B1 (en) Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof
US5827769A (en) Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
EP1361614B1 (en) Semiconductor device manufacturing method
US6103559A (en) Method of making disposable channel masking for both source/drain and LDD implant and subsequent gate fabrication
US7687869B2 (en) Semiconductor device and method of manufacturing the same
US5960322A (en) Suppression of boron segregation for shallow source and drain junctions in semiconductors
US5972800A (en) Method for fabricating a semiconductor device with multi-level structured insulator
KR100757026B1 (ko) 반도체 장치의 제조 방법
EP2219209A2 (en) Method of forming insulating film and method of producing semiconductor device
JP2000269492A (ja) 半導体装置の製造方法
US6207586B1 (en) Oxide/nitride stacked gate dielectric and associated methods
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
US5741725A (en) Fabrication process for semiconductor device having MOS type field effect transistor
KR20060053885A (ko) 반도체장치 및 그 제조방법
JP4582837B2 (ja) 半導体装置の製造方法
JP2000164870A (ja) 半導体装置及びその製造方法
JP3326717B2 (ja) 半導体装置の製造方法
JP2001291865A (ja) 絶縁ゲート型トランジスタ及びその製造方法
JP2002151684A (ja) 半導体装置及びその製造方法
JP2005158998A (ja) 半導体装置の製造方法
JP2007281318A (ja) 半導体装置の製造方法
JPH1167760A (ja) 半導体装置の製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JP2790157B2 (ja) 半導体集積回路装置の製造方法
JP3264265B2 (ja) Ｃｍｏｓ半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20040611