JP2003318176A - シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 - Google Patents
シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法Info
- Publication number
- JP2003318176A JP2003318176A JP2002117362A JP2002117362A JP2003318176A JP 2003318176 A JP2003318176 A JP 2003318176A JP 2002117362 A JP2002117362 A JP 2002117362A JP 2002117362 A JP2002117362 A JP 2002117362A JP 2003318176 A JP2003318176 A JP 2003318176A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon oxide
- silicon oxynitride
- oxynitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート絶縁膜としてシリコン酸化窒化膜を用
いた場合に、ゲート電極に用いられるｐ型シリコン層中
のｐ型不純物が拡散して特性不良が生じるのを防止す
る。 【解決手段】 シリコン基板１上に熱酸化法によりシリ
コン酸化膜を形成した後、その上に化学気相成長法によ
りシリコン酸化膜を形成し、上層ほど密度が低い多層シ
リコン酸化膜を形成する。この多層シリコン酸化膜をプ
ラズマ窒化法などにより窒化してシリコン酸化窒化膜
５、６を形成し、上層ほど窒素濃度が高い窒素濃度プロ
ファイルを有する多層シリコン酸化窒化膜を形成する。
この多層シリコン酸化窒化膜をゲート絶縁膜とし、その
上に、ホウ素がドープされたｐ型多結晶シリコン層を含
むゲート電極７を形成する。この後、ゲート電極７に対
して自己整合的にｐ+ 型のソース領域１０およびドレイ
ン領域１１を形成し、ｐチャネルＭＩＳトランジスタを
形成する。
いた場合に、ゲート電極に用いられるｐ型シリコン層中
のｐ型不純物が拡散して特性不良が生じるのを防止す
る。 【解決手段】 シリコン基板１上に熱酸化法によりシリ
コン酸化膜を形成した後、その上に化学気相成長法によ
りシリコン酸化膜を形成し、上層ほど密度が低い多層シ
リコン酸化膜を形成する。この多層シリコン酸化膜をプ
ラズマ窒化法などにより窒化してシリコン酸化窒化膜
５、６を形成し、上層ほど窒素濃度が高い窒素濃度プロ
ファイルを有する多層シリコン酸化窒化膜を形成する。
この多層シリコン酸化窒化膜をゲート絶縁膜とし、その
上に、ホウ素がドープされたｐ型多結晶シリコン層を含
むゲート電極７を形成する。この後、ゲート電極７に対
して自己整合的にｐ+ 型のソース領域１０およびドレイ
ン領域１１を形成し、ｐチャネルＭＩＳトランジスタを
形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン酸化窒
化膜の形成方法ならびに半導体装置およびその製造方法
に関し、例えば、ゲート電極にｐ型不純物含有多結晶シ
リコン層を用いるＭＩＳ（Metal-Insulator-Semiconduc
tor)トランジスタを有する半導体装置に適用して好適な
ものである。
化膜の形成方法ならびに半導体装置およびその製造方法
に関し、例えば、ゲート電極にｐ型不純物含有多結晶シ
リコン層を用いるＭＩＳ（Metal-Insulator-Semiconduc
tor)トランジスタを有する半導体装置に適用して好適な
ものである。
【０００２】
【従来の技術】近年、ＣＭＯＳトランジスタにおいて
は、低消費電力化のために低電圧化が図られており、そ
のためＣＭＯＳトランジスタを構成するｐチャネルＭＯ
ＳトランジスタおよびｎチャネルＭＯＳトランジスタの
双方に対して十分に低くしかも対称なしきい値電圧が要
求されるようになっている。このような要求に対処する
ため、ｐチャネルＭＯＳトランジスタにおいては、ｎ型
不純物を含むｎ型多結晶シリコン層を用いたゲート電極
に代えて、ｐ型不純物を含むｐ型多結晶シリコン層を用
いたゲート電極が用いられるようになっている。
は、低消費電力化のために低電圧化が図られており、そ
のためＣＭＯＳトランジスタを構成するｐチャネルＭＯ
ＳトランジスタおよびｎチャネルＭＯＳトランジスタの
双方に対して十分に低くしかも対称なしきい値電圧が要
求されるようになっている。このような要求に対処する
ため、ｐチャネルＭＯＳトランジスタにおいては、ｎ型
不純物を含むｎ型多結晶シリコン層を用いたゲート電極
に代えて、ｐ型不純物を含むｐ型多結晶シリコン層を用
いたゲート電極が用いられるようになっている。
【０００３】このようにｐチャネルＭＯＳトランジスタ
のゲート電極にｐ型多結晶シリコン層を用い、ｎチャネ
ルＭＯＳトランジスタのゲート電極にｎ型多結晶シリコ
ン層を用いたＣＭＯＳトランジスタにおいては、ゲート
長０．２５μｍ世代までは、ゲート絶縁膜として通常の
熱酸化によるシリコン酸化膜（ＳｉＯ2 膜）が用いられ
ていた。これに対し、ゲート長０．１８μｍ世代以降
は、ゲート絶縁膜がより薄膜化されるのに伴い、ｐチャ
ネルＭＯＳトランジスタのゲート電極のｐ型多結晶シリ
コン層のｐ型不純物として通常用いられるホウ素（Ｂ）
の原子が、ゲート電極形成後の半導体装置の製造工程に
おいて行われる各種の熱処理によってゲート電極から拡
散し、ゲート絶縁膜を通過してシリコン基板に到達し、
ｐチャネルＭＯＳトランジスタのしきい値電圧を変動さ
せたり、ゲート電極のホウ素原子の空乏化によりゲート
抵抗の上昇が生じたりすることから、これを防止するた
めにシリコン酸化膜に比べてホウ素原子などの不純物の
拡散阻止能が高いシリコン酸化窒化膜（ＳｉＯＮ膜）が
ゲート絶縁膜として用いられるようになっている。
のゲート電極にｐ型多結晶シリコン層を用い、ｎチャネ
ルＭＯＳトランジスタのゲート電極にｎ型多結晶シリコ
ン層を用いたＣＭＯＳトランジスタにおいては、ゲート
長０．２５μｍ世代までは、ゲート絶縁膜として通常の
熱酸化によるシリコン酸化膜（ＳｉＯ2 膜）が用いられ
ていた。これに対し、ゲート長０．１８μｍ世代以降
は、ゲート絶縁膜がより薄膜化されるのに伴い、ｐチャ
ネルＭＯＳトランジスタのゲート電極のｐ型多結晶シリ
コン層のｐ型不純物として通常用いられるホウ素（Ｂ）
の原子が、ゲート電極形成後の半導体装置の製造工程に
おいて行われる各種の熱処理によってゲート電極から拡
散し、ゲート絶縁膜を通過してシリコン基板に到達し、
ｐチャネルＭＯＳトランジスタのしきい値電圧を変動さ
せたり、ゲート電極のホウ素原子の空乏化によりゲート
抵抗の上昇が生じたりすることから、これを防止するた
めにシリコン酸化膜に比べてホウ素原子などの不純物の
拡散阻止能が高いシリコン酸化窒化膜（ＳｉＯＮ膜）が
ゲート絶縁膜として用いられるようになっている。
【０００４】これまで、このゲート絶縁膜としてのシリ
コン酸化窒化膜は、熱酸化により形成されたシリコン酸
化膜を熱窒化またはプラズマ窒化することにより形成さ
れている。
コン酸化窒化膜は、熱酸化により形成されたシリコン酸
化膜を熱窒化またはプラズマ窒化することにより形成さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら、本発明
者の検討によれば、熱酸化法により形成されたシリコン
酸化膜の熱窒化またはプラズマ窒化により形成されたシ
リコン酸化窒化膜は、ゲート電極のｐ型多結晶シリコン
層中のホウ素原子の拡散を阻止し、あるいは良好なトラ
ンジスタ特性を得るなどの観点から、窒素濃度プロファ
イルが最適化されているとは言い難い。
者の検討によれば、熱酸化法により形成されたシリコン
酸化膜の熱窒化またはプラズマ窒化により形成されたシ
リコン酸化窒化膜は、ゲート電極のｐ型多結晶シリコン
層中のホウ素原子の拡散を阻止し、あるいは良好なトラ
ンジスタ特性を得るなどの観点から、窒素濃度プロファ
イルが最適化されているとは言い難い。
【０００６】したがって、この発明が解決しようとする
課題は、ホウ素原子のような不純物の拡散を阻止する能
力が高いなど、要求される特性を満足することができる
最適な窒素濃度プロファイルを有するシリコン酸化窒化
膜を形成することができるシリコン酸化窒化膜の形成方
法を提供することにある。
課題は、ホウ素原子のような不純物の拡散を阻止する能
力が高いなど、要求される特性を満足することができる
最適な窒素濃度プロファイルを有するシリコン酸化窒化
膜を形成することができるシリコン酸化窒化膜の形成方
法を提供することにある。
【０００７】この発明が解決しようとする他の課題は、
ゲート絶縁膜としてシリコン酸化窒化膜を用いた場合
に、ゲート電極に用いられるｐ型シリコン層中のｐ型不
純物がゲート絶縁膜を通過して下地の半導体基体に拡散
し、トランジスタのしきい値電圧の変動を引き起こすの
を有効に防止することができるなど、そのシリコン酸化
窒化膜が、ゲート絶縁膜として要求される特性を満足す
ることができる最適な窒素濃度プロファイルを有する半
導体装置およびその製造方法を提供することにある。
ゲート絶縁膜としてシリコン酸化窒化膜を用いた場合
に、ゲート電極に用いられるｐ型シリコン層中のｐ型不
純物がゲート絶縁膜を通過して下地の半導体基体に拡散
し、トランジスタのしきい値電圧の変動を引き起こすの
を有効に防止することができるなど、そのシリコン酸化
窒化膜が、ゲート絶縁膜として要求される特性を満足す
ることができる最適な窒素濃度プロファイルを有する半
導体装置およびその製造方法を提供することにある。
【０００８】より一般的には、この発明が解決しようと
する課題は、シリコン酸化窒化膜の上層のｐ型不純物含
有層中のｐ型不純物がシリコン酸化窒化膜を通過して下
地の半導体基体に拡散し、不良を生じるのを有効に防止
することができるなど、そのシリコン酸化窒化膜が、要
求される特性を満足することができる最適な窒素濃度プ
ロファイルを有する半導体装置およびその製造方法を提
供することにある。
する課題は、シリコン酸化窒化膜の上層のｐ型不純物含
有層中のｐ型不純物がシリコン酸化窒化膜を通過して下
地の半導体基体に拡散し、不良を生じるのを有効に防止
することができるなど、そのシリコン酸化窒化膜が、要
求される特性を満足することができる最適な窒素濃度プ
ロファイルを有する半導体装置およびその製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の発明は、基体上に上層ほど密度が
低い複数のシリコン酸化膜からなる多層シリコン酸化膜
を形成する工程と、多層シリコン酸化膜を窒化する工程
とを有することを特徴とするシリコン酸化窒化膜の形成
方法である。
に、この発明の第１の発明は、基体上に上層ほど密度が
低い複数のシリコン酸化膜からなる多層シリコン酸化膜
を形成する工程と、多層シリコン酸化膜を窒化する工程
とを有することを特徴とするシリコン酸化窒化膜の形成
方法である。
【００１０】この発明の第２の発明は、基体上に、少な
くとも、第１の密度を有する第１のシリコン酸化膜とこ
の第１のシリコン酸化膜上の第１の密度より低い第２の
密度を有する第２のシリコン酸化膜とを含む多層シリコ
ン酸化膜を形成する工程と、多層シリコン酸化膜を窒化
する工程とを有することを特徴とするシリコン酸化窒化
膜の形成方法である。
くとも、第１の密度を有する第１のシリコン酸化膜とこ
の第１のシリコン酸化膜上の第１の密度より低い第２の
密度を有する第２のシリコン酸化膜とを含む多層シリコ
ン酸化膜を形成する工程と、多層シリコン酸化膜を窒化
する工程とを有することを特徴とするシリコン酸化窒化
膜の形成方法である。
【００１１】この発明の第３の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置におい
て、シリコン酸化窒化膜は、上層ほど窒素濃度が高い複
数のシリコン酸化窒化膜からなる多層シリコン酸化窒化
膜であることを特徴とするものである。
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置におい
て、シリコン酸化窒化膜は、上層ほど窒素濃度が高い複
数のシリコン酸化窒化膜からなる多層シリコン酸化窒化
膜であることを特徴とするものである。
【００１２】この発明の第４の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置の製造
方法において、半導体基体上に上層ほど密度が低い複数
のシリコン酸化膜からなる多層シリコン酸化膜を形成す
る工程と、多層シリコン酸化膜を窒化する工程とを有す
ることを特徴とするものである。
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置の製造
方法において、半導体基体上に上層ほど密度が低い複数
のシリコン酸化膜からなる多層シリコン酸化膜を形成す
る工程と、多層シリコン酸化膜を窒化する工程とを有す
ることを特徴とするものである。
【００１３】この発明の第５の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置におい
て、シリコン酸化窒化膜は、少なくとも、第１の窒素濃
度を有する第１のシリコン酸化窒化膜とこの第１のシリ
コン酸化窒化膜上の第１の窒素濃度より高い第２の窒素
濃度を有する第２のシリコン酸化窒化膜とを含む多層シ
リコン酸化窒化膜であることを特徴とするものである。
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置におい
て、シリコン酸化窒化膜は、少なくとも、第１の窒素濃
度を有する第１のシリコン酸化窒化膜とこの第１のシリ
コン酸化窒化膜上の第１の窒素濃度より高い第２の窒素
濃度を有する第２のシリコン酸化窒化膜とを含む多層シ
リコン酸化窒化膜であることを特徴とするものである。
【００１４】この発明の第６の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置の製造
方法において、半導体基体上に、少なくとも、第１の密
度を有する第１のシリコン酸化膜とこの第１のシリコン
酸化膜上の第１の密度より低い第２の密度を有する第２
のシリコン酸化膜とを含む多層シリコン酸化膜を形成す
る工程と、多層シリコン酸化膜を窒化する工程とを有す
ることを特徴とするものである。
半導体基体上のシリコン酸化窒化膜と、シリコン酸化窒
化膜上のｐ型不純物含有層とを有する半導体装置の製造
方法において、半導体基体上に、少なくとも、第１の密
度を有する第１のシリコン酸化膜とこの第１のシリコン
酸化膜上の第１の密度より低い第２の密度を有する第２
のシリコン酸化膜とを含む多層シリコン酸化膜を形成す
る工程と、多層シリコン酸化膜を窒化する工程とを有す
ることを特徴とするものである。
【００１５】この発明の第７の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置において、シリコ
ン酸化窒化膜は、上層ほど窒素濃度が高い複数のシリコ
ン酸化窒化膜からなる多層シリコン酸化窒化膜であるこ
とを特徴とするものである。
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置において、シリコ
ン酸化窒化膜は、上層ほど窒素濃度が高い複数のシリコ
ン酸化窒化膜からなる多層シリコン酸化窒化膜であるこ
とを特徴とするものである。
【００１６】この発明の第８の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置の製造方法におい
て、半導体基体上に上層ほど密度が低い複数のシリコン
酸化膜からなる多層シリコン酸化膜を形成する工程と、
多層シリコン酸化膜を窒化する工程とを有することを特
徴とするものである。
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置の製造方法におい
て、半導体基体上に上層ほど密度が低い複数のシリコン
酸化膜からなる多層シリコン酸化膜を形成する工程と、
多層シリコン酸化膜を窒化する工程とを有することを特
徴とするものである。
【００１７】この発明の第９の発明は、半導体基体と、
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置において、シリコ
ン酸化窒化膜は、少なくとも、第１の窒素濃度を有する
第１のシリコン酸化窒化膜とこの第１のシリコン酸化窒
化膜上の第１の窒素濃度より高い第２の窒素濃度を有す
る第２のシリコン酸化窒化膜とを含む多層シリコン酸化
窒化膜であることを特徴とするものである。
半導体基体上のシリコン酸化窒化膜からなるゲート絶縁
膜と、ゲート絶縁膜上の少なくともｐ型不純物含有層を
含むゲート電極とを有する半導体装置において、シリコ
ン酸化窒化膜は、少なくとも、第１の窒素濃度を有する
第１のシリコン酸化窒化膜とこの第１のシリコン酸化窒
化膜上の第１の窒素濃度より高い第２の窒素濃度を有す
る第２のシリコン酸化窒化膜とを含む多層シリコン酸化
窒化膜であることを特徴とするものである。
【００１８】この発明の第１０の発明は、半導体基体
と、半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、ゲート絶縁膜上の少なくともｐ型不純物含有
層を含むゲート電極とを有する半導体装置の製造方法に
おいて、半導体基体上に、少なくとも、第１の密度を有
する第１のシリコン酸化膜とこの第１のシリコン酸化膜
上の第１の密度より低い第２の密度を有する第２のシリ
コン酸化膜とを含む多層シリコン酸化膜を形成する工程
と、多層シリコン酸化膜を窒化する工程とを有すること
を特徴とするものである。
と、半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、ゲート絶縁膜上の少なくともｐ型不純物含有
層を含むゲート電極とを有する半導体装置の製造方法に
おいて、半導体基体上に、少なくとも、第１の密度を有
する第１のシリコン酸化膜とこの第１のシリコン酸化膜
上の第１の密度より低い第２の密度を有する第２のシリ
コン酸化膜とを含む多層シリコン酸化膜を形成する工程
と、多層シリコン酸化膜を窒化する工程とを有すること
を特徴とするものである。
【００１９】この発明においては、上層ほど密度が低い
複数のシリコン酸化膜からなる多層シリコン酸化膜を窒
化すると、シリコン酸化膜はその密度が低いほど窒化さ
れやすく窒素濃度が高くなることから、上層ほど窒素濃
度が高い複数のシリコン酸化窒化膜からなる多層シリコ
ン酸化窒化膜が形成される。同様に、少なくとも、第１
の密度を有する第１のシリコン酸化膜とこの第１のシリ
コン酸化膜上の第１の密度より低い第２の密度を有する
第２のシリコン酸化膜とを含む多層シリコン酸化膜を窒
化すると、少なくとも、第１の窒素濃度を有する第１の
シリコン酸化窒化膜とこの第１のシリコン酸化窒化膜上
の第１の窒素濃度より高い第２の窒素濃度を有する第２
のシリコン酸化窒化膜とを含む多層シリコン酸化窒化膜
が形成される。
複数のシリコン酸化膜からなる多層シリコン酸化膜を窒
化すると、シリコン酸化膜はその密度が低いほど窒化さ
れやすく窒素濃度が高くなることから、上層ほど窒素濃
度が高い複数のシリコン酸化窒化膜からなる多層シリコ
ン酸化窒化膜が形成される。同様に、少なくとも、第１
の密度を有する第１のシリコン酸化膜とこの第１のシリ
コン酸化膜上の第１の密度より低い第２の密度を有する
第２のシリコン酸化膜とを含む多層シリコン酸化膜を窒
化すると、少なくとも、第１の窒素濃度を有する第１の
シリコン酸化窒化膜とこの第１のシリコン酸化窒化膜上
の第１の窒素濃度より高い第２の窒素濃度を有する第２
のシリコン酸化窒化膜とを含む多層シリコン酸化窒化膜
が形成される。
【００２０】ここで、シリコン酸化膜の密度は緻密度と
言い換えることもでき、その大小は屈折率の大小に対応
することから、屈折率で表すことができる。また、シリ
コン酸化膜の密度は、単調に増加している場合のみなら
ず、平均的に見て増加している場合も含む。同様に、シ
リコン酸化窒化膜の窒素濃度も、単調に増加している場
合のみならず、平均的に見て増加している場合も含む。
言い換えることもでき、その大小は屈折率の大小に対応
することから、屈折率で表すことができる。また、シリ
コン酸化膜の密度は、単調に増加している場合のみなら
ず、平均的に見て増加している場合も含む。同様に、シ
リコン酸化窒化膜の窒素濃度も、単調に増加している場
合のみならず、平均的に見て増加している場合も含む。
【００２１】多層シリコン酸化膜を構成するシリコン酸
化膜の数、膜厚、形成方法などは、多層シリコン酸化膜
の密度プロファイルをどのように設計するかに応じて決
められる。同様に、多層シリコン酸化窒化膜を構成する
シリコン酸化窒化膜の数、膜厚、形成方法などは、多層
シリコン酸化窒化膜の窒素濃度プロファイルをどのよう
に設計するかに応じて決められる。最も簡単な一例を挙
げると、多層シリコン酸化膜は熱酸化法により形成され
たシリコン酸化膜と化学気相成長（ＣＶＤ）法により形
成されたシリコン酸化膜との組み合わせであり、多層シ
リコン酸化窒化膜はこの多層シリコン酸化膜の窒化によ
り形成された二層のシリコン酸化窒化膜からなるもので
ある。一般に熱酸化法により形成されるシリコン酸化膜
の密度が最も高いので、典型的には、この熱酸化法によ
り形成されるシリコン酸化膜が最下層とされる。必要に
応じて、熱酸化法によりシリコン酸化膜を形成した後に
プラズマ酸化などを行うことにより密度を上げるように
してもよい。
化膜の数、膜厚、形成方法などは、多層シリコン酸化膜
の密度プロファイルをどのように設計するかに応じて決
められる。同様に、多層シリコン酸化窒化膜を構成する
シリコン酸化窒化膜の数、膜厚、形成方法などは、多層
シリコン酸化窒化膜の窒素濃度プロファイルをどのよう
に設計するかに応じて決められる。最も簡単な一例を挙
げると、多層シリコン酸化膜は熱酸化法により形成され
たシリコン酸化膜と化学気相成長（ＣＶＤ）法により形
成されたシリコン酸化膜との組み合わせであり、多層シ
リコン酸化窒化膜はこの多層シリコン酸化膜の窒化によ
り形成された二層のシリコン酸化窒化膜からなるもので
ある。一般に熱酸化法により形成されるシリコン酸化膜
の密度が最も高いので、典型的には、この熱酸化法によ
り形成されるシリコン酸化膜が最下層とされる。必要に
応じて、熱酸化法によりシリコン酸化膜を形成した後に
プラズマ酸化などを行うことにより密度を上げるように
してもよい。
【００２２】シリコン酸化膜を化学気相成長法により形
成する場合、成長温度などの成長条件により、更にはシ
リコン酸化膜を形成した後に行う熱処理（緻密化処理）
などにより、得られるシリコン酸化膜の密度をある程度
制御可能である。この化学気相成長法により形成される
シリコン酸化膜の具体例を挙げると、いわゆる高温酸化
膜（ＨＴＯ；High Temperature Oxide）や常圧ＣＶＤ法
などにより形成されるシリコン酸化膜などである。ただ
し、シリコン酸化膜は、必要な密度および膜質が得られ
る限り、化学気相成長法以外の方法により形成してもよ
い。また、窒化は、例えば、窒素プラズマなどを用いた
プラズマ窒化法や熱窒化法により行うことができる。
成する場合、成長温度などの成長条件により、更にはシ
リコン酸化膜を形成した後に行う熱処理（緻密化処理）
などにより、得られるシリコン酸化膜の密度をある程度
制御可能である。この化学気相成長法により形成される
シリコン酸化膜の具体例を挙げると、いわゆる高温酸化
膜（ＨＴＯ；High Temperature Oxide）や常圧ＣＶＤ法
などにより形成されるシリコン酸化膜などである。ただ
し、シリコン酸化膜は、必要な密度および膜質が得られ
る限り、化学気相成長法以外の方法により形成してもよ
い。また、窒化は、例えば、窒素プラズマなどを用いた
プラズマ窒化法や熱窒化法により行うことができる。
【００２３】基体は典型的には半導体基体である。半導
体基体は、バルクの半導体基板のほか、任意の基板上に
半導体層を形成したものであってもよい。具体的には、
半導体基体は、例えば、単結晶シリコン基板（単結晶シ
リコンウエーハ）や、シリコン基板などの半導体基板上
にエピタキシャル成長された単結晶シリコン層、半導体
基板その他の基板上に形成された多結晶シリコン層ある
いはアモルファス（非晶質）シリコン層、更にはシリコ
ンとゲルマニウムとからなる半導体層（ＳｉＧｅ層）な
どである。
体基体は、バルクの半導体基板のほか、任意の基板上に
半導体層を形成したものであってもよい。具体的には、
半導体基体は、例えば、単結晶シリコン基板（単結晶シ
リコンウエーハ）や、シリコン基板などの半導体基板上
にエピタキシャル成長された単結晶シリコン層、半導体
基板その他の基板上に形成された多結晶シリコン層ある
いはアモルファス（非晶質）シリコン層、更にはシリコ
ンとゲルマニウムとからなる半導体層（ＳｉＧｅ層）な
どである。
【００２４】ｐ型不純物含有層は、基本的にはどのよう
な材料からなるものであってもよいが、典型的には、ホ
ウ素を含有するシリコン層（単結晶、多結晶、アモルフ
ァスのいずれであってもよい）である。具体例を挙げる
と、ゲート電極がホウ素を含有するｐ型多結晶シリコン
層単層からなる場合や、ゲート電極がホウ素を含有する
ｐ型多結晶シリコン層上に高融点金属シリサイド層（例
えば、タングステンシリサイド層など）を積層したポリ
サイド層からなる場合である。
な材料からなるものであってもよいが、典型的には、ホ
ウ素を含有するシリコン層（単結晶、多結晶、アモルフ
ァスのいずれであってもよい）である。具体例を挙げる
と、ゲート電極がホウ素を含有するｐ型多結晶シリコン
層単層からなる場合や、ゲート電極がホウ素を含有する
ｐ型多結晶シリコン層上に高融点金属シリサイド層（例
えば、タングステンシリサイド層など）を積層したポリ
サイド層からなる場合である。
【００２５】半導体装置は、一般的には、ＭＩＳトラン
ジスタ、特にｐチャネルＭＩＳトランジスタを用いる半
導体装置であるが、具体的には、ＭＩＳ型半導体装置、
相補ＭＩＳ型半導体装置、バイポーラ−相補ＭＩＳ型半
導体装置などであり、ダイナミックＲＡＭなどその用途
は問わない。
ジスタ、特にｐチャネルＭＩＳトランジスタを用いる半
導体装置であるが、具体的には、ＭＩＳ型半導体装置、
相補ＭＩＳ型半導体装置、バイポーラ−相補ＭＩＳ型半
導体装置などであり、ダイナミックＲＡＭなどその用途
は問わない。
【００２６】上述のように構成されたこの発明によれ
ば、多層シリコン酸化膜を構成する複数のシリコン酸化
膜の数、膜厚、形成方法などを選択することにより、多
層シリコン酸化膜の密度プロファイルを制御することが
でき、それによって密度プロファイルを最適化すること
ができる。このため、この多層シリコン酸化膜の窒化に
より、得られる多層シリコン酸化窒化膜の窒素濃度プロ
ファイルを制御することができ、それによって窒素濃度
プロファイルを最適化することができる。具体的には、
多層シリコン酸化窒化膜上にｐ型不純物含有層、例えば
ゲート電極の全部または下部を構成するｐ型不純物含有
多結晶シリコン層を設ける場合に、そのｐ型不純物の拡
散を防止するのに最も有効な、上層ほど窒素濃度が高い
窒素濃度プロファイルを得ることができる。
ば、多層シリコン酸化膜を構成する複数のシリコン酸化
膜の数、膜厚、形成方法などを選択することにより、多
層シリコン酸化膜の密度プロファイルを制御することが
でき、それによって密度プロファイルを最適化すること
ができる。このため、この多層シリコン酸化膜の窒化に
より、得られる多層シリコン酸化窒化膜の窒素濃度プロ
ファイルを制御することができ、それによって窒素濃度
プロファイルを最適化することができる。具体的には、
多層シリコン酸化窒化膜上にｐ型不純物含有層、例えば
ゲート電極の全部または下部を構成するｐ型不純物含有
多結晶シリコン層を設ける場合に、そのｐ型不純物の拡
散を防止するのに最も有効な、上層ほど窒素濃度が高い
窒素濃度プロファイルを得ることができる。
【００２７】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。なお、実施形態の全
図において、同一の部分には同一の符号を付す。図１〜
図９はこの発明の一実施形態による相補ＭＩＳ型半導体
装置の製造方法を示す。この相補ＭＩＳ型半導体装置に
おいては、ｎチャネルＭＩＳトランジスタおよびｐチャ
ネルＭＩＳトランジスタの双方を用いるが、図１〜図９
においてはｐチャネルＭＩＳトランジスタ形成部につい
てのみ図示し、以下の説明もｐチャネルＭＩＳトランジ
スタ形成部についてのみ行う。ｎチャネルＭＩＳトラン
ジスタは、ｐウエルに形成され、ゲート電極にｎ+ 型多
結晶シリコン層を用いることが、ｎウエルに形成され、
ゲート電極にｐ+ 型多結晶シリコン層を用いるｐチャネ
ルＭＩＳトランジスタと相違する。
いて図面を参照しながら説明する。なお、実施形態の全
図において、同一の部分には同一の符号を付す。図１〜
図９はこの発明の一実施形態による相補ＭＩＳ型半導体
装置の製造方法を示す。この相補ＭＩＳ型半導体装置に
おいては、ｎチャネルＭＩＳトランジスタおよびｐチャ
ネルＭＩＳトランジスタの双方を用いるが、図１〜図９
においてはｐチャネルＭＩＳトランジスタ形成部につい
てのみ図示し、以下の説明もｐチャネルＭＩＳトランジ
スタ形成部についてのみ行う。ｎチャネルＭＩＳトラン
ジスタは、ｐウエルに形成され、ゲート電極にｎ+ 型多
結晶シリコン層を用いることが、ｎウエルに形成され、
ゲート電極にｐ+ 型多結晶シリコン層を用いるｐチャネ
ルＭＩＳトランジスタと相違する。
【００２８】この一実施形態においては、図１に示すよ
うに、まず、従来公知の方法を用いて、単結晶のシリコ
ン基板１に例えばシリコン酸化膜からなる素子分離領域
２を選択的に形成した後、シリコン基板１に例えばリン
（Ｐ）のようなｎ型不純物を選択的にイオン注入するこ
とによりｎウエル（図示せず）を形成する。次に、素子
分離領域２の直下の部分のｎウエル中にｎ型不純物を選
択的にイオン注入することによりｎ+ 型のチャネルスト
ップ領域を形成する（図示せず）。次に、シリコン基板
１の活性領域に、ｐチャネルＭＩＳトランジスタのしき
い値電圧調整用のイオン注入（チャネルドーピング）を
行う。次に、例えばＲＣＡ洗浄を行うことによりシリコ
ン基板１の表面の微粒子や金属不純物などを除去し、更
に、例えば０．１％フッ化水素酸水溶液および純水によ
りシリコン基板１の表面洗浄を行う。
うに、まず、従来公知の方法を用いて、単結晶のシリコ
ン基板１に例えばシリコン酸化膜からなる素子分離領域
２を選択的に形成した後、シリコン基板１に例えばリン
（Ｐ）のようなｎ型不純物を選択的にイオン注入するこ
とによりｎウエル（図示せず）を形成する。次に、素子
分離領域２の直下の部分のｎウエル中にｎ型不純物を選
択的にイオン注入することによりｎ+ 型のチャネルスト
ップ領域を形成する（図示せず）。次に、シリコン基板
１の活性領域に、ｐチャネルＭＩＳトランジスタのしき
い値電圧調整用のイオン注入（チャネルドーピング）を
行う。次に、例えばＲＣＡ洗浄を行うことによりシリコ
ン基板１の表面の微粒子や金属不純物などを除去し、更
に、例えば０．１％フッ化水素酸水溶液および純水によ
りシリコン基板１の表面洗浄を行う。
【００２９】次に、シリコン基板１を熱酸化することに
より活性領域の表面にシリコン酸化膜３を形成する。こ
の酸化は、例えば、縦型の酸化炉を用い、酸化温度７０
０℃で、Ｏ2 、ＨＣｌおよびＮ2 （流量は例えばそれぞ
れ３ＳＬＭ、３ＳＬＭおよび２０ＳＬＭ）からなる雰囲
気で行う。このシリコン酸化膜３の膜厚は例えば０．５
〜１．０ｎｍとする。このシリコン酸化膜３の密度は屈
折率で表すと、例えば約１．４６である。
より活性領域の表面にシリコン酸化膜３を形成する。こ
の酸化は、例えば、縦型の酸化炉を用い、酸化温度７０
０℃で、Ｏ2 、ＨＣｌおよびＮ2 （流量は例えばそれぞ
れ３ＳＬＭ、３ＳＬＭおよび２０ＳＬＭ）からなる雰囲
気で行う。このシリコン酸化膜３の膜厚は例えば０．５
〜１．０ｎｍとする。このシリコン酸化膜３の密度は屈
折率で表すと、例えば約１．４６である。
【００３０】次に、図２に示すように、シリコン基板１
上に例えば６００〜９００℃の温度の高温ＣＶＤ法や常
圧ＣＶＤ法によりシリコン酸化膜４を形成する。このシ
リコン酸化膜４の膜厚は例えば０．５〜１．０ｎｍとす
る。このシリコン酸化膜４の密度は屈折率で表すと例え
ば約１．４４であり、熱酸化法により形成されたシリコ
ン酸化膜３の密度より少し低い。したがって、シリコン
酸化膜３とこのシリコン酸化膜４とにより、上層のシリ
コン酸化膜４の密度が下層のシリコン酸化膜４の密度よ
り低い多層シリコン酸化膜が形成されたことになる。
上に例えば６００〜９００℃の温度の高温ＣＶＤ法や常
圧ＣＶＤ法によりシリコン酸化膜４を形成する。このシ
リコン酸化膜４の膜厚は例えば０．５〜１．０ｎｍとす
る。このシリコン酸化膜４の密度は屈折率で表すと例え
ば約１．４４であり、熱酸化法により形成されたシリコ
ン酸化膜３の密度より少し低い。したがって、シリコン
酸化膜３とこのシリコン酸化膜４とにより、上層のシリ
コン酸化膜４の密度が下層のシリコン酸化膜４の密度よ
り低い多層シリコン酸化膜が形成されたことになる。
【００３１】次に、このようにして形成されたシリコン
酸化膜３、４からなる多層シリコン酸化膜をプラズマ窒
化し、図３に示すようにシリコン酸化窒化膜５、６から
なる多層シリコン酸化窒化膜を形成する。この多層シリ
コン酸化窒化膜がゲート絶縁膜となることから、ゲート
絶縁膜として必要な膜厚の多層シリコン酸化窒化膜が得
られるようにシリコン酸化膜３、４の膜厚が決められ
る。ここで、このプラズマ窒化は、例えば誘導結合プラ
ズマ（ＩＣＰ；Inductively Coupled Plasma) 装置を用
いて行う。このプラズマ窒化の条件の一例を挙げると、
圧力２０ｍＴｏｒｒ、プラズマパワー１２００Ｗ、使用
ガスはＮ2 でその流量は２００ＳＣＣＭである。ここ
で、シリコン酸化膜４の密度がシリコン酸化膜３の密度
より低いことに対応して、シリコン酸化窒化膜６の窒素
濃度はシリコン酸化窒化膜５の窒素濃度より高くなる。
酸化膜３、４からなる多層シリコン酸化膜をプラズマ窒
化し、図３に示すようにシリコン酸化窒化膜５、６から
なる多層シリコン酸化窒化膜を形成する。この多層シリ
コン酸化窒化膜がゲート絶縁膜となることから、ゲート
絶縁膜として必要な膜厚の多層シリコン酸化窒化膜が得
られるようにシリコン酸化膜３、４の膜厚が決められ
る。ここで、このプラズマ窒化は、例えば誘導結合プラ
ズマ（ＩＣＰ；Inductively Coupled Plasma) 装置を用
いて行う。このプラズマ窒化の条件の一例を挙げると、
圧力２０ｍＴｏｒｒ、プラズマパワー１２００Ｗ、使用
ガスはＮ2 でその流量は２００ＳＣＣＭである。ここ
で、シリコン酸化膜４の密度がシリコン酸化膜３の密度
より低いことに対応して、シリコン酸化窒化膜６の窒素
濃度はシリコン酸化窒化膜５の窒素濃度より高くなる。
【００３２】このゲート絶縁膜としての多層シリコン酸
化窒化膜の膜厚方向の窒素濃度プロファイルの一例を図
１０に示す。図１０に示すように、この多層シリコン酸
化窒化膜においては、シリコン酸化窒化膜５の窒素濃度
は、シリコン基板１との界面付近におけるほぼ０から増
大してシリコン酸化窒化膜６との界面で約１０％に達
し、シリコン酸化窒化膜６の窒素濃度は、シリコン酸化
窒化膜５との界面から更に増大して最表面で約１２％の
最大値をとっている。
化窒化膜の膜厚方向の窒素濃度プロファイルの一例を図
１０に示す。図１０に示すように、この多層シリコン酸
化窒化膜においては、シリコン酸化窒化膜５の窒素濃度
は、シリコン基板１との界面付近におけるほぼ０から増
大してシリコン酸化窒化膜６との界面で約１０％に達
し、シリコン酸化窒化膜６の窒素濃度は、シリコン酸化
窒化膜５との界面から更に増大して最表面で約１２％の
最大値をとっている。
【００３３】次に、例えば減圧ＣＶＤ法により基板全面
にノンドープの多結晶シリコン膜を形成し、更にこの多
結晶シリコン膜に例えばイオン注入によりｐ型不純物と
してＢをドーピングしてｐ型化する。次に、このＢがド
ープされたｐ型多結晶シリコン膜上にフォトリソグラフ
ィーにより所定形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとして、異
方性ドライエッチング法、例えば反応性イオンエッチン
グ（ＲＩＥ）法を用いてエッチングを行うことによりこ
のｐ型多結晶シリコン膜、更にはその下層のシリコン酸
化窒化膜５、６を所定形状にパターニングする。このよ
うにして、図４に示すようにゲート電極７が形成され
る。この後、レジストパターンを除去する。この場合、
ゲート電極７とシリコン基板１との間の二層のシリコン
酸化窒化膜５、６からなる多層シリコン酸化窒化膜がゲ
ート絶縁膜を構成する。
にノンドープの多結晶シリコン膜を形成し、更にこの多
結晶シリコン膜に例えばイオン注入によりｐ型不純物と
してＢをドーピングしてｐ型化する。次に、このＢがド
ープされたｐ型多結晶シリコン膜上にフォトリソグラフ
ィーにより所定形状のレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとして、異
方性ドライエッチング法、例えば反応性イオンエッチン
グ（ＲＩＥ）法を用いてエッチングを行うことによりこ
のｐ型多結晶シリコン膜、更にはその下層のシリコン酸
化窒化膜５、６を所定形状にパターニングする。このよ
うにして、図４に示すようにゲート電極７が形成され
る。この後、レジストパターンを除去する。この場合、
ゲート電極７とシリコン基板１との間の二層のシリコン
酸化窒化膜５、６からなる多層シリコン酸化窒化膜がゲ
ート絶縁膜を構成する。
【００３４】次に、図５に示すように、ゲート電極７を
マスクとしてシリコン基板１にｐ型不純物を低濃度にイ
オン注入することにより、後にソース領域およびドレイ
ン領域の低不純物濃度部となるｐ- 型の低不純物濃度領
域８をゲート電極７に対して自己整合的に形成する。こ
のｐ型不純物としては例えばＢやＢＦ2 を用いる。
マスクとしてシリコン基板１にｐ型不純物を低濃度にイ
オン注入することにより、後にソース領域およびドレイ
ン領域の低不純物濃度部となるｐ- 型の低不純物濃度領
域８をゲート電極７に対して自己整合的に形成する。こ
のｐ型不純物としては例えばＢやＢＦ2 を用いる。
【００３５】次に、例えば常圧ＣＶＤ法や減圧ＣＶＤ法
などによりシリコン酸化膜やシリコン窒化膜などの絶縁
膜を基板全面に形成した後、この絶縁膜を異方性ドライ
エッチング法、例えばＲＩＥ法などにより基板表面に対
して垂直方向にエッチングすることにより、図６に示す
ように、ゲート電極７の側壁に絶縁物からなるサイドウ
ォールスペーサ９を形成する。
などによりシリコン酸化膜やシリコン窒化膜などの絶縁
膜を基板全面に形成した後、この絶縁膜を異方性ドライ
エッチング法、例えばＲＩＥ法などにより基板表面に対
して垂直方向にエッチングすることにより、図６に示す
ように、ゲート電極７の側壁に絶縁物からなるサイドウ
ォールスペーサ９を形成する。
【００３６】次に、図７に示すように、ゲート電極７お
よびサイドウォールスペーサ９をマスクとしてｎウエル
にｐ型不純物を高濃度にイオン注入することによりゲー
ト電極７およびサイドウォールスペーサ９に対して自己
整合的に例えばｐ+ 型のソース領域１０およびドレイン
領域１１を形成する。このｐ型不純物としては例えばＢ
やＢＦ2 を用いる。先に形成した低不純物濃度領域８
は、これらのソース領域１０およびドレイン領域１１の
ｐ- 型の低不純物濃度部１０ａ、１１ａを構成する。こ
の後、イオン注入された不純物の電気的活性化のための
熱処理を行う。これによって、ＬＤＤ（Lightly Doped
Drain)構造のｐチャネルＭＩＳトランジスタが形成され
る。
よびサイドウォールスペーサ９をマスクとしてｎウエル
にｐ型不純物を高濃度にイオン注入することによりゲー
ト電極７およびサイドウォールスペーサ９に対して自己
整合的に例えばｐ+ 型のソース領域１０およびドレイン
領域１１を形成する。このｐ型不純物としては例えばＢ
やＢＦ2 を用いる。先に形成した低不純物濃度領域８
は、これらのソース領域１０およびドレイン領域１１の
ｐ- 型の低不純物濃度部１０ａ、１１ａを構成する。こ
の後、イオン注入された不純物の電気的活性化のための
熱処理を行う。これによって、ＬＤＤ（Lightly Doped
Drain)構造のｐチャネルＭＩＳトランジスタが形成され
る。
【００３７】次に、従来公知の方法、例えばスパッタリ
ング法などにより、金属シリサイド層を形成するための
金属膜として例えばコバルト（Ｃｏ）膜（図示せず）を
基板全面に形成した後、熱処理を行うことによりこのコ
バルト膜と、このコバルト膜が直接接触しているシリコ
ン基板１およびｐ型多結晶シリコン層からなるゲート電
極７とを反応させてシリサイド化を行う。この後、未反
応のコバルト膜をエッチング除去する。このようにし
て、図８に示すように、ソース領域１０、１１およびゲ
ート電極７上にそれぞれコバルトシリサイド（ＣｏＳｉ
2 ）層１２が形成される。
ング法などにより、金属シリサイド層を形成するための
金属膜として例えばコバルト（Ｃｏ）膜（図示せず）を
基板全面に形成した後、熱処理を行うことによりこのコ
バルト膜と、このコバルト膜が直接接触しているシリコ
ン基板１およびｐ型多結晶シリコン層からなるゲート電
極７とを反応させてシリサイド化を行う。この後、未反
応のコバルト膜をエッチング除去する。このようにし
て、図８に示すように、ソース領域１０、１１およびゲ
ート電極７上にそれぞれコバルトシリサイド（ＣｏＳｉ
2 ）層１２が形成される。
【００３８】次に、図９に示すように、従来公知の方
法、例えば常圧ＣＶＤ法や減圧ＣＶＤ法などにより、基
板全面に例えばシリコン酸化膜、リンシリケートガラス
（ＰＳＧ）膜、ホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜、シリコン窒化膜あるいはそれらの積層膜などか
らなる層間絶縁膜１３を成膜した後、この層間絶縁膜１
３のうちのソース領域１０、ドレイン領域１１およびゲ
ート電極７上の所定部分をエッチング除去することによ
りコンタクトホール１４、１５、１６を形成する。
法、例えば常圧ＣＶＤ法や減圧ＣＶＤ法などにより、基
板全面に例えばシリコン酸化膜、リンシリケートガラス
（ＰＳＧ）膜、ホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜、シリコン窒化膜あるいはそれらの積層膜などか
らなる層間絶縁膜１３を成膜した後、この層間絶縁膜１
３のうちのソース領域１０、ドレイン領域１１およびゲ
ート電極７上の所定部分をエッチング除去することによ
りコンタクトホール１４、１５、１６を形成する。
【００３９】次に、従来公知の方法、例えば真空蒸着法
やスパッタリング法などにより基板全面にバリアメタル
膜を介して配線材料、例えばアルミニウム（Ａｌ）膜、
Ａｌ合金膜あるいはその他の金属膜などを成膜した後、
この膜を例えばＲＩＥ法などにより所定形状にエッチン
グすることにより、コンタクトホール１４、１５、１６
を介してそれぞれソース領域１０、ドレイン領域１１お
よびゲート電極７と接続された配線１７、１８、１９を
形成する。なお、コンタクトホール１４、１５、１６内
にタングステンプラグを形成し、その上に配線１７、１
８、１９を形成するようにしてもよい。
やスパッタリング法などにより基板全面にバリアメタル
膜を介して配線材料、例えばアルミニウム（Ａｌ）膜、
Ａｌ合金膜あるいはその他の金属膜などを成膜した後、
この膜を例えばＲＩＥ法などにより所定形状にエッチン
グすることにより、コンタクトホール１４、１５、１６
を介してそれぞれソース領域１０、ドレイン領域１１お
よびゲート電極７と接続された配線１７、１８、１９を
形成する。なお、コンタクトホール１４、１５、１６内
にタングステンプラグを形成し、その上に配線１７、１
８、１９を形成するようにしてもよい。
【００４０】この後、必要に応じて、上層の配線形成工
程などの工程を実行して、目的とする相補ＭＩＳ型半導
体装置を製造する。
程などの工程を実行して、目的とする相補ＭＩＳ型半導
体装置を製造する。
【００４１】以上のように、この一実施形態によれば、
熱酸化法により形成されたシリコン酸化膜３上にＣＶＤ
法により形成されたシリコン酸化膜４を形成して上層部
の密度が下層部に比べて低い（よりポーラスな）多層シ
リコン酸化膜を形成し、この多層シリコン酸化膜をプラ
ズマ窒化法により窒化してシリコン酸化窒化膜５、６か
らなる多層シリコン酸化窒化膜を形成し、これをゲート
絶縁膜としていることから、Ｂ含有ｐ型多結晶シリコン
層からなるゲート電極７との界面近傍で窒素濃度が約１
２％と最も高い、ゲート電極７からのＢの拡散を防止す
るのに最適な窒素濃度プロファイルのゲート絶縁膜を形
成することができる。このため、このゲート絶縁膜上に
Ｂ含有ｐ型多結晶シリコン層からなるゲート電極７を形
成した場合、このゲート電極７の形成後の製造工程にお
いて各種の熱処理が行われても、このゲート電極７との
界面近傍のゲート絶縁膜における窒素濃度が非常に高く
緻密な構造となっているため、ゲート電極７を構成する
ｐ型多結晶シリコン層中のＢの拡散が妨げられることか
ら、Ｂがゲート絶縁膜を通過してシリコン基板１に拡散
するのを有効に防止することができる。このため、Ｂが
シリコン基板１に拡散することに起因するｐチャネルＭ
ＩＳトランジスタのしきい値電圧の変動を抑制すること
ができ、それによって相補ＭＩＳトランジスタの特性不
良を大幅に低減することができ、ひいては相補ＭＩＳ型
半導体装置の製造歩留まりの向上を図ることができる。
また、ゲート電極７を構成するｐ型多結晶シリコン層中
のＢの空乏化を防止することができるため、ゲート抵抗
の上昇を抑えることができる。一方、多層シリコン酸化
窒化膜からなるゲート絶縁膜のシリコン基板１との界面
近傍における窒素濃度はほぼ０でこの部分は実質的にシ
リコン酸化膜と考えることができるため、ゲート絶縁膜
とシリコン基板１との界面特性を良好にすることができ
る。更に、シリコン酸化窒化膜５、６からなる多層シリ
コン酸化窒化膜は一般に高い絶縁破壊耐圧および長期信
頼性を有するので、信頼性の高いｐチャネルＭＩＳトラ
ンジスタを得ることができ、それによって相補ＭＩＳ型
半導体装置の信頼性も良好である。
熱酸化法により形成されたシリコン酸化膜３上にＣＶＤ
法により形成されたシリコン酸化膜４を形成して上層部
の密度が下層部に比べて低い（よりポーラスな）多層シ
リコン酸化膜を形成し、この多層シリコン酸化膜をプラ
ズマ窒化法により窒化してシリコン酸化窒化膜５、６か
らなる多層シリコン酸化窒化膜を形成し、これをゲート
絶縁膜としていることから、Ｂ含有ｐ型多結晶シリコン
層からなるゲート電極７との界面近傍で窒素濃度が約１
２％と最も高い、ゲート電極７からのＢの拡散を防止す
るのに最適な窒素濃度プロファイルのゲート絶縁膜を形
成することができる。このため、このゲート絶縁膜上に
Ｂ含有ｐ型多結晶シリコン層からなるゲート電極７を形
成した場合、このゲート電極７の形成後の製造工程にお
いて各種の熱処理が行われても、このゲート電極７との
界面近傍のゲート絶縁膜における窒素濃度が非常に高く
緻密な構造となっているため、ゲート電極７を構成する
ｐ型多結晶シリコン層中のＢの拡散が妨げられることか
ら、Ｂがゲート絶縁膜を通過してシリコン基板１に拡散
するのを有効に防止することができる。このため、Ｂが
シリコン基板１に拡散することに起因するｐチャネルＭ
ＩＳトランジスタのしきい値電圧の変動を抑制すること
ができ、それによって相補ＭＩＳトランジスタの特性不
良を大幅に低減することができ、ひいては相補ＭＩＳ型
半導体装置の製造歩留まりの向上を図ることができる。
また、ゲート電極７を構成するｐ型多結晶シリコン層中
のＢの空乏化を防止することができるため、ゲート抵抗
の上昇を抑えることができる。一方、多層シリコン酸化
窒化膜からなるゲート絶縁膜のシリコン基板１との界面
近傍における窒素濃度はほぼ０でこの部分は実質的にシ
リコン酸化膜と考えることができるため、ゲート絶縁膜
とシリコン基板１との界面特性を良好にすることができ
る。更に、シリコン酸化窒化膜５、６からなる多層シリ
コン酸化窒化膜は一般に高い絶縁破壊耐圧および長期信
頼性を有するので、信頼性の高いｐチャネルＭＩＳトラ
ンジスタを得ることができ、それによって相補ＭＩＳ型
半導体装置の信頼性も良好である。
【００４２】以上、この発明の一実施形態につき具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４３】例えば、上述の一実施形態において挙げた
数値、材料、構造、形状、プロセスなどはあくまでも例
にすぎず、必要に応じてこれらと異なる数値、材料、構
造、形状、プロセスなどを用いてもよい。
数値、材料、構造、形状、プロセスなどはあくまでも例
にすぎず、必要に応じてこれらと異なる数値、材料、構
造、形状、プロセスなどを用いてもよい。
【００４４】具体的には、例えば、上述の一実施形態に
おいては、ゲート電極７を構成するｐ型多結晶シリコン
層を形成するために、ノンドープの多結晶シリコン膜を
基板全面に形成し、これにｐ型不純物をイオン注入して
いるが、ＣＶＤ法により多結晶シリコン層を形成する際
にｐ型不純物をドーピングするようにしてもよい。更
に、ノンドープの多結晶シリコン膜をゲート電極の形状
にパターニングした後にこの多結晶シリコン膜にｐ型不
純物をドーピングするようにしてもよい。
おいては、ゲート電極７を構成するｐ型多結晶シリコン
層を形成するために、ノンドープの多結晶シリコン膜を
基板全面に形成し、これにｐ型不純物をイオン注入して
いるが、ＣＶＤ法により多結晶シリコン層を形成する際
にｐ型不純物をドーピングするようにしてもよい。更
に、ノンドープの多結晶シリコン膜をゲート電極の形状
にパターニングした後にこの多結晶シリコン膜にｐ型不
純物をドーピングするようにしてもよい。
【００４５】
【発明の効果】以上説明したように、この発明によれ
ば、多層シリコン酸化膜を構成する複数のシリコン酸化
膜の数、膜厚、形成方法などを選択することにより、多
層シリコン酸化膜の密度プロファイルを最適化すること
ができ、上層ほど密度が低い多層シリコン酸化膜を形成
することができる。このため、この多層シリコン酸化膜
を窒化すると、得られるシリコン酸化窒化膜の窒素濃度
は上層ほど高くなり、窒素濃度プロファイルを最適化す
ることができる。このように窒素濃度が高いシリコン酸
化窒化膜はその構造の緻密性によりホウ素のようなｐ型
不純物の拡散を妨げることができることから、多層シリ
コン酸化窒化膜上にｐ型不純物含有層、例えばゲート電
極の全部または下部を構成するｐ型不純物含有多結晶シ
リコン層を設ける場合、そのｐ型不純物が多層シリコン
酸化窒化膜を通過するのを防止することができる。この
ため、多層シリコン酸化窒化膜の上層のｐ型不純物含有
層、例えばゲート電極に用いられるｐ型多結晶シリコン
層中のｐ型不純物が半導体装置の製造工程において行わ
れる熱処理によりこの多層シリコン酸化窒化膜を通過し
て半導体基体に拡散するのを有効に防止することができ
る。このため、この半導体基体にｐ型不純物が拡散する
ことに起因するｐチャネルＭＩＳトランジスタのしきい
値電圧の変動を有効に防止することができる。また、ｐ
型不純物含有層、例えばゲート電極のｐ型不純物の空乏
化を防止することができる。
ば、多層シリコン酸化膜を構成する複数のシリコン酸化
膜の数、膜厚、形成方法などを選択することにより、多
層シリコン酸化膜の密度プロファイルを最適化すること
ができ、上層ほど密度が低い多層シリコン酸化膜を形成
することができる。このため、この多層シリコン酸化膜
を窒化すると、得られるシリコン酸化窒化膜の窒素濃度
は上層ほど高くなり、窒素濃度プロファイルを最適化す
ることができる。このように窒素濃度が高いシリコン酸
化窒化膜はその構造の緻密性によりホウ素のようなｐ型
不純物の拡散を妨げることができることから、多層シリ
コン酸化窒化膜上にｐ型不純物含有層、例えばゲート電
極の全部または下部を構成するｐ型不純物含有多結晶シ
リコン層を設ける場合、そのｐ型不純物が多層シリコン
酸化窒化膜を通過するのを防止することができる。この
ため、多層シリコン酸化窒化膜の上層のｐ型不純物含有
層、例えばゲート電極に用いられるｐ型多結晶シリコン
層中のｐ型不純物が半導体装置の製造工程において行わ
れる熱処理によりこの多層シリコン酸化窒化膜を通過し
て半導体基体に拡散するのを有効に防止することができ
る。このため、この半導体基体にｐ型不純物が拡散する
ことに起因するｐチャネルＭＩＳトランジスタのしきい
値電圧の変動を有効に防止することができる。また、ｐ
型不純物含有層、例えばゲート電極のｐ型不純物の空乏
化を防止することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図２】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図３】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図４】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図５】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図６】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図７】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図８】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図９】この発明の一実施形態による相補ＭＩＳ型半導
体装置の製造方法を説明するための断面図である。
体装置の製造方法を説明するための断面図である。
【図１０】この発明の一実施形態による相補ＭＩＳ型半
導体装置の製造方法において多層シリコン酸化膜を窒化
することにより形成される多層シリコン酸化窒化膜の窒
素濃度プロファイルの一例を示す略線図である。
導体装置の製造方法において多層シリコン酸化膜を窒化
することにより形成される多層シリコン酸化窒化膜の窒
素濃度プロファイルの一例を示す略線図である。
１・・・シリコン基板、３、４・・・シリコン酸化膜、
５、６・・・シリコン酸化窒化膜、７・・・ゲート電
極、１０・・・ソース領域、１１・・・ドレイン領域、
１２・・・コバルトシリサイド層
５、６・・・シリコン酸化窒化膜、７・・・ゲート電
極、１０・・・ソース領域、１１・・・ドレイン領域、
１２・・・コバルトシリサイド層
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F058 BA05 BC11 BF03 BF55 BF62
BF65 BH16 BJ01 BJ10
5F140 AA06 AA28 AB03 BA01 BC06
BD01 BD09 BD15 BE02 BE07
BE08 BE10 BF04 BF11 BF18
BG08 BG12 BG14 BG28 BG32
BG34 BG38 BG45 BG52 BG53
BH15 BJ01 BJ08 BJ11 BJ17
BJ27 BK02 BK13 BK25 BK34
BK39 CA03 CB02 CB04 CB08
CC05 CC07 CC08 CC12 CF04
Claims (25)
- 【請求項１】 基体上に上層ほど密度が低い複数のシリ
コン酸化膜からなる多層シリコン酸化膜を形成する工程
と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とするシリコン酸化窒化膜の形成方法。 - 【請求項２】 上記多層シリコン酸化膜を窒化すること
により上層ほど窒素濃度が高い複数のシリコン酸化窒化
膜からなる多層シリコン酸化窒化膜を形成するようにし
たことを特徴とする請求項１記載のシリコン酸化窒化膜
の形成方法。 - 【請求項３】 上記基体はシリコン基板またはシリコン
層であることを特徴とする請求項１記載のシリコン酸化
窒化膜の形成方法。 - 【請求項４】 最下層の上記シリコン酸化膜を熱酸化法
により形成し、他の上記シリコン酸化膜を化学気相成長
法により形成するようにしたことを特徴とする請求項１
記載のシリコン酸化窒化膜の形成方法。 - 【請求項５】 プラズマ窒化法により上記窒化を行うよ
うにしたことを特徴とする請求項１記載のシリコン酸化
窒化膜の形成方法。 - 【請求項６】 熱窒化法により上記窒化を行うようにし
たことを特徴とする請求項１記載のシリコン酸化窒化膜
の形成方法。 - 【請求項７】 基体上に、少なくとも、第１の密度を有
する第１のシリコン酸化膜とこの第１のシリコン酸化膜
上の上記第１の密度より低い第２の密度を有する第２の
シリコン酸化膜とを含む多層シリコン酸化膜を形成する
工程と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とするシリコン酸化窒化膜の形成方法。 - 【請求項８】 上記多層シリコン酸化膜は上記第１のシ
リコン酸化膜と上記第２のシリコン酸化膜とからなるこ
とを特徴とする請求項７記載のシリコン酸化窒化膜の形
成方法。 - 【請求項９】 上記多層シリコン酸化膜を窒化すること
により、少なくとも、第１の窒素濃度を有する第１のシ
リコン酸化窒化膜とこの第１のシリコン酸化窒化膜上の
上記第１の窒素濃度より高い第２の窒素濃度を有する第
２のシリコン酸化窒化膜とを含む多層シリコン酸化窒化
膜を形成するようにしたことを特徴とする請求項７記載
のシリコン酸化窒化膜の形成方法。 - 【請求項１０】 上記基体はシリコン基板またはシリコ
ン層であることを特徴とする請求項７記載のシリコン酸
化窒化膜の形成方法。 - 【請求項１１】 上記第１のシリコン酸化膜を熱酸化法
により形成し、上記第２のシリコン酸化膜を化学気相成
長法により形成するようにしたことを特徴とする請求項
７記載のシリコン酸化窒化膜の形成方法。 - 【請求項１２】 プラズマ窒化法により上記窒化を行う
ようにしたことを特徴とする請求項７記載のシリコン酸
化窒化膜の形成方法。 - 【請求項１３】 熱窒化法により上記窒化を行うように
したことを特徴とする請求項７記載のシリコン酸化窒化
膜の形成方法。 - 【請求項１４】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜と、 上記シリコン酸化窒化膜上のｐ型不純物含有層とを有す
る半導体装置において、 上記シリコン酸化窒化膜は、上層ほど窒素濃度が高い複
数のシリコン酸化窒化膜からなる多層シリコン酸化窒化
膜であることを特徴とする半導体装置。 - 【請求項１５】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜と、 上記シリコン酸化窒化膜上のｐ型不純物含有層とを有す
る半導体装置の製造方法において、 上記半導体基体上に上層ほど密度が低い複数のシリコン
酸化膜からなる多層シリコン酸化膜を形成する工程と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項１６】 上記多層シリコン酸化膜を窒化するこ
とにより上層ほど窒素濃度が高い複数のシリコン酸化窒
化膜からなる多層シリコン酸化窒化膜を形成するように
したことを特徴とする請求項１５記載の半導体装置の製
造方法。 - 【請求項１７】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜と、 上記シリコン酸化窒化膜上のｐ型不純物含有層とを有す
る半導体装置において、 上記シリコン酸化窒化膜は、少なくとも、第１の窒素濃
度を有する第１のシリコン酸化窒化膜とこの第１のシリ
コン酸化窒化膜上の上記第１の窒素濃度より高い第２の
窒素濃度を有する第２のシリコン酸化窒化膜とを含む多
層シリコン酸化窒化膜であることを特徴とする半導体装
置。 - 【請求項１８】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜と、 上記シリコン酸化窒化膜上のｐ型不純物含有層とを有す
る半導体装置の製造方法において、 上記半導体基体上に、少なくとも、第１の密度を有する
第１のシリコン酸化膜とこの第１のシリコン酸化膜上の
上記第１の密度より低い第２の密度を有する第２のシリ
コン酸化膜とを含む多層シリコン酸化膜を形成する工程
と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項１９】 上記多層シリコン酸化膜を窒化するこ
とにより、少なくとも、第１の窒素濃度を有する第１の
シリコン酸化窒化膜とこの第１のシリコン酸化窒化膜上
の上記第１の窒素濃度より高い第２の窒素濃度を有する
第２のシリコン酸化窒化膜とを含む多層シリコン酸化窒
化膜を形成するようにしたことを特徴とする請求項１８
記載の半導体装置の製造方法。 - 【請求項２０】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、 上記ゲート絶縁膜上の少なくともｐ型不純物含有層を含
むゲート電極とを有する半導体装置において、 上記シリコン酸化窒化膜は、上層ほど窒素濃度が高い複
数のシリコン酸化窒化膜からなる多層シリコン酸化窒化
膜であることを特徴とする半導体装置。 - 【請求項２１】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、 上記ゲート絶縁膜上の少なくともｐ型不純物含有層を含
むゲート電極とを有する半導体装置の製造方法におい
て、 上記半導体基体上に上層ほど密度が低い複数のシリコン
酸化膜からなる多層シリコン酸化膜を形成する工程と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２２】 上記多層シリコン酸化膜を窒化するこ
とにより上層ほど窒素濃度が高い複数のシリコン酸化窒
化膜からなる多層シリコン酸化窒化膜を形成するように
したことを特徴とする請求項２１記載の半導体装置の製
造方法。 - 【請求項２３】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、 上記ゲート絶縁膜上の少なくともｐ型不純物含有層を含
むゲート電極とを有する半導体装置において、 上記シリコン酸化窒化膜は、少なくとも、第１の窒素濃
度を有する第１のシリコン酸化窒化膜とこの第１のシリ
コン酸化窒化膜上の上記第１の窒素濃度より高い第２の
窒素濃度を有する第２のシリコン酸化窒化膜とを含む多
層シリコン酸化窒化膜であることを特徴とする半導体装
置。 - 【請求項２４】 半導体基体と、 上記半導体基体上のシリコン酸化窒化膜からなるゲート
絶縁膜と、 上記ゲート絶縁膜上の少なくともｐ型不純物含有層を含
むゲート電極とを有する半導体装置の製造方法におい
て、 上記半導体基体上に、少なくとも、第１の密度を有する
第１のシリコン酸化膜とこの第１のシリコン酸化膜上の
上記第１の密度より低い第２の密度を有する第２のシリ
コン酸化膜とを含む多層シリコン酸化膜を形成する工程
と、 上記多層シリコン酸化膜を窒化する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２５】 上記多層シリコン酸化膜を窒化するこ
とにより、少なくとも、第１の窒素濃度を有する第１の
シリコン酸化窒化膜とこの第１のシリコン酸化窒化膜上
の上記第１の窒素濃度より高い第２のシリコン酸化窒化
膜とを含む多層シリコン酸化窒化膜を形成するようにし
たことを特徴とする請求項２４記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117362A JP2003318176A (ja) | 2002-04-19 | 2002-04-19 | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117362A JP2003318176A (ja) | 2002-04-19 | 2002-04-19 | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318176A true JP2003318176A (ja) | 2003-11-07 |
Family
ID=29534595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117362A Pending JP2003318176A (ja) | 2002-04-19 | 2002-04-19 | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318176A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
| JP2005191145A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100543209B1 (ko) * | 2003-12-16 | 2006-01-20 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 |
| US7138692B2 (en) | 2004-06-14 | 2006-11-21 | Fujitsu Limited | Semiconductor device |
| KR100669089B1 (ko) | 2005-07-11 | 2007-01-16 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 소노스 타입의 비휘발성 메모리장치 및 그 제조 방법 |
-
2002
- 2002-04-19 JP JP2002117362A patent/JP2003318176A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150704A (ja) * | 2003-10-17 | 2005-06-09 | Interuniv Micro Electronica Centrum Vzw | シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法 |
| KR100543209B1 (ko) * | 2003-12-16 | 2006-01-20 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 |
| JP2005191145A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7138692B2 (en) | 2004-06-14 | 2006-11-21 | Fujitsu Limited | Semiconductor device |
| US7541246B2 (en) | 2004-06-14 | 2009-06-02 | Fujitsu Limited | Method of manufacturing semiconductor device |
| KR100669089B1 (ko) | 2005-07-11 | 2007-01-16 | 삼성전자주식회사 | 게이트 구조물, 이를 갖는 소노스 타입의 비휘발성 메모리장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548875B2 (en) | Sub-tenth micron misfet with source and drain layers formed over source and drains, sloping away from the gate | |
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US20050156208A1 (en) | Device having multiple silicide types and a method for its fabrication | |
| US7462545B2 (en) | Semicondutor device and manufacturing method thereof | |
| US7622345B2 (en) | Method for forming fully silicided gate electrodes and unsilicided poly resistors | |
| JP2003086798A (ja) | 半導体装置およびその製造方法 | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JP2003174101A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5972761A (en) | Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction | |
| JP5194797B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003249657A (ja) | 半導体装置の製造方法 | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6933189B2 (en) | Integration system via metal oxide conversion | |
| US7416934B2 (en) | Semiconductor device | |
| JP2003318176A (ja) | シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法 | |
| JPH1145995A (ja) | 半導体装置およびその製造方法 | |
| US20100173465A1 (en) | Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same | |
| US20020098691A1 (en) | Method of manufacturing a semiconductor device and the semiconductor device manufactured by the method | |
| KR100753546B1 (ko) | 트랜지스터의 게이트 및 그 형성 방법. | |
| JPH10256538A (ja) | 半導体装置の製造方法 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| JP2009123991A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2967754B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JP3388679B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
| A621 | Written request for application examination |
Effective date: 20050317 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Effective date: 20070704 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070731 |