CN105448888B - 层间介质层、层间介质层的制作方法和半导体器件 - Google Patents
层间介质层、层间介质层的制作方法和半导体器件 Download PDFInfo
- Publication number
- CN105448888B CN105448888B CN201410415587.2A CN201410415587A CN105448888B CN 105448888 B CN105448888 B CN 105448888B CN 201410415587 A CN201410415587 A CN 201410415587A CN 105448888 B CN105448888 B CN 105448888B
- Authority
- CN
- China
- Prior art keywords
- layer
- ion
- interlayer dielectric
- dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请公开了一种层间介质层、层间介质层的制作方法和半导体器件。该层间介质层包括：介质基体层，介质基体层为含硅氧化物；离子注入区，设置于介质基体层中，离子注入区中注入离子的离子极化率小于硅离子的离子极化率。本申请通过在介质基体层中设置离子注入区以形成层间介质层，且离子注入区中注入离子的离子极化率小于介质基体层中硅离子的离子极化率，同时层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以减小，进而提高了层间介质层的绝缘性能。
Description
技术领域
本申请涉及半导体集成电路的技术领域，具体而言，涉及一种层间介质层、层间介质层的制作方法和半导体器件。
背景技术
在半导体器件中通常在金属层和半导体基体之间，以及相邻金属层之间形成层间介质层，以将金属层和半导体基体以及相邻金属层隔离开。因此，层间介质层通常为具有低介电常数(介电常数小于3)的绝缘材料，例如掺杂硼的硅玻璃(BSG)、掺杂磷的硅玻璃(PSG)或掺杂硼磷的硅玻璃(BPSG)，其介电常数越低，绝缘性能越好。然而，上述掺杂硼或磷的二氧化硅的结构不均匀，且与周围器件之间的粘合力比较低，限制了其在低制程器件(45nm及以下制程)中的应用。
目前，低制程器件通常采用未掺杂硅氧化物(例如SiO2)作为层间介质层。特别是45nm及以下制程，由于高纵深比沉积工艺(HARP)具有良好的填充能力，因此通常采用高纵深比沉积工艺制作层间介质层，用于提高层间介质层和周围器件之间的粘合力。然而，未掺杂硅氧化物具有较高的介电常数，使得层间介质层的绝缘性能下降，进而降低了层间介质层的隔离性能。
图1示出了现有半导体器件的结构示意图。如图1所示，该半导体器件包括半导体基体10′，设置于半导体基体10′上的层间介质层20′，以及设置于层间介质层20′上的金属层30′。其中，层间介质层20′为采用高纵深比沉积工艺制作形成的SiO2层。上述SiO2层具有较高的介电常数(介电常数为3.9)，使得层间介质层20′的绝缘性能下降，进而降低半导体器件的性能。目前，针对上述问题还没有有效的解决方法。
发明内容
本申请旨在提供一种层间介质层、层间介质层的制作方法和半导体器件，以减小层间介质层的介电常数，进而提高层间介质层的绝缘性能。
为了实现上述目的，本申请提供了一种层间介质层，该层间介质层包括：介质基体层，介质基体层为含硅氧化物；离子注入层，设置于介质基体层中，离子注入层中注入离子的离子极化率小于硅离子的离子极化率。
进一步地，上述层间介质层中，离子注入层中注入离子选自P型离子、N型离子、氟离子和碳离子中任一种或多种。
进一步地，上述层间介质层中，P型离子为硼离子，N型离子为磷离子或砷离子。
进一步地，上述层间介质层中，离子注入层中注入离子的浓度为1×1016～1×1019atoms/cm3。
进一步地，上述层间介质层中，离子注入层的高度为介质基体层的高度的1/6～2/3。
进一步地，上述层间介质层中，介质基体层设置于半导体基体上，离子注入层设置于介质基体层中远离半导体基体的一侧。
进一步地，上述层间介质层中，介质基体层由高纵深比沉积工艺形成，优选介质基体层为SiO2层。
本申请还提供了一种层间介质层的制作方法，该制作方法包括以下步骤：形成介质基体层，介质基体层为含硅氧化物；对介质基体层进行离子注入以形成离子注入层，离子注入层中注入离子的离子极化率小于硅离子的离子极化率。
进一步地，上述制作方法中，离子注入中的注入离子的能量为1～20KeV，注入离子的剂量为1×1013～1×1016atoms/cm2。
进一步地，上述制作方法中，在形成离子注入层的步骤中形成高度为介质基体层的高度的1/6～2/3的离子注入层。
进一步地，上述制作方法中，形成介质基体层的步骤包括：在半导体基体上沉积介质基体预备层；平坦化介质基体预备层以形成介质基体层。
进一步地，上述制作方法中，形成介质基体预备层的工艺为高纵深比沉积工艺。
进一步地，上述制作方法中，离子注入层中注入离子选自P型离子、N型离子、氟离子和碳离子中的任一种或多种。
本申请还提供了一种半导体器件，包括半导体基体，以及沿远离半导体基体的方向依次设置于半导体基体上的层间介质层和金属层，其中层间介质层为本申请上述的层间介质层。
应用本申请的技术方案，通过在介质基体层中设置离子注入层以形成层间介质层，且离子注入层中注入离子的离子极化率小于介质基体层中硅离子的离子极化率，同时利用层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以减小，进而提高了层间介质层的绝缘性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有半导体器件的剖面结构示意图；
图2示出了本申请实施方式所提供的层间介质层的剖面结构示意图；
图3示出了本申请实施方式所提供的层间介质层的制作方法的流程示意图；
图4示出了本申请实施方式所提供的层间介质层的制作方法中，形成介质基体层后的基体的剖面结构示意图；
图5示出了对图4所示的介质基体层进行离子注入以形成离子注入层后的基体的剖面结构示意图；以及
图6示出了本申请实施方式所提供的半导体器件的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的，现有层间介质层具有较高的介电常数，使得层间介质层的绝缘性能下降。本申请的发明人针对上述问题进行研究，提出了一种层间介质层。如图2所示，该层间介质层包括介质基体层21和设置于介质基体层21中的离子注入层23。其中，介质基体层21为含硅氧化物；离子注入层23中注入离子的离子极化率小于硅离子的离子极化率。
上述层间介质层中，通过在介质基体层21中设置离子注入层23以形成层间介质层，且离子注入层23中注入离子的离子极化率小于介质基体层21中硅离子的离子极化率，同时利用层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以减小，进而提高了层间介质层的绝缘性能。
上述注入离子只要满足离子极化率小于硅离子的离子极化率即可，本领域的技术人员可以根据本申请的教导设定上述注入离子的种类。为了使得层间介质层具有更好的绝缘性能，在一种优选的实施方式中，注入离子选自P型离子、N型离子、氟离子和碳离子中任一种或多种。其中，P型离子优选为硼离子，N型离子优选为磷离子或砷离子。
上述注入离子的浓度可以根据实际工艺需求进行设定。在一种优选的实施方式中，离子注入层23中注入离子的浓度为1×1016～1×1019atoms/cm3。此时，层间介质层的介电常数得以减小，而且层间介质层的其他性能(例如力学性能)也不会受到影响。
上述离子注入层23的高度可以通过改变离子注入工艺的参数进行调节，且离子注入层23的高度可以等于或小于介质基体层21的高度。在一种优选的实施方式中，离子注入层23的高度为介质基体层21的高度的1/6～2/3。此时，层间介质层的介电常数得以减小，而且离子注入工艺也不会对介质基体层21造成损害。
在一种具体实施方式中，上述介质基体层21设置于半导体基体10上，离子注入层23设置于介质基体层21中远离半导体基体10的一侧。此时，离子注入层23可以阻挡载流子向半导体基体10迁移，提高了层间介质层的隔离性能。
上述介质基体层21为含硅氧化物。所谓含硅氧化物是指包含硅和氧元素的介质材料，同时含硅氧化物中也可以包含其他元素，例如碳或氮等。优选地，介质基体层21为SiO2层。形成介质基体层21的工艺可以为本领域中常见的沉积工艺，在一种优选的实施方式中，介质基体层21由高纵深比沉积工艺形成。高纵深比沉积工艺具有良好的填充能力，使得采用高纵深比沉积工艺制作而成的层间介质层和周围器件之间具有良好的粘合力，从而进一步提高了层间介质层的隔离性能。
同时，本申请还提供了一种层间介质层的制作方法。如图3所示，该制作方法包括以下步骤：形成介质基体层，介质基体层为含硅氧化物；对介质基体层进行离子注入以形成离子注入层，离子注入层中注入离子的离子极化率小于硅离子的离子极化率。
上述制作方法通过对介质基体层进行离子注入以形成离子注入层，且离子注入层中注入离子的离子极化率小于介质基体层21中硅离子的离子极化率，同时利用层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以减小，进而提高了层间介质层的绝缘性能。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图4至图5示出了本申请提供的层间介质层的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图4至图5，进一步说明本申请所提供的层间介质层的制作方法。
首先，形成介质基体层21，且介质基体层21为含硅氧化物，其结构如图4所示。在一种优选的实施方式中，形成介质基体层21的步骤包括：在半导体基体10上沉积介质基体预备层；平坦化介质基体预备层以形成介质基体层21。
上述介质基体预备层为含硅氧化物，例如SiO2等。形成上述介质基体预备层的工艺可以为本领域中常见的沉积工艺，在一种优选的实施方式中，形成介质基体预备层的工艺为高纵深比沉积工艺。高纵深比沉积工艺具有良好的填充能力，使得采用高纵深比沉积工艺制作而成的层间介质层和周围器件之间具有良好的粘合力，从而进一步提高了层间介质层的隔离性能。对介质基体预备层进行平坦化的工艺可以为化学机械抛光等，其工艺参数可以根据现有技术进行设定，在此不再赘述。
上述高纵深比沉积工艺的工艺参数可以根据现有技术进行设定。当介质基体预备层为SiO2，一种可选的实施方式中，采用高纵深比沉积工艺形成SiO2的步骤中，以有机硅前驱体和氧前体作为反应气体，氦气为载气，其中有机硅前驱体的流量为300～1200sccm，氧前体的流量为300～1200sccm，氦气的流量为500～2000sccm，反应温度为600～900℃，反应时间为10～320s。上述有机硅前驱体可以为四乙氧基硅烷或四甲氧基硅烷等，氧前体可以为氧气或臭氧等。
完成形成介质基体层21的步骤之后，对介质基体层21进行离子注入以形成离子注入层23，且离子注入层23中注入离子的离子极化率小于硅离子的离子极化率，进而形成如图5所示的基体结构。由于介电常数与离子极化率成正比的特性，因此离子注入层23的介电常数得以减小，进而提高了层间介质层的绝缘性能。
上述离子注入的工艺参数可以根据实际工艺需求进行设定。在一种优选的实施方式中，离子注入中的注入离子的能量为1～20KeV，注入离子的剂量为1×1013～1×1016atoms/cm2。同时，可以通过改变离子注入工艺的参数调节所形成离子注入层23的高度。优选地，在形成离子注入层23的步骤中形成高度为介质基体层21的高度的1/6～2/3的离子注入层23。此时，层间介质层的介电常数得以减小，而且离子注入工艺也不会对介质基体层21造成损害。
上述离子注入的步骤中，注入离子只要满足离子极化率小于硅离子的离子极化率即可。为了使得层间介质层具有更好的绝缘性能，在一种优选的实施方式中，注入离子选自P型离子、N型离子、氟离子和碳离子中任一种或多种。其中，P型离子优选为硼离子，N型离子优选为磷离子或砷离子。
本申请还提供了一种半导体器件。如图6所示，该半导体器件包括半导体基体10，以及沿远离半导体基体10的方向依次设置于半导体基体10上的层间介质层20和金属层30，其中层间介质层20为本申请上述的层间介质层20。需要注意的是，上述半导体基体10上形成有器件，例如晶体管或互连层等。该半导体器件的中层间介质层20具有较小的介电常数，使得层间介质层20具有较好的绝缘性能，进而提高了半导体器件的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
下面将结合实施例进一步说明本申请提供的层间介质层及其制作方法。
实施例1
本实施例提供了一种层间介质层的制作方法，包括以下步骤：
采用高纵深比沉积工艺在半导体基体上形成SiO2层，其具体的工艺参数为：以四乙氧基硅烷和氧气为反应气体，氦气为载气，其中四乙氧基硅烷的流量为1200sccm，氧气的流量为1200sccm，氦气的流量为2000sccm，反应温度为700℃，反应时间为30s，所形成的SiO2层的高度为420nm；
对SiO2层进行硼离子注入，其具体的工艺参数为：注入离子的能量为1KeV，注入离子的剂量为1×1013atoms/cm2，所形成的离子注入层的高度为70nm，离子注入层中注入离子的浓度为1×1016atoms/cm3。
实施例2
本实施例提供了一种层间介质层的制作方法，包括以下步骤：
采用高纵深比沉积工艺在半导体基体上形成SiO2层，其具体的工艺参数为：以四乙氧基硅烷和氧气为反应气体，氦气为载气，其中四乙氧基硅烷的流量为1200sccm，氧气的流量为1200sccm，氦气的流量为2000sccm，反应温度为700℃，反应时间为30s，所形成的SiO2层的高度为420nm；
对SiO2层进行磷离子注入，其具体的工艺参数为：注入离子的能量为20KeV，注入离子的剂量为1×1016atoms/cm2，所形成的离子注入层的高度为280nm，离子注入层中注入离子的浓度为1×1019atoms/cm3。
实施例3
本实施例提供了一种层间介质层的制作方法，包括以下步骤：
采用高纵深比沉积工艺在半导体基体上形成SiO2层，其具体的工艺参数为：以四乙氧基硅烷和氧气为反应气体，氦气为载气，其中四乙氧基硅烷的流量为1200sccm，氧气的流量为1200sccm，氦气的流量为2000sccm，反应温度为700℃，反应时间为30s，所形成的SiO2层的高度为420nm；
对SiO2层进行碳离子注入，其具体的工艺参数为：注入离子的能量为10KeV，注入离子的剂量为1×1015atoms/cm2，所形成的离子注入层的高度为140nm，离子注入层中注入离子的浓度为1×1018atoms/cm3。
实施例4
本实施例提供了一种层间介质层的制作方法，包括以下步骤：
采用高纵深比沉积工艺在半导体基体上形成SiO2层，其具体的工艺参数为：以四乙氧基硅烷和氧气为反应气体，氦气为载气，其中四乙氧基硅烷的流量为1200sccm，氧气的流量为1200sccm，氦气的流量为2000sccm，反应温度为700℃，反应时间为30s，所形成的SiO2层的高度为420nm；
对SiO2层进行氟离子注入，其具体的工艺参数为：注入离子的能量为22KeV，注入离子的剂量为1.2×1016atoms/cm2，所形成的离子注入层的高度为300nm，离子注入层中注入离子的浓度为1.3×1019atoms/cm3。
对比例1
本实施例提供了一种层间介质层的制作方法，包括以下步骤：
采用高纵深比沉积工艺在半导体基体上形成SiO2层，其具体的工艺参数为：以四乙氧基硅烷和氧气为反应气体，氦气为载气，其中四乙氧基硅烷的流量为1200sccm，氧气的流量为1200sccm，氦气的流量为2000sccm，反应温度为700℃，反应时间为30s，所形成的SiO2层的高度为420nm。
测试：采用谐振腔法测量实施例1至4和对比例1所制得层间介质层的介电常数，测量结果请见表1。
表1
| 介电常数 | |
| 实施例1 | 2.2 |
| 实施例2 | 2.1 |
| 实施例3 | 2.0 |
| 实施例4 | 2.5 |
| 对比例1 | 3.7 |
从表1中数据可以看出，实施例1至4得到的层间介质层的介电常数为2.0～2.2，而对比例得到的层间介质层的介电常数为3.7。可见，实施例1至4得到的层间介质层的介电常数明显小于对比例得到的层间介质层的介电常数。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：通过在介质基体层中设置离子注入层以形成层间介质层，且离子注入层中注入离子的离子极化率小于介质基体层中硅离子的离子极化率，同时利用层间介质层的介电常数与离子极化率成正比的特性，使得层间介质层的介电常数得以减小，进而提高了层间介质层的绝缘性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (11)
1.一种层间介质层，其特征在于，所述层间介质层包括：
介质基体层，所述介质基体层为含硅氧化物；
离子注入层，设置于所述介质基体层中，所述离子注入层中注入离子的离子极化率小于硅离子的离子极化率；
其中，所述离子注入层中注入离子选自P型离子、氟离子和碳离子中的任一种或多种；所述离子注入层中注入离子的浓度为1×1016~1×1019atoms/cm3，所述离子注入层的高度为所述介质基体层的高度的1/6~2/3。
2.根据权利要求1所述的层间介质层，其特征在于，所述P型离子为硼离子。
3.根据权利要求1所述的层间介质层，其特征在于，所述介质基体层设置于半导体基体上，所述离子注入层设置于所述介质基体层中远离所述半导体基体的一侧。
4.根据权利要求1所述的层间介质层，其特征在于，所述介质基体层由高纵深比沉积工艺形成。
5.根据权利要求4所述的层间介质层，其特征在于，所述介质基体层为SiO2层。
6.一种层间介质层的制作方法，其特征在于，所述制作方法包括以下步骤：
形成介质基体层，所述介质基体层为含硅氧化物；
对所述介质基体层进行离子注入以形成离子注入层，所述离子注入层中注入离子的离子极化率小于硅离子的离子极化率；
其中，所述离子注入层中注入离子选自P型离子、氟离子和碳离子中的任一种或多种。
7.根据权利要求6所述的制作方法，其特征在于，所述离子注入中注入离子的能量为1~20KeV，注入离子的剂量为1×1013~1×1016atoms/cm2。
8.根据权利要求7所述的制作方法，其特征在于，在形成所述离子注入层的步骤中形成高度为所述介质基体层的高度的1/6~2/3的所述离子注入层。
9.根据权利要求6所述的制作方法，其特征在于，形成所述介质基体层的步骤包括：
在半导体基体上沉积介质基体预备层；
平坦化所述介质基体预备层以形成所述介质基体层。
10.根据权利要求9所述的制作方法，其特征在于，形成所述介质基体预备层的工艺为高纵深比沉积工艺。
11.一种半导体器件，包括半导体基体，以及沿远离所述半导体基体的方向依次设置于所述半导体基体上的层间介质层和金属层，其特征在于，所述层间介质层为权利要求1至5中任一项所述的层间介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410415587.2A CN105448888B (zh) | 2014-08-21 | 2014-08-21 | 层间介质层、层间介质层的制作方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410415587.2A CN105448888B (zh) | 2014-08-21 | 2014-08-21 | 层间介质层、层间介质层的制作方法和半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448888A CN105448888A (zh) | 2016-03-30 |
| CN105448888B true CN105448888B (zh) | 2019-02-26 |
Family
ID=55558917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410415587.2A Active CN105448888B (zh) | 2014-08-21 | 2014-08-21 | 层间介质层、层间介质层的制作方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448888B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612306A (zh) * | 2003-10-17 | 2005-05-04 | Imec公司 | 处理包含含氧氮化硅介质层的半导体器件的方法 |
| CN102945809A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 漂移区的形成方法 |
| CN103187356A (zh) * | 2011-12-28 | 2013-07-03 | 北大方正集团有限公司 | 一种半导体芯片以及金属间介质层的制作方法 |
| CN105006449A (zh) * | 2015-07-17 | 2015-10-28 | 中国电子科技集团公司第五十八研究所 | 一种mtm反熔丝单元结构的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815952B1 (ko) * | 2006-08-22 | 2008-03-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
-
2014
- 2014-08-21 CN CN201410415587.2A patent/CN105448888B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1612306A (zh) * | 2003-10-17 | 2005-05-04 | Imec公司 | 处理包含含氧氮化硅介质层的半导体器件的方法 |
| CN103187356A (zh) * | 2011-12-28 | 2013-07-03 | 北大方正集团有限公司 | 一种半导体芯片以及金属间介质层的制作方法 |
| CN102945809A (zh) * | 2012-11-30 | 2013-02-27 | 上海宏力半导体制造有限公司 | 漂移区的形成方法 |
| CN105006449A (zh) * | 2015-07-17 | 2015-10-28 | 中国电子科技集团公司第五十八研究所 | 一种mtm反熔丝单元结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448888A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Han et al. | On the mechanisms of SiO2 thin-film growth by the full atomic layer deposition process using bis (t-butylamino) silane on the hydroxylated SiO2 (001) surface | |
| CN101427347B (zh) | Soi晶片的制造方法 | |
| US9024381B2 (en) | Semiconductor device and fabricating method thereof | |
| CN110416223A (zh) | 垂直存储器件 | |
| US10049956B2 (en) | Passivation structure and method of making the same | |
| CN102013392A (zh) | 扩散区的形成方法 | |
| CN105448888B (zh) | 层间介质层、层间介质层的制作方法和半导体器件 | |
| CN105514021B (zh) | 一种形成harp层间介质层的方法 | |
| CN103178103B (zh) | 半导体器件及其制造方法 | |
| CN105097954B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN108231656A (zh) | 制造半导体装置的设备 | |
| US20130052365A1 (en) | Dielectric film defect reduction | |
| Li et al. | Spin diffusion in disordered organic semiconductors | |
| CN105575886B (zh) | 互连介质层的制作方法、互连介质层和互连层的制作方法 | |
| CN104752400B (zh) | 互连介质层、其制作方法及包括其的半导体器件 | |
| CN106816414B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105336575B (zh) | 形成多晶硅电阻的方法及半导体器件 | |
| CN104716044B (zh) | 半导体器件及其形成方法 | |
| CN105845614B (zh) | 半导体器件及其制作方法 | |
| Davis et al. | Improved control of the phosphorous surface concentration during in‐line diffusion of c‐Si solar cells by APCVD | |
| CN105621347A (zh) | 二氧化硅薄膜的制备方法 | |
| CN105762116B (zh) | 硅衬底、其制作方法及包括其的ipd器件 | |
| CN102005379A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN106328488B (zh) | 超结功率器件的制备方法和超结功率器件 | |
| CN104241194B (zh) | 半导体互连结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |