CN1985364A - 评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法 - Google Patents

评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法 Download PDF

Info

Publication number
CN1985364A
CN1985364A CNA2005800233180A CN200580023318A CN1985364A CN 1985364 A CN1985364 A CN 1985364A CN A2005800233180 A CNA2005800233180 A CN A2005800233180A CN 200580023318 A CN200580023318 A CN 200580023318A CN 1985364 A CN1985364 A CN 1985364A
Authority
CN
China
Prior art keywords
dielectric film
film
fragment
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800233180A
Other languages
English (en)
Inventor
宫田正靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1985364A publication Critical patent/CN1985364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请披露了一种评价绝缘膜(1)的特性的方法。绝缘膜(1)由作为主要材料的绝缘无机材料形成，该绝缘无机材料包含硅和氧。绝缘膜(1)还包含氢原子。所述方法包括以下步骤：利用热脱附谱分析从未对其施加电场的绝缘膜(1)；比较H2片段的强度和OH片段的强度，该H2片段的强度和OH片段的强度是在500～1000℃范围内的温度下加热该绝缘膜(1)的状态下进行测量的；以及基于该比较结果评价绝缘膜(1)的特性。

Description

评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法
技术领域
本发明涉及一种评价绝缘膜的特性的方法、一种形成用于半导体装置的绝缘膜的方法、半导体装置(semiconductor device)、电子器件(electronic device)以及电子装置(electronic apparatus)。
背景技术
近来，在包含有半导体集成电路的装置中，为了改善其高集成度，每个元件的尺寸日益趋向于小型化。例如，在金属氧化物半导体场效应晶体管(MOSFET)中，栅极绝缘膜(栅极绝缘体)的厚度变得小于10nm，因此，难以确保绝缘膜的电介质击穿(dielectricbreakdown)耐受性。
栅极绝缘膜的电介质击穿包括零时间电介质击穿(Time ZeroDielectric Breakdown，TZDB)和时间依赖性电介质击穿(Time-Dependent Dielectric Breakdown，TDDB)。TZDB是栅极绝缘膜的初始破坏，并且是指这样一种电介质击穿，其中在施加电介质应力(如电压应力、电流应力等等)的时刻较大漏电流在绝缘膜中流过。因此，TZDB耐受性可以通过漏电流的测量值来进行评价。
另一方面，TDDB是这样一种现象，其中从施加电介质应力时起过了一段时间而不是在施加电介质应力的时间点在栅极绝缘膜中发生电介质击穿。因此，TDDB耐受性可通过直至发生电介质击穿时流过的漏电流的积分值(Qbd值)来进行评价。
此外，TDDB被分成硬击穿(HBD)和软击穿(SBD)。HBD是众所周知的电介质击穿，并在击穿后大量的漏电流在绝缘膜中流过。
另一方面，SBD是这样的状态，在该状态时流过的漏电流大于在初始绝缘状态时的漏电流，但又小于在发生HBD以后的漏电流。
HBD是在当将相对高的电介质应力施加至绝缘膜时所发生的电介质击穿。一旦在HBD发生时泄漏电流流过，则即使绝缘膜在此后保持对其不施加电介质应力，其绝缘性能再也不能被恢复。另一方面，SBD是当对其施加低的电介质应力时经常发生的电介质击穿。存在这样的一种情形，其中如果绝缘膜在漏电流发生后保持对其不施加电介质应力则其绝缘性能可以被恢复。因此，其中发生SBD的MOSFET可以起到半导体装置(半导体元件)的作用，尽管其绝缘性能变得不稳定。此外，随着时间的推移，SBD可能转变为HBD。
另外，由于在施加电介质应力后的劣化(变质，deterioration)，存在称作应力感应漏电流(SILC)的低电场泄漏电流。除了其对绝缘膜的效应而增加漏电流外，作为TDDB的前体的SILC吸引人们的注意。在这点上，即使已进行了各种检查，但是SILC和SBD的每一个还是存在许多不清楚之处。SBD还被称为“B模式SILC”，因此，SILC和SBD之间的区别并不清楚。
在绝缘膜的这些劣化模式中，SBD和SILC在使栅极绝缘膜变薄方面尤其成为问题。在栅极绝缘膜(栅极氧化膜)的厚度为10nm或更小的情况下，在10MV/cm或更小的低电场强度范围内(即在电场强度是10MV/cm或更小范围的低电压范围内)经常发生这种劣化，并且这成为阻碍栅极绝缘膜变薄的主要原因。
例如，日本公开专利申请第2002-299612号披露了一种半导体装置的绝缘膜(栅极绝缘膜)，其中氢原子的密度被降到一预定值以便防止SILC发生。然而，上述专利申请主要针对防止SILC的发生，因此，在该申请中对SBD的发生既没有研究也没有论及。
因此，在目前的情况下，针对防止SBD发生的评价栅极绝缘膜的方法仍没有被研究。
在这点上，绝缘膜中的每个氢原子以分子氢的状态存在，或者以与绝缘膜的任一组成元素连接的状态存在。然而，该专利申请仅限定了氢原子的总数。根据本发明人的思考，应当理解仅通过降低绝缘膜中的氢原子总数来阻止SBD的发生是很困难的。
发明内容
因此，本发明的一个目的是提供一种评价绝缘膜的方法，利用其可在高度可靠性的情况下进行绝缘膜的评价，其中绝缘膜甚至在变薄该绝缘膜的情况下可以阻止SBD或SILC的发生并且对电介质击穿如SILC、TZDB、或TDDB具有较高的耐受性(即，可以改善SILC、TZDB、或TDDB的绝缘性能)。
此外，本发明的另一个目的是提供一种已通过上述评价方法进行评价的高度可靠的绝缘膜、包括这样的绝缘膜的半导体装置、包括上述半导体装置的电子器件和电子装置。
为了实现以上目的，在本发明的一个方面，本发明涉及评价绝缘膜的特性的方法。绝缘膜由作为主要材料的绝缘无机材料形成。绝缘无机材料包含硅和氧，并且绝缘膜包含氢原子。本发明的方法包括以下步骤：
利用热脱附谱分析从未被施加电场的绝缘膜；
比较H2片段(碎片，fragment)的强度与OH片段的强度，该H2片段的强度和OH片段的强度是在500～1000℃范围内的温度下加热绝缘膜的状态下进行测量的；以及
基于比较结果评价绝缘膜的特性。
这使得有可能甚至在变薄绝缘膜的情况下以高度精确性来评价具有较高电介质击穿(例如SILC、TZDB、或TDDB)耐受性的绝缘膜。
在本发明的评价绝缘膜的特性的方法(评价方法)中，优选地，评价步骤包括评估(估计)绝缘膜的与比较结果相关的一个或多个特征值，其中基于该一个或多个评估的特征值来评价绝缘膜的特性。
根据本发明的评价方法，有可能以高度精确性来评价绝缘膜的特性同时不直接地(即，非破坏性检查)评价绝缘膜的特性，并且有可能降低其制造成本。
在本发明的评价方法中，优选一个或多个评估的特征值包括当将电场施加至绝缘膜时待测量的漏电流的值，以及已流过绝缘膜直至在其中发生电介质击穿的泄漏电流的积分值(下文中称为“Qbd值”)，其中待评价的绝缘膜的特性包括绝缘膜的电介质击穿耐受性。
通过评估漏电流值和/或Qbd值，有可能评价绝缘膜的电介质击穿耐受性。
在本发明的评价方法中，优选在比较步骤中，比较结果利用在500～1000℃范围内的预定温度下的H2片段[H2]的强度和OH片段[OH]的强度的比率([H2]/[OH])或将比率([OH]/[H2])的积分值(∑[OH]/[H2])作为指数(指标，index)而获得，并且在评价步骤中，基于该比较结果来评价绝缘膜的特性。
这使得有可能评估绝缘膜的特征值(即，漏电流值和/或Qbd值)，因此，有可能确切地评价绝缘膜的特性(包括电介质击穿耐受性)。
在本发明的评价方法中，优选在评价步骤中，在绝缘膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])小于预定阀值的情况下，被评价的绝缘膜具有可接受的质量。
这使得有可能确切地将具有绝缘膜优异特性(例如，优异的电介质击穿耐受性)的绝缘膜确定为可接受产品，且有可能以高度精确性完成绝缘膜的质量检查。
在本发明的评价方法中，优选在绝缘膜中，在至少部分氢原子中的每个氢原子用氘原子D代替。
在这种情况下，优选将其氢原子分别用氘原子代替的H2片段[H2]定义为D2片段[D2]，并且将其氢原子用氘原子代替的OH片段定义为OD片段[OD]，其中在比较步骤中，比较结果利用在500～1000℃范围内的预定温度下的D2片段[D2]的强度和OD片段[OD]的强度的比率([OD]/[D2])或比率([OD]/[D2])的积分值(∑[OD]/[D2])作为指数来获得，并且在评价步骤中，基于该比较结果来评价绝缘膜的特性。
这使得有可能评价其中在至少部分氢原子中的每个氢原子用氘原子D代替的绝缘膜的特性(尤其是SBD)。
在本发明的评价方法中，优选除了硅和氧以外，绝缘无机材料还包括氮、铪、锆、和铝中的至少一种。
根据本发明的评价方法，即使在具有这样的绝缘无机材料的绝缘膜的情况下，也可能确切地评价绝缘膜的特性。
在本发明的评价方法中，优选绝缘膜的平均厚度为10nm或更小。
将本发明的评价方法用于这样的薄绝缘膜尤其有效。
在本发明的评价方法中，优选绝缘膜适合在沿其厚度方向将电压施加至绝缘膜以使在绝缘膜中的电场强度为10MV/cm或更小的条件下被使用。
将本发明的评价方法用于例如要被用于栅极绝缘膜的绝缘膜尤其有效。
在本发明的另一个方面，本发明涉及一种形成用于半导体装置的绝缘膜的方法。在本发明的一个具体实施方式中，该方法包括以下步骤：
基于通过如上述限定的评价方法所获得的评价结果，设置形成绝缘膜的条件；以及
在该条件下形成绝缘膜。
在本发明的另一个具体实施方式中，形成用于半导体装置的绝缘膜的方法包括以下步骤：
基于通过如上述限定的评价方法所获得的评价结果，设置形成绝缘膜的条件，其中设置条件以使所评价绝缘膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])变得更小；以及
在该条件下形成绝缘膜。
在这种情况下，在本发明的形成方法中，优选在设置步骤中，基于所评价绝缘膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])是否小于预定阀值而设置条件。
在本发明的形成方法中，优选该条件包括是否对绝缘膜进行热处理，以及在对绝缘膜进行热处理的情况下的热处理条件。
在本发明的绝缘膜中，优选漏电流沿栅极绝缘膜的厚度方向通过，并在将栅极电压施加至栅极电极以使在绝缘膜中的电场强度为5MV/cm或更小、为9×10-9A/cm2或更小的状态下进行测量。
这使得当使用本发明的半导体装置时，有可能进一步防止绝缘膜的电介质击穿。
在本发明的绝缘膜中，优选直至在绝缘膜中发生软击穿之前，沿其厚度方向上通过绝缘膜的漏电流的积分值为40C/cm2或更大。
这使得当使用本发明的半导体装置时，有可能进一步防止栅极绝缘膜的电介质击穿。
在本发明的绝缘膜中，优选直至在绝缘膜中发生硬击穿之前，沿其厚度方向上通过绝缘膜的漏电流的积分值为100C/cm2或更大。
这使得当使用本发明的半导体装置时，有可能进一步防止栅极绝缘层的电介质击穿。
此外，在本发明的另一个方面中，本发明涉及半导体装置。本发明的半导体装置包括上述的绝缘膜。
这使得有可能获得具有优异特性的半导体装置。
在本发明的又一方面中，本发明涉及电子器件。本发明的电子器件包括上述的半导体装置。
这使得有可能获得具有高度可靠性的电子器件。
此外，在本发明的又一方面中，本发明涉及电子装置。本发明的电子装置包括上述的电子器件。
这使得有可能获得具有高度可靠性的电子装置。
附图说明
通过以下参照附图的本发明优选具体实施方式的详细描述，本发明的上述和其它目的、特征、以及优点将变得更加显而易见。
图1是纵向横截面视图，示出了包括根据本发明一个具体实施方式的绝缘膜的半导体装置。
图2是示出了绝缘膜的分子结构的示意图。
图3是示出了绝缘膜的分子结构的示意图。
图4A-4H是纵向横截面视图，用于解释说明制造图1所示的半导体装置的方法。
图5是一分解透视图，示出了在将本发明的电子器件应用于透射式液晶显示器的情况下的电子器件的具体实施方式。
图6是一透视图，示出了将本发明的电子装置应用于其上的可移动(或膝上型)个人电脑的结构。
图7是一透视图，示出了将本发明的电子装置应用于其上的便携式电话(包括个人手机系统)的结构。
图8是一透视图，示出了将本发明的电子装置应用于其上的数字照相机的结构。
图9是一示图，示出了当用热脱附谱分析绝缘膜A和E时获得的H2片段[H2]的强度和OH片段[OH]的强度的比率([H2]/[OH])与加热温度的关系。
图10是一示图，示出了在绝缘膜A和E中测得的电场强度变化与漏电流变化之间的关系。
具体实施方式
在下文中，将以其优选具体实施方式来描述本发明的评价绝缘膜的方法、绝缘膜、半导体装置、电子器件及电子装置。
<半导体装置>
首先，将描述本发明的半导体装置。
图1是纵向横截面视图，示出了包括根据本发明一个具体实施方式的栅极绝缘膜的半导体装置。图2和图3是每一个示出了绝缘膜的分子结构的示意图。现在，在利用图1的以下说明中，为了方便解释说明，将图1中的上侧和下侧分别称为“上”和“下”。
图1所示的半导体装置1包括半导体基板2、设置其以覆盖半导体基板2的栅极绝缘膜3、以及夹层(层间)绝缘膜4。半导体基板2包括元件分隔结构24、沟道区21、源区22，以及漏区23。半导体装置1还包括：栅电极5，设置其以通过栅极绝缘膜3正对沟道区21；导电部61，其设置在夹层绝缘膜4上并处于栅电极5的上方；导电部62，其设置在夹层绝缘膜4上并处于源区22的上方且起到源电极的作用；导电部63，其设置在夹层绝缘膜4上并处于漏区23的上方且起到漏电极的作用；接触插头71，其将栅电极5电连接至导电部61；接触插头72，其将源区22电连接至导电部62；以及接触插头73，其将漏区23电连接至导电部63。
半导体基板2由半导体材料形成，该半导体材料包括例如硅(如多晶硅、非晶硅等等)、锗、砷化镓。如上所述，半导体基板2具有元件分隔结构24，并且沟道区21、源区22、以及漏区23设置在由元件分隔结构24分隔开的区域中。此外，在半导体基板2中，源区22形成于沟道区21的一侧部，而漏区23形成于沟道区21的另一侧部。
构建元件分隔结构24以使诸如SiO2的绝缘材料嵌入沟槽中。这使得有可能电性地将相邻元件分开，因此，有可能防止相邻元件之间的干扰。例如，沟道区21由本征半导体形成。每个源区22和漏区23由半导体材料形成，例如，其中本征半导体掺杂有诸如P+(磷离子)的n型杂质。
应该注意，每个沟道区21、源区22和漏区23都不局限于此。例如，每个源区22和漏区23都可以被构建以由半导体材料形成，其中本征半导体掺杂有p型杂质。此外，沟道区21可以被构建以由半导体材料形成，其中本征半导体掺杂有p型或n型杂质。这样的半导体基板2被绝缘膜(即栅极绝缘膜3和夹层绝缘膜4)所覆盖。夹在沟道区21和栅电极5之间的绝缘膜(栅极绝缘膜3)部分用作在沟道区21和栅电极5之间产生的电场的通道。
本发明的评价绝缘膜的方法用来评价这种栅极绝缘膜3。后文中将详细描述这一点(评价方法)。
夹层绝缘膜4的组成材料没有特别限制，例如，诸如SiO2、TEOS(硅酸乙酯)、聚硅氨烷(poly-silazane)的硅系化合物可以用作夹层绝缘膜4的组成材料。另外，夹层绝缘膜4可以由例如各种树脂材料、各种陶瓷材料等中的任何一种来形成。导电部61、62和63设置在夹层绝缘膜4上。如上所述，导电部61在沟道区21的上方形成，而导电部62、63分别在源区22和漏区23的上方形成。
此外，在栅极绝缘膜3和夹层绝缘膜4中，在形成沟道区21、源区22和漏区23的区域中分别形成有与栅电极5连通的孔部(接触孔)、与源区22连通的孔部、以及与漏区23连通的孔部。接触插头71、72和73分别设置在这些孔部中。
导电部61通过接触插头71连接至栅电极5。导电部62通过接触插头72连接至源区22。导电部63通过接触插头73连接至漏区23。
其次，将描述栅极绝缘膜3的结构和评价这种栅极绝缘膜3的方法。在本发明中，待评价的栅极绝缘膜3由绝缘无机材料形成，其中绝缘无机材料包含作为主要材料的硅和氧。栅极绝缘膜3还包含氢原子。
在下文中，将作为栅极绝缘膜3和评价这种栅极绝缘膜3的方法的一个实例具体描述这样一种情形：其中栅极绝缘膜3由SiO2膜构成，而SiO2膜由作为主要材料的氧化硅(SiOz，0＜Z≤2，即SiO和SiO2)制成。
更具体地说，如图2所示，SiO2膜由基本上完整的Si-O键合的三维网络构成，该网络是通过将一个硅原子与四个氧原子配位以及通过将一个氧原子与两个硅原子配位而形成的。SiO2膜处于非晶态(无定形状态)，在该状态，键合的方向性变得紊乱。当通过后面所述的热氧化法、CVD(化学汽相淀积)法等形成SiO2膜时，由于环境(其包括分子氢和氢原子)中存在的气体使得氢原子不可避免地混入到SiO2膜的内部。
然后，氢原子以分子氢(H2)形式存在于SiO2膜的内部。在这种情况下，任何氢原子分别与Si-O键合结构反应而形成Si-OH结构和Si-H结构(即，侵入SiO2膜)，从而它们对栅极绝缘膜3的电子结构(电子态)产生影响。
本发明的发明人通过第一性原理电子结构模拟，发现了Si-OH结构31，其中一个氧原子与三个其它原子(在图3中为两个Si原子和一个H原子)配位，并且发现过剩电子有利于在绝缘膜中流过的电流，即，在绝缘膜中存在的Si-OH结构31越多，则流过栅极绝缘膜3的漏电流越多(即，越容易发生TZDB)。
此外，发明人发现，Si-OH结构31(在其每一个中，一个氧原子与三个其它原子配位)易受到外电场的影响，并通过电场增加而稳定，从而漏电流由于电介质应力(即SILC)而可以增大，通过其可以解释SBD的产生机制。接着，发明人发现由于这些原因HBD易于发生(即，TDDB易于发生)。
此外，发明人发现，Si-OH结构31(在其每一个中，一个氧原子与三个其它原子配位)的数量随电介质应力的强度和经受电介质应力的时间而增加，并且发现所获得的绝缘膜具有极好的电介质击穿耐受性，而在栅极绝缘膜3经受这样的电介质应力之前栅极绝缘膜3具有的Si-OH结构31的数量越少。换句话说，其中Si-OH结构31(在其每一个中，一个氧原子与三个其它原子配位)的绝对量在单位体积的SiO2膜(从未对其施加过电场)内较小的绝缘膜具有高度可靠性(特性)。
因此，如果可以测量Si-OH结构31的绝对量，就有可能实现对栅极绝缘膜3的评价。发明人尝试用热脱附谱法(TDS法)作为测量SiO2膜中Si-OH结构31的绝对量的方法。
在这点上，TDS法是一种检测通过加热样品而从样品解吸(解除吸附)出来的片段(气体)如H2、H2O、OH、以及CO2的方法。在将片段的分子量及其电荷状态分别定义为M和Z的情况下，所获得的片段的强度用质谱以M/Z进行检测。
作为利用TDS法分析SiO2膜的结果，很清楚，在SiO2膜表面上吸附的分子在100～200℃范围内的温度下开始解吸，并且直到500℃几乎所有分子解吸。因此，假定在500℃或更高温度下检测的片段(如H2和OH)来源于在SiO2膜中存在的H2和OH。应当认为，有可能通过在500℃或更高温度下测量OH片段的强度而确定Si-OH结构31的绝对量。然而，由于以下的原因A～C，不可能基于OH片段的强度来确定Si-OH结构31的绝对量。
原因A：不可能制备标准样品，其中在SiO2膜中的Si-OH结构31的量是已知的。因此，不可能形成其分析曲线。因而，不可能基于测得的OH片段的强度精确地获得Si-OH结构31的绝对量。
原因B：在解吸后，来源于SiO2膜中的Si-OH结构31的一部分OH片段变成H2O分子或O2分子。另一方面，包含在SiO2膜中的H2O分子通过电离(离子化)变成OH片段。因此，很难确定解吸的OH片段(即，检测的OH片段)的来源。
原因C：即使来源于Si-OH结构的OH片段的强度可以从所测量的OH片段的强度获取，但是由于包含在原因B中所提到的SiO2膜中的H2O分子影响所测得的OH片段的强度，所以S/N(信号-噪音)比变得更差。
因此，本发明的发明人进一步坚持研究并发现，在500℃或更高的温度加热绝缘膜的状态下测得的H2片段[H2]的强度和OH片段[OH]的强度的比率([H2]/[OH])与栅极绝缘膜(SiO2膜)3的特性(尤其是，SBD)相关。
估计是由于以下原因。
认为包含在SiO2膜中的H2分子通常存在于由Si-O键合的网状结构象篮子一样包围的空间内，并以高速在这样的空间内扩散。如上所述，一部分H2分子与在SiO2膜的任何位置中的Si-O键合结构发生反应而形成Si-OH结构31。已知这种反应发生的可能性极大程度上取决于Si-O键合的网状结构。因此，认为H2分子与Si-OH结构31处于平衡。如上所述，在平衡态下Si-OH结构31的量根据Si-O键合的网状结构的不同而增加或减少，因此，分子氢(H2)的量变得更小或更大。
因此，H2片段[H2]的强度和OH片段[OH]的强度的比率([H2]/[OH])在SiO2膜中的Si-OH结构31的量较大的情况下表示较大的值，而在SiO2膜中的Si-OH结构31的量较小的情况下表示较小的值。因此，有可能使得Si-OH结构31的定量关系更清楚。通过利用这样的比率的值，有可能由于包含在SiO2膜中的H2O分子等而减少噪音并增加其测量灵敏度。
由于上述的两个原因，有可能利用H2片段[H2]的强度和OH片段[OH]的强度的比率([H2]/[OH])来评价栅极绝缘膜3的特性。
在这点上，这一比率和栅极绝缘膜3的特性之间的关系在500℃或更高的温度下被证实。这样的温度的上限并不特别地限制。由于在1000℃或更高温度下SiO2膜的质量变化和劣化，所以优选测量的加热温度的范围在500～1000℃的范围内。
基于上述这样的信息形成本发明的评价方法。该评价方法包括以下步骤：通过热脱附谱分析栅极绝缘膜(SiO2膜)3；比较在500～1000℃范围内的温度加热栅极绝缘膜3的状态下测得的H2片段的强度与OH片段的强度；以及基于比较结果来评价绝缘膜的特性。由于上述的原因B，优选用于比较H2片段的强度与OH片段的强度的温度在对噪音有影响的范围内，更具体地说，优选温度在700～900℃的范围内。
在这点上，为了评价绝缘膜的电介质击穿耐受性，必须重复大量试验以获得统计数据，并且要花费很长的时间，而完成这些试验的成本也增加。此外，当然，由于绝缘膜的绝缘性被破坏，所以试验后的栅极绝缘膜3不能用作产品。
然而，在本发明的评价方法中，评估了与H2片段[H2]的强度和OH片段[OH]的强度的比较结果相关的SiO2膜的特征值，并基于所评估的特征值来评价SiO2膜的特性。根据这样的评价方法，有可能以高度精确性、简单方法以及低成本同时在不直接评价SiO2膜特性的情况下(即，非破坏性检查)评价栅极绝缘膜(SiO2膜)3。
由于在700～900℃范围内的加热温度对栅极绝缘膜3几乎没有影响，所以就有可能利用已应用了评价方法的栅极绝缘膜3。因此，如果将该评价方法用于栅极绝缘膜3的形成工艺，则作为检查方法该评价方法提供了理想的特性。
在这点上，当利用该评价方法来评价Si-OH结构31的绝对量时，待检测的栅极绝缘膜3必须是从未被施加电场的膜(即，栅极绝缘膜3未受到电应力)，并且将测量阈值规定为在栅极绝缘膜3未受到电应力的条件下测量H2片段的强度与OH片段的强度时的值。这些点对于使试验结果(即，H2片段的强度与OH片段的强度)的关系清楚是非常重要的。
待评估的特征值并没有特别地限制。优选使用栅极绝缘膜3的泄漏电流值和/或Qbd值(即，直至其中发生电介质击穿之前已流过绝缘膜的漏电流的积分值)。这使得有可能确切地评价SiO2膜(栅极绝缘膜3)的电介质击穿耐受性。
除了上述的比率([OH]/[H2])外，例如，当比较在500～1000℃范围内的温度加热栅极绝缘膜3的状态下测得的H2片段的强度与OH片段的强度时，不同的值、获自比率和不同值的组合的值等可用作指数值。然而，优选将比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])用作指数。通过利用这样的指数而获得的比较结果，有可能使Si-OH结构31的定量关系更清楚，并且降低由于不同于包括在SiO2膜中的Si-OH结构31的分子的噪音。因此，有可能基于比较结果来评估特征值(即，漏电流值和/或Qbd值)，并且这使得有可能确切地评价SiO2膜的特性(包括电介质击穿耐受性)。因此，由其获得可接受的评价结果的栅极绝缘膜3具有较高的电介质击穿耐受性。
在这点上，比率或比率积分值是否用作指数的可以根据评价对象的类型适宜地进行选择。利用这样的指数，可将各种评价方法提为工业可用的评价栅极绝缘膜3的方法。例如，该评价方法可被用于(1)当形成栅极绝缘膜3时，设定条件的情形、(2)确定是否将预定条件加到形成条件的情形、以及(3)评价形成的栅极绝缘膜3的质量的情形。
下文中将依次描述情形(1)～(3)。
(1)当形成栅极绝缘膜3时，设定条件的情形
设定形成栅极绝缘膜3的条件以使所评价的绝缘膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])变得更小。这使得有可能将诸如热处理条件的条件和将形成SiO2膜的方法的步骤顺序设置为合适的数值和合适的顺序。因此，有可能改善SiO2膜的电介质击穿耐受性，并且这使得有可能防止发生电介质击穿。
(2)确定是否将预定条件加到形成条件的情形
在当通过将预定条件应用至其来形成SiO2膜时，所评价的SiO2膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])变得小于预定阀值的情况下，将预定条件加到形成随后的SiO2膜的条件。这使得有可能精确地确定是否将预定条件如热处理加到形成SiO2膜的条件。因此，有可能确切地防止无用的条件被加到形成条件，因而这使得有可能降低SiO2膜的制造时间和制造成本。
(3)评价所形成的栅极绝缘膜3的质量的情形
在所评价的SiO2膜的比率([OH]/[H2])或比率([OH]/[H2])的积分值(∑[OH]/[H2])变得比预定阀值更小的情况下，SiO2膜被评价为具有可接受的质量。这使得有可能确切地确定作为可接受产品的SiO2膜具有优良的电介质击穿耐受性，并且可以高精度来完成栅极绝缘膜3的质量检查。此外，在通过这样的评价方法被评价为可接受产品的SiO2膜用于半导体装置1的栅极绝缘膜3的情况下，有可能获得具有稳定的特性和耐久性的半导体装置1。
栅极绝缘膜3的组成材料(绝缘无机材料)并不限于由上述作为主要材料的氧化硅(SiOz，0＜Z≤2，即SiO和SiO2)形成的材料，并且除了硅和氧，栅极绝缘膜3可以包含其它元素(其它元素的原子)。优选其它元素包括氮、铪、锆、和铝中的至少一种。例如，通过包含氮原子，有可能改善栅极绝缘膜3的紧密性。此外，例如，通过包含氮、铪、锆、或铝，有可能改善栅极绝缘膜3的稳定性和栅极绝缘膜3的介电常数。
本发明的评价绝缘膜的方法包括以下步骤：比较H2片段的强度和OH片段的强度；以及评价栅极绝缘膜3的特性。因此，有可能确切地评价包含其它元素或不同于硅和氧的元素的栅极绝缘膜3的特性同时不影响这样的其它元素。
此外，栅极绝缘膜3中的至少部分氢原子中的每个氢原子可以用氘原子(D)代替。这使得有可能进一步减少对外部电场的不稳定结构(其中氢原子键合至绝缘无机材料的组成元素中的不同于硅的元素的结构)。因此，有可能改善栅极绝缘膜3的电介质击穿耐受性。
在栅极绝缘膜3的至少部分氢原子中的每个氢原子被氘原子(D)代替的情况下，只要降低栅极绝缘膜3中的Si-OD结构的绝对量，就有可能进一步改善这样的栅极绝缘膜3的电介质击穿耐受性。这样的栅极绝缘膜3可以如上所述通过比较H2片段的强度和OH片段的强度加以评价。然而，优选考虑到D2片段的强度和OD片段的强度下评价这样的栅极绝缘膜3。
更具体地，例如，考虑到在500～1000℃范围内的预定温度下的D2片段[D2]和OD片段[OD]，可以将比率[OD]/[D2]、[OH]/[D2]和[OD]/[H2]以及这些比率的积分值提为指数。在它们中，优选将D2片段[D2]的强度和OD片段[OD]的强度的比率[OD]/[D2]或比率[OD]/[D2]的积分值(∑[OD]/[D2])用作指数。这使得有可能评价栅极绝缘膜(SiO2膜)3的特性(尤其是SBD)，其中在栅极绝缘膜3的至少部分氢原子中的每个氢原子可以更加确切地由氘原子(D)代替。
如上所述的形成栅极绝缘膜3的方法将在解释说明制造半导体装置1的方法中进行描述。
优选栅极绝缘膜3的平均厚度(平均膜厚度)是10nm或更小，并且更优选在约1～7nm的范围内。通过将栅极绝缘膜3的厚度限制在上述范围内，就有可能使半导体装置1充分地更小。
此外，尤其当使栅极绝缘膜3的厚度变得如上述范围那样更薄时，SILC或SBD趋于经常发生。因此，将本发明的评价方法应用到具有这样的较薄的膜厚度的栅极绝缘膜3是尤其有效的。
此外，优选半导体装置1适于在将栅极电压施加于栅电极5以使栅极绝缘膜3中的电场强度为10MV/cm或更小的条件下使用。更优选在栅极绝缘膜3中施加的电场强度为5MV/cm或更小。当将栅极电压施加至栅极电极5以使其中的电场强度在上述限制范围内时易于发生的SILC或SBD是一缺陷。将本发明的评价方法应用到待在这种状态下使用的栅极绝缘膜3是尤其有效的。
在这点上，存在当将更高栅极电压施加至栅电极5以使电场强度高于上述的上限时发生不可逆转的电介质击穿(即HBD)的担忧。
此外，优选在通过本发明的评价方法评价的栅极绝缘膜3中，沿其厚度方向流过栅极绝缘膜3的漏电流的值是在将栅极电压施加至栅电极5以使绝缘膜中的电场强度为5MV/cm或更小，漏电流为9×10-9A/cm2或更小的状态下进行测量的，更优选漏电流是5×10-9A/cm2或更小。通过在栅极绝缘膜3中满足这样的条件，当使用半导体装置1时，栅极绝缘膜3很难发生电介质击穿。
在这点上，在通过将稳定电流供应至栅极绝缘膜3，在最初产生较小电压变化的时间点是SBD(软击穿)的情况下，优选在通过本发明的评价方法所评价的栅极绝缘膜3中，直至在栅极绝缘膜3中发生软击穿(SBD)之前在其厚度方向上通过栅极绝缘膜3的电荷总量为40C/cm2或更大。更优选电荷总量为75C/cm2或更大。通过在栅极绝缘膜3中满足这样的条件，当使用半导体装置1时，栅极绝缘膜3很难发生电介质击穿。
此外，在产生显著电压变化的时间点是HBD(硬击穿)的情况下，优选在通过本发明的评价方法评价的栅极绝缘膜3中，直至在栅极绝缘膜3中发生硬击穿(HBD)以前沿其厚度方向通过栅极绝缘膜3的电荷总量为100C/cm2或更大。更优选电荷总量为200C/cm2或更大。通过在栅极绝缘膜3中满足这样的条件，当使用半导体装置1时，栅极绝缘膜3很难发生电介质击穿。
基于图1-3所示的优选具体实施方式，已经描述了将本发明的评价方法应用于半导体装置1包括的栅极绝缘膜3的情况，但是，本发明的评价方法可以应用于半导体装置1的夹层绝缘膜4中。
<制造半导体装置的方法>
接下来，将描述制造图1所示的半导体装置的方法。图4A至图4H是用于说明制造图1所示半导体装置的方法的纵向横截面视图。现在，在下面的使用图4A-4H的解释说明中，为了方便说明，将图4A-4H中的上侧和下侧分别称为“上”和“下”。
<1>如图4A所示，通过硅局部氧化(LOCOS)方法等在半导体基板2的表面上形成沟槽元件分隔结构24。因此，元件形成区在半导体基板2的表面上被隔开。
<2>其次，通过在半导体基板2中实施离子掺杂而形成电位阱(well)。例如，在形成p型电位阱的情况下，诸如B+离子等的P型杂质被掺杂到半导体基板2中，而在形成n型电位阱的情况下，诸如P+离子等的N型杂质被掺杂到半导体基板2中。
<3>接着，如图4B所示，在半导体基板2上形成栅极绝缘膜3。在这种情况下，形成栅极绝缘膜3的方法包括以下步骤：基于通过上述评价方法所获得的评价结果来设置形成栅极绝缘膜3的条件；以及在该条件下形成栅极绝缘膜3。即，设置条件以使所评价的栅极绝缘膜3的比率([H2]/[OH])或比率([H2]/[OH])的积分值(∑([H2]/[OH]))变得更小。可替换地，，基于所评价的栅极绝缘膜3的比率([H2]/[OH])或比率([H2]/[OH])的积分值(∑([H2]/[OH]))是否比预定阀值更小来设置条件。在这点上，该条件包括是否对栅极绝缘膜3进行热处理，以及在对绝缘膜进行热处理的情况下的热处理条件。
I：氧化硅膜
在将氧化硅(SiO2)膜形成为栅极绝缘膜3的情况下，例如，可以采用热氧化方法、CVD(化学汽相淀积)方法等。
I-1：热氧化方法
热氧化方法是通过向加热的硅基板上供应含有氧原子的气体而在硅基板(半导体基板2)表面上形成氧化硅膜的方法。优选加热温度在约300～1,000℃的范围，更优选在约500～800℃的范围。
由于加热时间可以根据所需氧化硅膜的厚度进行适当设置，所以对加热时间没有特别地限制。例如，在将加热温度设定在上述范围内的情况下，优选加热时间在约10～90分钟的范围，并且更优选加热时间在约20～60分钟的范围。此外，作为含氧原子的气体，可以提到例如分子氧(纯氧)、臭氧、过氧化氢、水蒸汽、一氧化氮、二氧化氮、氧化二氮等。这些中的一种或这些中的两种或两种以上的组合可以用作含有氧原子的气体。
I-2：CVD法
CVD方法是通过将含有氧化硅前体和氧原子的气体引入到施加了恒压的室中并加热硅基板(半导体基板2)，而在硅基板(半导体基板2)表面上形成氧化硅膜的方法。作为氧化硅的前体，可以提到二氯硅甲烷、六氯乙硅烷、四(烃基-氨基)硅烷、三(烃基氨基)硅烷等。这些中的一种或这些中的两种或两种以上的组合可以用作氧化硅的前体。
作为含有氧原子的气体，例如，可以提到分子氧(纯氧)、臭氧、过氧化氢、水蒸汽、一氧化氮、二氧化氮、氧化二氮等。这些中的一种或这些中的两种或两种以上的组合可以用作含有氧原子的气体。此外，优选加热温度在约300～1,000℃的范围，更优选加热温度在约500～800℃的范围。
由于加热时间可以根据所需氧化硅膜的厚度进行适当设置，所以对加热时间没有特别地限制。例如，在将加热温度设定在上述范围内的情况下，优选加热时间在约10～90分钟的范围，并且更优选加热时间在约20～60分钟的范围。此外，优选室内的压力(真空度)在约0.05 Torr(6.67Pa)至760 Torr(即，大气压力1.013×105Pa)的范围内，更优选为在约0.1 Torr(13.3Pa)至500 Torr(6.67×105Pa)的范围内。此外，优选氧化硅前体与含有氧原子的气体的混合比率(摩尔比)为在约10∶1至1∶100的范围内，更优选为在约1∶2至1∶10的范围内。
II：氮氧化硅膜
在将氮氧化硅(SiON)膜形成作为栅极绝缘膜3的情况下，例如，可以利用含氧原子的气体与含氮原子的气体的混合气体来代替在I-2所述的CVD(化学汽相淀积)法中的含氧原子的气体而形成氮氧化硅(SiON)膜。作为含氮原子的气体，例如，可以提到氨、联氨、烷基联氨化合物、叠氮化氢、一氧化氮、二氧化氮、氧化二氮等。这些中的一种或这些中的两种或两种以上的组合可以用作含氮原子的气体。另外，可以通过在包括例如氮气(N2)的环境中对氧化硅膜实施热处理而获得氮氧化硅(SiON)膜。
III：硅酸铪膜、硅酸锆膜以及硅酸铝膜
在将硅酸铪(HfSiO)膜、硅酸锆(ZrSiO)膜、或硅酸铝(AlSiO)膜形成为栅极绝缘膜3的情况下，可以采用例如CVD(化学汽相淀积)法、PVD法(物理汽相淀积，如真空蒸发法)、溅射法等。
此外，通过混合两种或两种以上的化合物，其中每一种都构成作为栅极绝缘膜3的绝缘膜(即，氧化硅膜、氮氧化硅膜、硅酸铪膜、硅酸锆膜、以及硅酸铝膜)，并通过实施上述的一种方法(本文是溅射方法)或两种或两种以上的方法，就有可能形成由多种化合物构成的栅极绝缘膜3。此外，例如，可以在包含水蒸汽(H2O)的环境中对获得的栅极绝缘膜3实施热处理等。在这种情况下，优选加热温度为在约500～1,200℃的范围内，更优选为在约700～1,000℃的范围内。
在将加热温度设定在上述范围内的情况下，优选加热时间为在约10～90分钟的范围内，更优选为在约20～60分钟的范围。此外，优选环境的相对湿度在约50～100％RH的范围，更优选在约75～100％RH的范围。通过利用上述的方法和条件来形成栅极绝缘膜3，就有可能防止氢原子的混入。这使得有可能减少在栅极绝缘膜中存在的Si-OH结构的量，因此，有可能形成可容忍本发明评价方法的栅极绝缘膜3。
在这点上，作为用氘原子代替栅极绝缘膜3中的每个氢原子的方法，可以提到例如(A)在形成栅极绝缘膜3之后，在含有氘气(D2)的环境中对栅极绝缘膜3实施热处理的方法、(B)在形成栅极绝缘膜3时，在含有重水蒸汽(D2O)的环境中对半导体基板2实施热氧化的方法、(C)在形成栅极绝缘膜3之后，在含有氘化氨(ND3)的环境中对栅极绝缘膜3实施热处理的方法等等。这些方法中的一种或这些方法中的两种或两种以上的组合可以用作用氘原子代替在栅极绝缘膜3中的每个氢原子的方法。
<4>然后，如图4C所示，在栅极绝缘膜3上形成导电膜51。可以通过例如CVD方法在栅极绝缘膜3上沉积多晶硅等来形成导电膜51。
<5>然后，通过例如光刻法等在导电膜51上形成与栅极绝缘膜3的形状对应的抗蚀剂掩模。接着，通过用蚀刻借助于抗蚀剂掩模除去导电膜51的不需要部分。因此，有可能获得如图4D所示的栅电极5。作为这种蚀刻，可以提到物理蚀刻方法如等离子蚀刻、反应性腐蚀、离子束蚀刻(beam etching)、光辅助蚀刻(photo assistedetching)，化学蚀刻方法如湿法蚀刻等。此外，这些蚀刻方法中的一种或这些方法中的两种或两种以上的组合可以用作蚀刻方法。
<6>然后，如图4E所示，通过实施将离子掺杂到半导体基板2的栅电极5的两侧中来形成源区22和漏区23。这时，在利用p型杂质形成电位阱的情况下，通过将诸如P+的n型杂质掺杂到栅电极5的两侧中来形成源区22和漏区23。另一方面，在利用n型杂质形成电位阱的情况下，通过将诸如B+的p型杂质掺杂到栅电极5的两侧中来形成源区22和漏区23。
<7>然后，如图4F所示，通过在半导体基板2上沉积SiO2等来形成夹层绝缘膜4，其中在基板2上的各个部分利用CVD方法等形成。
<8>然后，利用例如光刻法等在夹层绝缘膜4上形成其中部分对应于接触孔开口的抗蚀剂掩膜。接着，利用蚀刻借助于抗蚀剂掩膜除去夹层绝缘膜4的不需要部分。因此，如图4G所示，形成了接触孔41、42、和43以便分别与沟道区21、源区22、和漏区23对应。
<9>然后，通过例如CVD法等在夹层绝缘膜4(包括接触孔41、42和43的内部)上沉积导电材料而形成导电膜。
<10>然后，利用例如光刻法等在导电膜上形成与导电部形状对应的抗蚀剂掩膜。接着，利用蚀刻借助于抗蚀剂掩膜除去导电膜的不需要部分。因此，如图4H所示，形成导电部61、62、和63以及接触插头71、72、和73以便分别与沟道区21、源区22和漏区23对应。
通过上述步骤，制成了半导体装置1。
<电子器件>
将上述半导体装置1应用于各种类型的电子器件中。在下文中，作为代表性实施例，描述包括本发明的半导体装置1的本发明电子器件被应用于透射式液晶显示器(LCD)的情况。
图5是分解透视图，示出了在将本发明的电子器件应用于透射式液晶显示器的情况下的电子器件的具体实施方式。在这点上，为了避免附图过于复杂，在图5中省略了透射式LCD的部分构件(部件)。此外，在下面的利用图5的解释说明中，为了方便说明，将图5中的上侧和下侧分别称为“上”和“下”。
图5所示的这种发射液晶显示器10(下文中，透射式液晶显示器10将简称为“液晶显示器10”)包括液晶面板(显示面板)20、和背光(光源)60。液晶显示器10可以通过从背光60将光发射至液晶面板20来显示图像(信息)。液晶面板20具有第一板220和第二板230，它们彼此相向地设置。此外，在第一板220和第二板230之间设置有密封件(未示出)以使显示区被密封件所围绕。
为电光材料的液晶被容纳在由第一板220、第二板230以及密封件所限定的空间内，从而形成液晶层(中间层)240。即，液晶层240被插入到第一板220和第二板230之间。
虽然省略了图解说明性的描述，但由例如聚酰亚胺构成的定向膜被设置在液晶层240的上和下表面的每个表面上。构成液晶层240的液晶分子的取向(定向方向)由这些定向膜所控制。
第一板220和第二板230中的每个板由例如各种类型的玻璃材料、各种类型的树脂材料等中的一种形成。第一板220设置有：多个图形电极(picture electrode)223，其以矩阵方式排列在第一板220的上表面221(即，朝向液晶层240的表面)上；扫描线224，均沿图5中的X方向延伸；以及信号线228，均沿图5中的Y方向延伸。
每个图形电极223由具有透明性(光学透明性)的透明导电膜构成，并通过一个半导体装置(即，本发明的半导体装置)1连接至一条扫描线224和一条信号线228。在第一板220的下表面上设置有极化板225。另一方面，第二板220设置有对置电极(opposingelectrode)232，其是由在第二板下表面231(即，朝向液晶层240的表面)上的多个条(strip)构成的。这些对置电极232被排列成大致相互平行，以便相互之间可以以一预定距离间隔开并朝向图形电极223。
在图形电极223和对置电极232相互重叠的部分(包括相邻部分)构成一个像素。通过在图形电极223和对置电极232之间的充电和放电，在每个像素中，驱动液晶层240中的液晶，即，改变液晶的定向状态。
对置电极232也由具有透明性(光学透明性)的透明导电膜构成，如同图形电极223。在每个对置电极232的下表面上均设置有包括红(R)、绿(G)和蓝(B)的三个有色层(滤色片)233中的每一个。这些有色层233由黑色矩阵(黑底，black matrix)234所划分。
黑色矩阵234具有光阻(light blocking)效应，并且由例如诸如铬、铝、铝合金、镍、锌、钛的金属、或其中分散有碳等的树脂形成。此外，在第二板230的上表面上设置有极化板235，该极化板235的偏转轴(deflecting axis)不同于极化板225的偏转轴。
在具有这样的结构的液晶面板20中，从背光60发射的光，在被极化板225偏转之后，通过第一板220和图形电极223而进入液晶层240。进入液晶层240的光的强度由液晶(其每个像素的定向状态受控制)调节。强度被调节的光穿过有色层233、对置电极232和第二板230，然后由极化板235偏转以从液晶显示器10的外侧出来。因此，在液晶显示器10中，有可能从第二板230的液晶层240的相对侧看到彩色图像(包括移动图像和静止图像)，如字母、数字符号、和图形(图片形式)。
在这点上，在上述的解释说明中，作为代表性实施例，已经描述了将本发明的电子器件应用到有源矩阵驱动型透射式液晶装置上的情形。然而，本发明并不限于此。另外，有可能将本发明的电子器件应用到反射液晶显示器、有机或无机电致发光显示器、以及电泳显示器上。
<电子装置>
上述液晶显示器10(本发明的电子器件)可以用作各种类型电子装置中的每一个的显示部。
图6是透视图，示出了采用本发明电子装置的可移动(或膝上型)个人电脑。参考图6，个人电脑1100设置有具有键盘1102的机体1104、和显示器1106。显示器1106通过铰链部可旋转地被支撑在机体1104上。在这种个人电脑1100中，显示器1106设置有上述的液晶显示器(电-光装置)10。
图7是透视图，示出了采用了本发明电子装置的便携式电话(包括个人手机系统)的结构。参考图7，便携式电话1200设置有多个按钮1202、听筒1204、话筒1206、以及显示部。显示部由上述液晶显示器(电-光装置)10构成。
图8是示透视图，示出了采用了本发明电子装置的数字照相机的结构。在该图中，示意性地示出了数字照相机与其外部设备的连接。普通照相机基于对象的光学图像曝光银盐感光胶片，而数字照相机1300通过利用诸如电荷耦合器件(CCD)的成像装置光电地将对象的光学图像转换为成像信号而产生成像信号(图像信号)。
上述液晶显示器10被设置在数字照相机1300的机壳(机体)1302背面上作为显示部。液晶显示器10显示响应由CCD产生的成像信号的图像，并用作取景器用于以电子图像来显示对象。电路板1308设置于机壳1302内部。可以储存成像信号的存储器设置在电路板1308上。
此外，包括光学透镜(成像光学系统)、CCD等的光接收单元1304设置在机壳1302的前表面侧。当摄影师确定显示部上所显示的对象的图像时，按下快门按钮1306，此时CCD的成像信号就转移到电路板1308的存储器上并储存在该存储器中。
此外，视频信号输出端1312和用于数据通信的输入/输出终端1314设置在数字照相机1300的机壳1302的侧面上。如图8所示，如果需要，电视监控器1430和个人电脑1440分别连接至视频信号输出终端1312和用于数据通讯的输入/输出终端1314。此外，通过预定操作，储存在电路板1308的存储器中的成像信号被输出到电视监视器1430或个人电脑1440上。
在这点上，除了图6所示的个人电脑(可移动个人电脑)1100、图7所示的便携式电话1200和图8所示的数字照相机1300外，本发明的电子装置还可适用于(或应用到)例如电视机、摄像机、取景器型或监视直接检景器型的磁带录像机、膝上型个人电脑、汽车导航装置、寻呼机、电子记事本(包括具有通讯功能的电子记事本)、电子字典、袖珍计算器、电子游戏机、文字处理器、工作站，电视电话、用于防止犯罪的电视监视器、电子望远镜、POS(销售点)终端、具有触摸面板的装置(例如，金融机构的现金分发机、自动票据售卖机)、医疗装置(例如，电子温度计、血压计、血糖计、心电图显示装置、超声波诊断装置、内诊镜显示器)、鱼探仪、各种测量装置、计量表(例如，机动车辆、飞机、船等所用仪表)、飞行模拟器、任何其它类型的监视器、诸如投影仪的投射型显示器等。
基于附图所示的具体实施方式，已经描述了根据本发明的半导体装置、电子器件和电子装置，但是，应该注意，本发明并不限于该具体实施方式。半导体装置、电子器件和电子装置中的各个部分可用能够以同样方式起作用的任意装置所替换。此外，任何其它部件也可以添加到本发明的半导体装置、电子器件、以及电子装置。
实施例
下面，将描述本发明的具体实施例。
1.绝缘膜的制造和评价
1-1.绝缘膜的制造
首先，制备10个绝缘膜，下面将描述5种绝缘膜A至E中的每一种。
<绝缘膜A>
-1-首先制备表面方向(100)p型硅晶基板(Si(100)基板)。
对硅晶基板实施热氧化工艺，然后利用CVD法形成氮氧化硅膜(基层)。在750℃下、具有相对湿度为33％RH的水蒸气(H2O)的环境中实施热氧化工艺。此外，当室内的压力为0.02Pa且连续向室内供应二氯硅甲烷氨气体时，在650℃下实施CVD法40min。
获得的氮氧化硅膜的厚度为10nm。在这点上，当将电压(施加的电压)施加至氮氧化硅膜以使氮氧化硅膜中的电场强度为在5MV/cm至10MV/cm范围内时，在该氮氧化硅膜中的漏电流极高(1×10-5A/cm2或更高)。
-2-然后，利用CVD法在该氮氧化硅膜上形成氧化硅膜。在这点上，当室内的压力为大气压力并连续向室内提供二氯甲硅烷(SiHCl2)和氧气(O2)的混合气体时，在650℃下实施CVD法60min。获得的氧化硅膜的平均厚度为3.7nm。
-3-然后，对该氧化硅膜实施热处理，其在900℃下具有相对湿度为95％RH的水蒸气(H2O)的环境中实施5分钟。通过实施上述步骤，获得绝缘膜A。
<绝缘膜B至D>
除了上述步骤-3-中的热处理条件外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜B至D。
<绝缘膜E>
除了省略上述步骤-3-外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜E。
<绝缘膜F>
除了用重水蒸汽(D2O)的环境代替上述步骤-3-中的水蒸汽(H2O)的环境，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜F。
<绝缘膜G>
除了在上述步骤-2-中利用CVD法形成氮氧化硅膜外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜G。
<绝缘膜H>
除了在上述步骤-2-中利用CVD法形成硅酸铪膜外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜H。
<绝缘膜I>
除了在上述步骤-2-中利用CVD法形成硅酸锆膜且在上述步骤-3-中用氮气(N2)环境代替水蒸汽(H2O)环境外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜I。
<绝缘膜J>
除了在上述步骤-2-中利用CVD法形成硅酸铝膜且在上述步骤-3-中用氮气(N2)环境代替水蒸汽(H2O)环境外，通过实施上述形成绝缘膜A的步骤及方法，获得绝缘膜J。
表1
绝缘膜     加热条件 膜厚度(平均)(nm)
  温度(℃) 时间(min) 气体含量(％RH)
 IF A     氧化硅膜   900     20     95     3.7
 IF B     氧化硅膜   700     15     95     3.8
 IF C     氧化硅膜   500     10     95     3.8
 IF D     氧化硅膜   200     5     95     3.6
 IF E     氧化硅膜   -(RT)     -     -     3.9
 IF F     氧化硅膜(氘化的)   900     20     95     3.6
 IF G     氮氧化硅膜   900     20     95     4.1
 IF H     硅酸铪膜   900     20     95     3.8
 IF I     硅酸锆膜(含氮的)   900     20     95     4.0
 IF J     硅酸锆膜(含氮的)   900     20     95     3.9
1-2.绝缘膜的评价
1-2-1.利用热脱附谱分析
通过将每一绝缘膜从80℃加热到100℃，对于每一绝缘膜A至J用热脱附谱法(TDS法)分析H2片段(M/Z＝2：[H2])的强度和OH片段(M/Z＝17：[OH])的强度。在这种情况下，TDS法的测量条件如下：
·TDS装置：WA1000S(由Electronic Science制造)
(Denshikagaku-sha)
·起始温度：80℃
·最终温度(分段温度)：1000℃
·设计速度：60℃/min
·测量环境的压力：1×10-7Pa
对于每一绝缘膜A至J，利用TDS法在450、600、800和950℃的加热温度下获得的H2片段[H2]的强度和OH片段[OH]的强度的比率([OH]/[H2])示于下表2中。在这点上，表2中的每一数值为每一绝缘膜A至J的10个绝缘膜的平均值。例如，红外吸收光谱(比率([OH]/[H2])相对于绝缘膜A至E中的加热温度之间的关系)示于图9中。图9是示图，示出了当用热脱附谱分析绝缘膜A至E时，H2片段[H2]的强度和OH片段[OH]的强度的比率([OH]/[H2])相对于获得的加热温度的关系。
表2
                                [OH]/[H2]
    450℃     600℃     800℃     950℃
    IF A     4.5×10-1     2.6×10-1     1.2×10-1     7.5×10-2
    IF B     5.5×10-1     2.7×10-1     1.3×10-1     8.1×10-2
    IF C     5.2×10-1     2.7×10-1     1.6×10-1     8.7×10-2
    IF D     4.2×10-1     2.9×10-1     1.8×10-1     9.5×10-2
    IF E     4.9×10-1     3.0×10-1     2.0×10-1     1.0×10-2
    IF F     5.5×10-1     2.6×10-1     1.2×10-1     7.3×10-2
    IF G     5.3×10-1     2.5×10-1     1.1×10-1     7.3×10-2
    IF H     4.2×10-1     2.6×10-1     1.2×10-1     7.4×10-2
    IF I     4.4×10-1     2.7×10-1     1.3×10-1     7.9×10-2
    IF J     5.0×10-1     2.7×10-1     1.2×10-1     7.6×10-2
1-2-2.漏电流的测量
下面，当对每个绝缘膜的电场强度(即，施加的电压值)改变时，对于每一绝缘膜A至J测量漏电流值的变化。在这种情况下，将测量的面积确定为0.02039cm2。
当绝缘膜A至J中的电场强度在0至-5MV/cm的范围内时测得的漏电流的最大值示于下表3中。在这点上，表3中的每一数值为10个绝缘膜的平均值。例如，将在绝缘膜A至E中测得的电场强度的变化和泄漏电流值的变化示于图10中。图10是示图，示出了绝缘膜A至E中测得的电场强度的变化和漏电流的变化之间的关系。
表3
绝缘膜   泄漏电流的最大值(A/cm2)
    IF A     氧化硅膜     3×10-9
    IF B     氧化硅膜     4×10-9
    IF C     氧化硅膜     8×10-9
    IF D     氧化硅膜     1×10-8
    IF E     氧化硅膜     2×10-8
    IF F     氧化硅膜(氘化的)     2×10-9
    IF G     氮氧化硅膜     2×10-9
    IF H     硅酸铪膜     3×10-9
    IF I     硅酸锆膜(含氮的)     4×10-9
    IF J     硅酸锆膜(含氮的)     3×10-9
如表2和表3所示，当在500℃或更高的温度下加热绝缘膜A至E中的每一氧化硅膜时，随着漏电流的最大值增加，比率([OH]/[H2]表现出在任何加热温度下增加的趋势。另一方面，当在450℃(即，在500℃或更低温度)下加热每一绝缘膜A至E时，没有发现比率([OH]/[H2]相对于漏电流最大值的增加的关系。
当在500～1000℃范围内的温度下加热绝缘膜A至E中的每一氧化硅膜时，这使得很明显，比率([OH]/[H2]与漏电流最大值(特征值)相关。此外，相对于每一绝缘膜，获得当在500～1000℃范围内的温度下加热各绝缘膜时的比率([OH]/[H2])的积分值(∑[OH]/[H2])以及当在500℃或更低范围内的温度下加热各绝缘膜时的比率([OH]/[H2])的积分值(∑[OH]/[H2])以实施类似于比率([OH]/[H2])情形的研究(分析)。获得这样的结果：当在500～1000℃的范围内加热各绝缘膜时获得的比率([OH]/[H2])的积分值(∑[OH]/[H2])与漏电流最大值(特征值)相关。
已发现，在500～1000℃范围内的温度加热绝缘膜的状态下测得的H2片段强度与OH片段强度的比较结果(比率或比率的积分值)与每一绝缘膜的特征值(即，漏电流的最大值)相关。因此，很明显，当设置形成绝缘膜的条件时或当进行绝缘膜的质量检查时，可以将这样的比较结果用于评价方法。
在这点上，当加热温度为800℃时，在使用比率([OH]/[H2])来评价绝缘膜的情况下，绝缘膜C的比率，即0.16可以作为在进行绝缘膜质量检查中所使用的阀值，这是因为在每一绝缘膜D和E中漏电流的最大值超过9×10-9A/cm2而在绝缘膜C中漏电流的最大值为8×10-9A/cm2。
此外，如表2和表3所示，在相同的热处理条件下，在绝缘膜F(其中在至少部分氢原子种每个氢原子被氘原子D代替)和绝缘膜G至J(每一个含有除了硅和氧以外的其它元素)中的每一个的比率([OH]/[H2])或([OD]/[D2])与漏电流最大值之间的关系显示出类似于绝缘膜A中的相应关系的趋势。因此，很明显，通过本发明的评价方法可以评价绝缘膜F至J中的每一个的特性。
1-2-3.Qbd值的测量
下面，对于每一绝缘膜A至J，测量Qbd值。这里，“Qbd值”意思是指直至在绝缘膜中发生电介质击穿之前沿其厚度方向流过各绝缘膜的泄漏电流的积分值。Qbd值越大，在绝缘膜中发生电介质击穿就越难。在这种Qbd值的测量中，当利用汞电极将恒定电流供应至绝缘膜时，将电压第一次发生较小变化时的时间点确定为SBD，而将电压发生显著变化的时间点确定为HBD。测量直至发生SBD之前流过绝缘膜的漏电流的积分值(Qbd值(SBD))和直至发生HBD之前流过绝缘膜的漏电流的积分值(Qbd值(HBD))。在这种情况下，测量面积被确定为0.02039cm2，而施加至绝缘膜的恒定电流值被确定为0.01226A/cm2。
将在各个绝缘膜A至J中如此测得的Qbd值(SBD)和Qbd值(HBD)示于下表4中。在这点上，表4中的各个数值为10个绝缘膜的平均值。
表4
绝缘膜   Qbd值(C/cm2)
    SBD     HBD
    IF A     二氧化硅膜     83     272
    IF B     二氧化硅膜     78     215
    IF C     二氧化硅膜     45     168
    IF D     二氧化硅膜     33     88
    IF E     二氧化硅膜     18     39
    IF F     二氧化硅膜(氘化的)     88     331
    IF G     氮氧化硅膜     92     369
    IF H     硅酸铪膜     80     257
    IF I     硅酸锆膜(含氮的)     76     234
    IF J     硅酸锆膜(含氮的)     79     245
如表4所示，当在500℃或更高范围内的温度下加热各个绝缘膜A至J时，各个绝缘膜A至J的Qbd值(SBD)和Qbd值(HBD)越大，则比率([OH]/[H2])越小。因此，已发现，各绝缘膜的Qbd值(SBD)和Qbd值(HBD)与其比率([OH]/[H2])相关。因而，很明显，绝缘膜的电介质击穿(即，SBD和HBD)耐受性可根据其比率([OH]/[H2])以及漏电流值进行评价。
2.半导体装置的制造及评价
2-1.半导体装置的制造
图1所示的半导体装置是根据以上具体实施方式中所描述的方法加以制造的。在这种情况下，如同上述绝缘膜A至J形成栅极绝缘膜。
2-2.半导体装置的评价
检查每个半导体装置的切换特性。结果是，在半导体装置中，很长时间内都可以获得良好的切换特性，该半导体装置包括以与绝缘膜A至C和F至J相同方式形成的各个栅极绝缘膜。在这点上，当在800℃下加热每个绝缘膜时，这些绝缘膜A至C和F至J中的每一个的比率([OH]/[H2])为0.16或更小。
另一方面，在包括以与绝缘膜D至E相同方式形成的各个栅极绝缘膜的半导体装置中，识别出了漏电流并且半导体装置的切换特性不稳定。因此，在栅极绝缘膜中较早就发生了电介质击穿，并且丧失了作为切换装置的功能。在这点上，当在800℃下加热每个绝缘膜时，这些绝缘膜D至E中的每一个的比率([OH]/[H2])为0.16或更大。

Claims (17)

1.一种评价绝缘膜的特性的方法，所述绝缘膜由作为主要材料的绝缘无机材料形成，所述绝缘无机材料包含硅和氧，并且所述绝缘膜包含氢原子，所述方法包括以下步骤：
通过热脱附谱来分析从未对其施加电场的所述绝缘膜；
比较H2片段的强度与OH片段的强度，所述H2片段的强度和所述OH片段的强度是在500～1000℃范围内的温度下加热所述绝缘膜的状态下进行测量的；以及
基于所述比较结果评价所述绝缘膜的特性。
2.根据权利要求1所述的方法，其中，所述评价步骤包括评估与所述评价结果相关的所述绝缘膜的一个或多个特征值的步骤，其中基于所述一个或多个被评估的特征值来评价所述绝缘膜的特性。
3.根据权利要求2所述的方法，其中，所述一个或多个被评估的特征值包括当将电场施加至所述绝缘膜时待测量的漏电流值和直至在所述绝缘膜中发生电介质击穿前流过其的所述漏电流的积分值(以下称为“Qbd”值)，其中待评价的所述绝缘膜的特性包括所述绝缘膜的电介质击穿耐受性。
4.根据权利要求1所述的方法，其中，在所述比较步骤中，利用在500～1000℃范围内的预定温度下的所述H2片段[H2]强度和OH片段[OH]强度的比率([H2]/[OH])或所述比率([H2]/[OH])的积分值(∑([H2]/[OH]))作为指数来获得所述比较结果，并且在所述评价步骤中，基于所述比较结果来评价所述绝缘膜的特性。
5.根据权利要求4所述的方法，其中，在所述评价步骤中，在所述绝缘膜的比率([H2]/[OH])或所述比率([H2]/[OH])的积分值(∑([H2]/[OH]))小于预定阀值的情况下，所述绝缘膜被评价为具有可接受的质量。
6.根据权利要求1所述的方法，其中，所述绝缘膜中的至少部分氢原子中的每个氢原子被氘原子D所代替。
7.根据权利要求6所述的方法，其中，将其氢原子分别被氘原子D代替的所述H2片段[H2]定义为D2片段[D2]，并且将其氢原子被氘原子D代替的所述OH片段定义为OD片段[OD]，其中在所述比较步骤中，利用在500～1000℃范围内的预定温度下的所述D2片段[D2]强度和OD片段[OD]强度的比率([D2]/[OD])或所述比率([D2]/[OD])的积分值(∑([D2]/[OD]))作为指数来获得所述比较结果，并且在所述评价步骤中，基于所述比较结果来评价所述绝缘膜的特性。
8.根据权利要求1所述的方法，其中，除了硅和氧，所述绝缘无机材料进一步包括氮、铪、锆和铝中的至少一种。
9.根据权利要求1所述的方法，其中，所述绝缘膜的平均厚度为10nm或更小。
10.根据权利要求1所述的方法，其中，所述绝缘膜适于在将电压沿其厚度方向施加至所述绝缘膜以使所述绝缘膜中的电场强度为10MV/cm或更小的条件下使用。
11.一种形成用于半导体装置的绝缘膜的方法，所述方法包括以下步骤：
基于通过由权利要求1所限定的评价方法而获得的评价结果来设置形成所述绝缘膜的条件；以及
在所述条件下形成所述绝缘膜。
12.一种形成用于半导体装置的绝缘膜的方法，所述方法包括以下步骤：
基于通过由权利要求4所限定的评价方法而获得的评价结果来设置形成所述绝缘膜的条件，其中设置所述条件以使所述被评价的绝缘膜的比率([H2]/[OH])或所述比率([H2]/[OH])的积分值(∑([H2]/[OH]))变得更小；以及
在所述条件下形成所述绝缘膜。
13.根据权利要求12所述的方法，其中，在所述设置步骤中，基于所述被评价的绝缘膜的比率([H2]/[OH])或所述比率([H2]/[OH])的积分值(∑([H2]/[OH]))是否小于预定阈值来设置所述条件。
14.根据权利要求13所述的方法，其中，所述条件包括对所述绝缘膜是否进行热处理，以及在对所述绝缘膜进行热处理的情况下的热处理条件。
15.一种半导体装置，包括通过由权利要求11或12所限定的方法而形成的所述绝缘膜。
16.一种电子器件，包括由权利要求15所限定的所述半导体装置。
17.一种电子装置，包括由权利要求16所限定的所述电子器件。
CNA2005800233180A 2004-07-21 2005-06-01 评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法 Pending CN1985364A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP212607/2004 2004-07-21
JP2004212607A JP4225249B2 (ja) 2004-07-21 2004-07-21 絶縁膜の評価方法

Publications (1)

Publication Number Publication Date
CN1985364A true CN1985364A (zh) 2007-06-20

Family

ID=34971429

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800233180A Pending CN1985364A (zh) 2004-07-21 2005-06-01 评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法

Country Status (6)

Country Link
US (1) US7592190B2 (zh)
EP (1) EP1792334A1 (zh)
JP (1) JP4225249B2 (zh)
KR (1) KR100852817B1 (zh)
CN (1) CN1985364A (zh)
WO (1) WO2006008882A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
CN101504438B (zh) * 2008-02-07 2013-05-29 精工电子有限公司 绝缘膜的评价方法及测量电路
CN105659369A (zh) * 2013-10-22 2016-06-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN112305339A (zh) * 2020-09-28 2021-02-02 中国电力科学研究院有限公司 一种干式空心电抗器绝缘薄膜老化性能的测试方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882554B1 (ko) * 2007-11-08 2009-02-12 삼성전자주식회사 생분자 동정 방법
KR102029535B1 (ko) 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08507175A (ja) 1993-02-19 1996-07-30 ナショナル・セミコンダクター・コーポレイション 重水素原子を有する半導体デバイス
JPH1012609A (ja) 1996-06-21 1998-01-16 Toshiba Corp 半導体装置及びその製造方法
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JPH10261679A (ja) 1997-03-18 1998-09-29 Toshiba Corp 評価方法
US5972765A (en) * 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
JP2002118167A (ja) 2000-10-06 2002-04-19 Nec Corp 半導体装置の製造方法
JP4091265B2 (ja) 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101504438B (zh) * 2008-02-07 2013-05-29 精工电子有限公司 绝缘膜的评价方法及测量电路
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
CN105659369A (zh) * 2013-10-22 2016-06-08 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10186604B2 (en) 2013-10-22 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN112305339A (zh) * 2020-09-28 2021-02-02 中国电力科学研究院有限公司 一种干式空心电抗器绝缘薄膜老化性能的测试方法

Also Published As

Publication number Publication date
US20070243642A1 (en) 2007-10-18
US7592190B2 (en) 2009-09-22
KR100852817B1 (ko) 2008-08-18
KR20070028619A (ko) 2007-03-12
JP4225249B2 (ja) 2009-02-18
WO2006008882A1 (en) 2006-01-26
EP1792334A1 (en) 2007-06-06
JP2006032822A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
US8395225B2 (en) Semiconductor device, an electronic device and an electronic apparatus
CN1985364A (zh) 评价用于半导体装置的绝缘膜的特性的方法以及形成该绝缘膜的方法
US6146928A (en) Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
US7696047B2 (en) Method for evaluating a gate insulation film characteristic for use in a semiconductor device
JP2008159640A (ja) ゲート絶縁膜、ゲート絶縁膜の製造方法、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器
JP2008159639A (ja) ゲート絶縁膜、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器
US7579661B2 (en) Semiconductor device, electronic device and electronic apparatus
CN100464427C (zh) 评估栅极绝缘膜的特性的方法
JP4992957B2 (ja) 絶縁膜、半導体素子、電子デバイスおよび電子機器
Nallapati Plasma enhanced chemical vapor deposition of silicon nitride and oxynitride films using disilane as silicon source
Reber Low-temperature thin film transistors from tetramethylsilane silicon dioxide and sputtered silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication