JPH0684893A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0684893A JPH0684893A JP4237994A JP23799492A JPH0684893A JP H0684893 A JPH0684893 A JP H0684893A JP 4237994 A JP4237994 A JP 4237994A JP 23799492 A JP23799492 A JP 23799492A JP H0684893 A JPH0684893 A JP H0684893A
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- gaas
- aln
- aln film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 イオン注入ＧａＡｓの熱処理用保護膜として
膜中へのカーボン、酸素混入の少ないＡｌＮ膜の堆積を
行なう。 【構成】 ＧａＡｓ基板２の主面上に、熱処理用保護膜
としてＡｌＮ膜８をＡｌ源としてトリメチルアミンアラ
ン〔（ＣＨ3）3Ｎ：ＡｌＨ3〕１を用いて堆積した後、
熱処理を行い電界効果トランジスタを製造する。
膜中へのカーボン、酸素混入の少ないＡｌＮ膜の堆積を
行なう。 【構成】 ＧａＡｓ基板２の主面上に、熱処理用保護膜
としてＡｌＮ膜８をＡｌ源としてトリメチルアミンアラ
ン〔（ＣＨ3）3Ｎ：ＡｌＨ3〕１を用いて堆積した後、
熱処理を行い電界効果トランジスタを製造する。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の集積回路の製造方法に関するものである。
の集積回路の製造方法に関するものである。
【０００２】
【従来の技術】化合物半導体集積回路の電界効果トラン
ジスタの作成には半導体主面上にイオン注入法により活
性層を形成した後、注入イオンの活性化のために８００
〜８５０℃程度の熱処理を施す。この場合、ＧａとＡｓ
の蒸気圧の違いから熱処理時に基板表面からＡｓが過剰
に蒸発してしまい、活性層の特性を劣化させる。このＡ
ｓの蒸発を防止するために、通常外部から過剰Ａｓ圧を
加えるか、半導体主面上に保護膜としてＳｉＯ2、Ｓｉ
Ｎ、ＡｌＮ等の膜を堆積する方法がとられている。
ジスタの作成には半導体主面上にイオン注入法により活
性層を形成した後、注入イオンの活性化のために８００
〜８５０℃程度の熱処理を施す。この場合、ＧａとＡｓ
の蒸気圧の違いから熱処理時に基板表面からＡｓが過剰
に蒸発してしまい、活性層の特性を劣化させる。このＡ
ｓの蒸発を防止するために、通常外部から過剰Ａｓ圧を
加えるか、半導体主面上に保護膜としてＳｉＯ2、Ｓｉ
Ｎ、ＡｌＮ等の膜を堆積する方法がとられている。
【０００３】
【発明が解決しようとする課題】しかしながら過剰Ａｓ
圧を加える場合には猛毒であるＡｓＨ3を用いなければ
ならないという問題が生じる。
圧を加える場合には猛毒であるＡｓＨ3を用いなければ
ならないという問題が生じる。
【０００４】また、保護膜を用いる場合でも、現在用い
られているＳｉＯ2膜は吸湿による再現性の低下や、Ｇ
ａの外部拡散による高融点ゲートエッジ部の抉れが生
じ、ショットキーの逆方向耐圧を劣化させるという問題
が生じる。また、ＳｉＮ膜は熱膨張係数の違いによる膜
の割れや剥がれ、ストレスによる基板への転位の導入が
生じるという問題点がある。これに対してＧａＡｓと熱
膨張係数の近いＡｌＮ膜を用いる報告がある。これはＳ
ｉＯ2やＳｉＮを用いた場合に比べ注入イオンの熱処理
中の拡散の少ない良好な保護膜特性を示している（アフ゜ラ
イト゛フィシ゛ックスレター,Okamura et. al.:Appl. Phys. Lett. 40
(689) 1982）が、堆積方法としてスパッタリング法を
用いる場合は基板表面にスパッタダメージの導入が起こ
る。
られているＳｉＯ2膜は吸湿による再現性の低下や、Ｇ
ａの外部拡散による高融点ゲートエッジ部の抉れが生
じ、ショットキーの逆方向耐圧を劣化させるという問題
が生じる。また、ＳｉＮ膜は熱膨張係数の違いによる膜
の割れや剥がれ、ストレスによる基板への転位の導入が
生じるという問題点がある。これに対してＧａＡｓと熱
膨張係数の近いＡｌＮ膜を用いる報告がある。これはＳ
ｉＯ2やＳｉＮを用いた場合に比べ注入イオンの熱処理
中の拡散の少ない良好な保護膜特性を示している（アフ゜ラ
イト゛フィシ゛ックスレター,Okamura et. al.:Appl. Phys. Lett. 40
(689) 1982）が、堆積方法としてスパッタリング法を
用いる場合は基板表面にスパッタダメージの導入が起こ
る。
【０００５】また、気相成長法としてＭＯＣＶＤ法やｐ
−ＣＶＤ法で堆積する場合、Ａｌ源としてトリメチルア
ルミニウム〔（ＣＨ3）3Ａｌ〕を用いるために、ＴＭＡ
ｌで存在する強いＡｌ−Ｃ結合が反応中でも切れずに堆
積膜中に数％のＣが不純物として混入され、このＣ不純
物が活性化の低下につながるという問題が生じる。ま
た、反応中にアルミニウムアルコキシドを生成しやすい
ため、Ｏ2やＨ2Ｏと反応して膜中にＡｌ（ＯＨ）3やＡ
ｌ2Ｏ3として酸素を取り込んでしまう（シ゛ャハ゜ニース゛シ゛ャーナ
ルオフ゛アフ゜ライト゛フィシ゛ックス,Hasegawa et. al.:Jpn. J. Appl.
Phys. 26 (L1448)1987）。
−ＣＶＤ法で堆積する場合、Ａｌ源としてトリメチルア
ルミニウム〔（ＣＨ3）3Ａｌ〕を用いるために、ＴＭＡ
ｌで存在する強いＡｌ−Ｃ結合が反応中でも切れずに堆
積膜中に数％のＣが不純物として混入され、このＣ不純
物が活性化の低下につながるという問題が生じる。ま
た、反応中にアルミニウムアルコキシドを生成しやすい
ため、Ｏ2やＨ2Ｏと反応して膜中にＡｌ（ＯＨ）3やＡ
ｌ2Ｏ3として酸素を取り込んでしまう（シ゛ャハ゜ニース゛シ゛ャーナ
ルオフ゛アフ゜ライト゛フィシ゛ックス,Hasegawa et. al.:Jpn. J. Appl.
Phys. 26 (L1448)1987）。
【０００６】本発明はかかる点にかんがみてなされたも
ので、ＧａＡｓと比較的熱膨張係数の近いＡｌＮ膜を、
Ａｌ−Ｃ結合を持たず、アルコキシドの生成が少ないト
リメチルアミンアランをＡｌ源として用いることによ
り、膜中へのＣやＯの混入の少ない優れたＧａＡｓ熱処
理用保護膜を実現することを目的とする。
ので、ＧａＡｓと比較的熱膨張係数の近いＡｌＮ膜を、
Ａｌ−Ｃ結合を持たず、アルコキシドの生成が少ないト
リメチルアミンアランをＡｌ源として用いることによ
り、膜中へのＣやＯの混入の少ない優れたＧａＡｓ熱処
理用保護膜を実現することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記課題を解決
するために、Ａｌ源としてトリメチルアミンアランを用
いて、イオン注入されたＧａＡｓ主面上にＡｌＮ膜を堆
積し、これを熱処理用保護膜として用いる工程を行な
う。
するために、Ａｌ源としてトリメチルアミンアランを用
いて、イオン注入されたＧａＡｓ主面上にＡｌＮ膜を堆
積し、これを熱処理用保護膜として用いる工程を行な
う。
【０００８】
【作用】本発明は上記した堆積方法を用いることによっ
て、トリメチルアミンアラン中にはＡｌ−Ｃ結合が存在
しないため、従来のＡｌ源として用いられているＴＭＡ
ｌで存在する強いＡｌ−Ｃ結合によるＡｌＮ膜中へのＣ
の混入を抑制することが可能となり、また反応中のアル
ミニウムアルコキシドの形成を抑制することによりＧａ
Ａｓと熱膨張係数の近いＡｌＮ膜を、膜中のＣ、Ｏ不純
物の混入を抑制して堆積することが可能となり、膜のち
密性を向上することが可能となる。その結果、熱処理時
のストレスによるＧａＡｓ表面への転位の発生を抑制
し、なおかつ活性化の良好な電界効果トランジスタを実
現することが可能となり、相互コンダクタンスの向上が
実現される。
て、トリメチルアミンアラン中にはＡｌ−Ｃ結合が存在
しないため、従来のＡｌ源として用いられているＴＭＡ
ｌで存在する強いＡｌ−Ｃ結合によるＡｌＮ膜中へのＣ
の混入を抑制することが可能となり、また反応中のアル
ミニウムアルコキシドの形成を抑制することによりＧａ
Ａｓと熱膨張係数の近いＡｌＮ膜を、膜中のＣ、Ｏ不純
物の混入を抑制して堆積することが可能となり、膜のち
密性を向上することが可能となる。その結果、熱処理時
のストレスによるＧａＡｓ表面への転位の発生を抑制
し、なおかつ活性化の良好な電界効果トランジスタを実
現することが可能となり、相互コンダクタンスの向上が
実現される。
【０００９】
【実施例】以下、図面を用いて本発明について説明す
る。図１は本発明を用いたＡｌＮの堆積装置について示
した図である。本実施例の堆積方法としてはｐ−ＣＶＤ
を用いるが、他の気相成長方法（例、ＭＯＣＶＤ、熱Ｃ
ＶＤ、光ＣＶＤ等）を用いても本実施例と同様の効果が
見られる事は明らかである。
る。図１は本発明を用いたＡｌＮの堆積装置について示
した図である。本実施例の堆積方法としてはｐ−ＣＶＤ
を用いるが、他の気相成長方法（例、ＭＯＣＶＤ、熱Ｃ
ＶＤ、光ＣＶＤ等）を用いても本実施例と同様の効果が
見られる事は明らかである。
【００１０】本発明のＡｌ源として用いられているトリ
メチルアミンアランは室温状態でＨ2バブリングによっ
てチャンバー内に供給される。Ｎ源としてはＮＨ3を用
い、これも室温で供給する。基板温度は３００℃、ＲＦ
パワーは５０Ｗで堆積を行ない、従来のＴＭＡｌを用い
たものと比較を行なった。
メチルアミンアランは室温状態でＨ2バブリングによっ
てチャンバー内に供給される。Ｎ源としてはＮＨ3を用
い、これも室温で供給する。基板温度は３００℃、ＲＦ
パワーは５０Ｗで堆積を行ない、従来のＴＭＡｌを用い
たものと比較を行なった。
【００１１】図２に本発明の堆積膜を化合物半導体集積
回路プロセスに適用した場合のプロセスフローを示す。
図２（ａ）はイオン注入法によりＧａＡｓ主面上に電界
効果トランジスタのチャンネル層を形成した工程を示し
ている。図２（ｂ）は高融点ゲート金属を前記チャンネ
ル上に形成した工程を示している。図２（ｃ）はイオン
注入法によりＦＥＴの中濃度領域層及び高濃度領域層を
形成し、いわゆるLightly Doped Drain（ＬＤＤ）構造
を作製した工程を示している。図２（ｄ）は上記ＧａＡ
ｓ主面上に本発明によるＡｌＮ保護膜を堆積し、８２０
℃、１５分の熱処理を行う工程を示す。なお、本実施例
では高融点金属を用いたセルフアラインＬＤＤ構造を用
いた実施例について述べるが、アニール後ゲート電極を
チャンネル層上に形成する電界効果トランジスタ製造方
法についても本実施例と同様の効果が得られる。
回路プロセスに適用した場合のプロセスフローを示す。
図２（ａ）はイオン注入法によりＧａＡｓ主面上に電界
効果トランジスタのチャンネル層を形成した工程を示し
ている。図２（ｂ）は高融点ゲート金属を前記チャンネ
ル上に形成した工程を示している。図２（ｃ）はイオン
注入法によりＦＥＴの中濃度領域層及び高濃度領域層を
形成し、いわゆるLightly Doped Drain（ＬＤＤ）構造
を作製した工程を示している。図２（ｄ）は上記ＧａＡ
ｓ主面上に本発明によるＡｌＮ保護膜を堆積し、８２０
℃、１５分の熱処理を行う工程を示す。なお、本実施例
では高融点金属を用いたセルフアラインＬＤＤ構造を用
いた実施例について述べるが、アニール後ゲート電極を
チャンネル層上に形成する電界効果トランジスタ製造方
法についても本実施例と同様の効果が得られる。
【００１２】図３に本発明と従来のＡｌＮ膜中へのＣ、
Ｏ不純物の混入量のＳＩＭＳによる比較を示す。線９は
トリメチルアルミニウムを用いて堆積したＡｌＮ膜中に
混入したＣの濃度を示している。これに対して線１０は
本発明によるトリメチルアミンアランを用いて堆積した
ＡｌＮ膜中に混入したＣの濃度を示す線である。また線
１１、１２はそれぞれトリメチルアルミニウムをＡｌ源
とした場合の膜中の酸素濃度とＡｌ源としてトリメチル
アミンアランを用いた場合の膜中の酸素濃度を示したも
のである。この様に、Ｃ、Ｏ共に本発明の堆積方法を用
いたものが従来に比べ１桁程度低くなっており、膜質の
向上が見られる。
Ｏ不純物の混入量のＳＩＭＳによる比較を示す。線９は
トリメチルアルミニウムを用いて堆積したＡｌＮ膜中に
混入したＣの濃度を示している。これに対して線１０は
本発明によるトリメチルアミンアランを用いて堆積した
ＡｌＮ膜中に混入したＣの濃度を示す線である。また線
１１、１２はそれぞれトリメチルアルミニウムをＡｌ源
とした場合の膜中の酸素濃度とＡｌ源としてトリメチル
アミンアランを用いた場合の膜中の酸素濃度を示したも
のである。この様に、Ｃ、Ｏ共に本発明の堆積方法を用
いたものが従来に比べ１桁程度低くなっており、膜質の
向上が見られる。
【００１３】本発明により堆積したＡｌＮ膜を用いてｎ
型ＧａＡｓ基板の熱処理を行なった結果について図４に
示す。これは、熱処理後のｎ型基板についてＤＬＴＳ測
定を行なってＧａＡｓ中のＥＬ２濃度の熱処理による変
化を比較した結果である。比較対象として、熱処理前の
ｎ型ＧａＡｓ内のＥＬ２信号を結果１５に示す。従来報
告の結果１３に比べ本発明の保護膜を用いた結果１４は
熱処理によるＥＬ２濃度の結果１５（熱処理前）に比べ
た低下が少ないことが判る。すなわち、本発明により膜
のち密性が向上し、結果として熱処理中のＡｓの外部拡
散が抑制され、ＥＬ２濃度の減少が抑制されていること
が判る。すなわち、熱処理中の注入Ｓｉの活性化率を低
下させるＡｓ空孔の発生を抑制する事が可能となり、結
果として本発明をＧａＡｓＩＣ作製プロセスに適用する
ことにより、基板最表面での注入イオンの高い活性化が
実現され、電界効果トランジスタの高濃度薄層チャンネ
ル領域を得ることが可能となり、相互コンダクタンスの
向上が実現される。
型ＧａＡｓ基板の熱処理を行なった結果について図４に
示す。これは、熱処理後のｎ型基板についてＤＬＴＳ測
定を行なってＧａＡｓ中のＥＬ２濃度の熱処理による変
化を比較した結果である。比較対象として、熱処理前の
ｎ型ＧａＡｓ内のＥＬ２信号を結果１５に示す。従来報
告の結果１３に比べ本発明の保護膜を用いた結果１４は
熱処理によるＥＬ２濃度の結果１５（熱処理前）に比べ
た低下が少ないことが判る。すなわち、本発明により膜
のち密性が向上し、結果として熱処理中のＡｓの外部拡
散が抑制され、ＥＬ２濃度の減少が抑制されていること
が判る。すなわち、熱処理中の注入Ｓｉの活性化率を低
下させるＡｓ空孔の発生を抑制する事が可能となり、結
果として本発明をＧａＡｓＩＣ作製プロセスに適用する
ことにより、基板最表面での注入イオンの高い活性化が
実現され、電界効果トランジスタの高濃度薄層チャンネ
ル領域を得ることが可能となり、相互コンダクタンスの
向上が実現される。
【００１４】
【発明の効果】以上に述べて来た発明により以下の効果
がもたらされる。 １） ＡｌＮ膜の堆積にＡｌ源としてＡｌ−Ｃ結合を持
たないトリメチルアミンアランを用いることにより、膜
中へのＣの取り込みを抑制することが可能となる。 ２） ＡｌＮ膜の堆積にＡｌ源としてトリメチルアミン
アランを用いることにより、反応中のアルミニウムアル
コキシドの形成を抑制することが可能となるため、膜中
への酸素の取り込みを抑制することが可能となる。 ３） 上記１）、２）の効果から、本発明により堆積し
たＡｌＮ膜をＧａＡｓの熱処理用保護膜として用いた場
合、低ストレス、高活性化の良好な保護膜特性の実現が
可能となる。
がもたらされる。 １） ＡｌＮ膜の堆積にＡｌ源としてＡｌ−Ｃ結合を持
たないトリメチルアミンアランを用いることにより、膜
中へのＣの取り込みを抑制することが可能となる。 ２） ＡｌＮ膜の堆積にＡｌ源としてトリメチルアミン
アランを用いることにより、反応中のアルミニウムアル
コキシドの形成を抑制することが可能となるため、膜中
への酸素の取り込みを抑制することが可能となる。 ３） 上記１）、２）の効果から、本発明により堆積し
たＡｌＮ膜をＧａＡｓの熱処理用保護膜として用いた場
合、低ストレス、高活性化の良好な保護膜特性の実現が
可能となる。
【図１】本発明の堆積方法を用いた堆積装置の一例を示
す図
す図
【図２】本発明を用いた電界効果トランジスタの作製プ
ロセスフローを示す図
ロセスフローを示す図
【図３】本発明と従来例のＡｌＮ膜中のカーボン、酸素
の混入量のＳＩＭＳ比較を示す図
の混入量のＳＩＭＳ比較を示す図
【図４】ｎ型ＧａＡｓの熱処理前後におけるＥＬ２濃度
の比較を示す図
の比較を示す図
１ Ａｌ源であるトリメチルアミンアランのバブラー ２ ＧａＡｓ基板 ３ チャンバー ４ 電界効果トランジスタのチャンネル領域 ５ 高融点ゲート電極 ６ 中濃度注入領域 ７ 高濃度注入領域 ８ Ａｌ源としてトリメチルアルミニウムを用いて堆積
したＡｌＮ膜 ９ Ａｌ源としてトリメチルアルミニウムを用いた場合
のＡｌＮ膜中のＣ濃度 １０ Ａｌ源としてトリメチルアミンアランを用いた場
合のＡｌＮ膜中のＣ濃度 １１ Ａｌ源としてトリメチルアルミニウムを用いた場
合のＡｌＮ膜中のＯ濃度 １２ Ａｌ源としてトリメチルアミンアランを用いた場
合のＡｌＮ膜中のＯ濃度 １３ Ａｌ源としてトリメチルアルミニウムを用いたＡ
ｌＮ膜でｎ型ＧａＡｓの熱処理を行なった後のＥＬ２−
ＤＬＴＳ信号 １４ Ａｌ源としてトリメチルアミンアランを用いたＡ
ｌＮ膜でｎ型ＧａＡｓの熱処理を行なった後のＥＬ２−
ＤＬＴＳ信号 １５ 熱処理前のＥＬ２−ＤＬＴＳ信号
したＡｌＮ膜 ９ Ａｌ源としてトリメチルアルミニウムを用いた場合
のＡｌＮ膜中のＣ濃度 １０ Ａｌ源としてトリメチルアミンアランを用いた場
合のＡｌＮ膜中のＣ濃度 １１ Ａｌ源としてトリメチルアルミニウムを用いた場
合のＡｌＮ膜中のＯ濃度 １２ Ａｌ源としてトリメチルアミンアランを用いた場
合のＡｌＮ膜中のＯ濃度 １３ Ａｌ源としてトリメチルアルミニウムを用いたＡ
ｌＮ膜でｎ型ＧａＡｓの熱処理を行なった後のＥＬ２−
ＤＬＴＳ信号 １４ Ａｌ源としてトリメチルアミンアランを用いたＡ
ｌＮ膜でｎ型ＧａＡｓの熱処理を行なった後のＥＬ２−
ＤＬＴＳ信号 １５ 熱処理前のＥＬ２−ＤＬＴＳ信号
Claims (1)
- 【請求項１】イオン注入法により電界効果トランジスタ
の活性層を形成したガリウム砒素基板主面上に熱処理用
保護膜を堆積する工程において、Ａｌ源としてトリメチ
ルアミンアラン〔（ＣＨ3）3Ｎ：ＡｌＨ3〕を用いてＡ
ｌＮ膜の気相成長を行なう工程を有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237994A JPH0684893A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237994A JPH0684893A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0684893A true JPH0684893A (ja) | 1994-03-25 |
Family
ID=17023551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237994A Pending JPH0684893A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044658B2 (en) | 2007-07-30 | 2011-10-25 | Yamaha Corporation | Position detector |
-
1992
- 1992-09-07 JP JP4237994A patent/JPH0684893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044658B2 (en) | 2007-07-30 | 2011-10-25 | Yamaha Corporation | Position detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373785B2 (ja) | ホット・エレクトロン効果に耐性の半導体構造体の製造方法 | |
| US7528424B2 (en) | Integrated circuitry | |
| US4435447A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| US5767558A (en) | Structures for preventing gate oxide degradation | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| EP0588487A2 (en) | Method of making thin film transistors | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0684893A (ja) | 半導体装置の製造方法 | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| US4010290A (en) | Method of fabricating an ensulated gate field-effect device | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH06349821A (ja) | 半導体装置とその製造方法 | |
| JP2563455B2 (ja) | 半導体装置の製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR0168770B1 (ko) | 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 | |
| JPH0878695A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| JP3068277B2 (ja) | 半導体膜の形成方法 | |
| KR0139574B1 (ko) | 박막트랜지스터의 채널 폴리실리콘막 형성방법 | |
| KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 | |
| KR950013798B1 (ko) | 갈륨비소 전계효과 트랜지스터의 채널 활성화방법 | |
| JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
| JPH0666341B2 (ja) | 多層薄膜構造 | |
| KR940004411B1 (ko) | 박막 트랜지스터 수소 보호막 형성방법 | |
| JPS6043658B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20111027 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20121027 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20131027 |
|
| EXPY | Cancellation because of completion of term |