JPH0666341B2 - 多層薄膜構造 - Google Patents
多層薄膜構造Info
- Publication number
- JPH0666341B2 JPH0666341B2 JP17448986A JP17448986A JPH0666341B2 JP H0666341 B2 JPH0666341 B2 JP H0666341B2 JP 17448986 A JP17448986 A JP 17448986A JP 17448986 A JP17448986 A JP 17448986A JP H0666341 B2 JPH0666341 B2 JP H0666341B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- thin film
- iii
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はIII−V族化合物半導体による絶縁膜とその界
面現象を利用したデバイスの実現、また、製造プロセス
の安定化あるいはデバイスの信頼性の向上に繋がる半導
体材料上に形成した多層薄膜の構造に関する。
面現象を利用したデバイスの実現、また、製造プロセス
の安定化あるいはデバイスの信頼性の向上に繋がる半導
体材料上に形成した多層薄膜の構造に関する。
[従来の技術とその問題] 表面の安定化、金属−絶縁体−半導体(Metal-Insulato
r-Semiconductorの略称としてMISとするのが一般的
であり以後この略称を用いる)構造トランジスタの実現
等に重要な半導体と絶縁体の接触による界面物性を制御
する技術はIII−V族化合物半導体に対しては成功して
いない。
r-Semiconductorの略称としてMISとするのが一般的
であり以後この略称を用いる)構造トランジスタの実現
等に重要な半導体と絶縁体の接触による界面物性を制御
する技術はIII−V族化合物半導体に対しては成功して
いない。
たとえば、III−V族化合物半導体の代表であるガリウ
ムヒ素(GaAs)を例にとれば大気中に存在する酸素
や水分がGaAs表面を酸化し、このGaAs酸化層が
後に付着する絶縁膜との界面に挿入され易く、この界面
層等がGaAsと絶縁膜の界面準位密度を増大させる原
因となる場合がある。
ムヒ素(GaAs)を例にとれば大気中に存在する酸素
や水分がGaAs表面を酸化し、このGaAs酸化層が
後に付着する絶縁膜との界面に挿入され易く、この界面
層等がGaAsと絶縁膜の界面準位密度を増大させる原
因となる場合がある。
絶縁膜として通常用いられるSiO2膜はSiに対して
はSi表面のダングリング・ボンド(不対結合子)を閉
じる効果を有し、このダングリング・ボンドによる表面
準位密度を1010cm-2台にできることが実験的にも示され
ており、理論的にも予想されている。しかし、GaAs
等のIII−V族化合物半導体に対しては表面ダングリン
グ・ボンドを閉じるような絶縁膜として何があるのか、
現在模索段階にあるが、すでに絶縁膜として良く知られ
ているSiO2、Si3N4、Al2O3等に代って、
III−V族化合物絶縁膜を適用する以外、MISトラン
ジスタや表面安定化を実現する道はないのではないかと
考えられている。例えばジボラン(B2H6)とアンモ
ニア(HN3)から気相堆積法(以後、CVD法と略称
する)で作られるIII−V族化合物半導体である窒化ボ
ロン(BN)膜がインジウムリン(InP)の絶縁膜に
適用され、1010cm-2台の低い界面準位密度が得られてい
る。また窒化アルミニウム(AlN)やアルミニウムガ
リウムヒ素(AlGaAs)等がMIS構造用の絶縁膜
として分子線エピタキシャル成長法で形成されるなどII
I−V族化合物絶縁膜の検討が進んでいる。
はSi表面のダングリング・ボンド(不対結合子)を閉
じる効果を有し、このダングリング・ボンドによる表面
準位密度を1010cm-2台にできることが実験的にも示され
ており、理論的にも予想されている。しかし、GaAs
等のIII−V族化合物半導体に対しては表面ダングリン
グ・ボンドを閉じるような絶縁膜として何があるのか、
現在模索段階にあるが、すでに絶縁膜として良く知られ
ているSiO2、Si3N4、Al2O3等に代って、
III−V族化合物絶縁膜を適用する以外、MISトラン
ジスタや表面安定化を実現する道はないのではないかと
考えられている。例えばジボラン(B2H6)とアンモ
ニア(HN3)から気相堆積法(以後、CVD法と略称
する)で作られるIII−V族化合物半導体である窒化ボ
ロン(BN)膜がインジウムリン(InP)の絶縁膜に
適用され、1010cm-2台の低い界面準位密度が得られてい
る。また窒化アルミニウム(AlN)やアルミニウムガ
リウムヒ素(AlGaAs)等がMIS構造用の絶縁膜
として分子線エピタキシャル成長法で形成されるなどII
I−V族化合物絶縁膜の検討が進んでいる。
すなわち、III−V族化合物半導体上にその禁制帯幅よ
り広い禁制帯幅を持ったIII−V族化合物絶縁膜を形成
し、MISトランジスタや表面安定化膜へ適用しようと
いう動きが強まっている。しかし、上記のような製造等
によるBNやAlN膜等では薄膜合成時に合成室内に残
留している酸素を膜中に取込みやすく、これが絶縁膜内
に深い準位や、また界面準位を形成する要因となってい
る様子であり、このためMIS特性や界面準位密度等を
必ずしも制御出来ていない。
り広い禁制帯幅を持ったIII−V族化合物絶縁膜を形成
し、MISトランジスタや表面安定化膜へ適用しようと
いう動きが強まっている。しかし、上記のような製造等
によるBNやAlN膜等では薄膜合成時に合成室内に残
留している酸素を膜中に取込みやすく、これが絶縁膜内
に深い準位や、また界面準位を形成する要因となってい
る様子であり、このためMIS特性や界面準位密度等を
必ずしも制御出来ていない。
また、AlNやGaNはGaAs等と同じIII−V族化
合物半導体群ではあるが、安定な結晶構造はウルツ構造
であり、GaAsやInP等のせん亜鉛鉱とは異なるた
め、厚さ100Å程度以上の薄膜をGaAs等の上に形成
すると均質な薄膜状には形成しにくいという問題があ
る。
合物半導体群ではあるが、安定な結晶構造はウルツ構造
であり、GaAsやInP等のせん亜鉛鉱とは異なるた
め、厚さ100Å程度以上の薄膜をGaAs等の上に形成
すると均質な薄膜状には形成しにくいという問題があ
る。
本発明の目的はGaAs等のIII−V族化合物半導体上
に絶縁膜を形成した構造であって、界面準位低減および
界面物性を制御することのできる構造を与えることにあ
る。
に絶縁膜を形成した構造であって、界面準位低減および
界面物性を制御することのできる構造を与えることにあ
る。
[問題点を解決するための手段] すなわち本発明はGaAsの上にAlxGa1−xAs
(xは0.1<x≦1を示す)層、さらにその上にNを
Nを5×1019cm-3以上添加したAlxGa1−xA
sN(xは0.1<x≦1を示す)層を有することを特
徴とする多層薄膜構造である。
(xは0.1<x≦1を示す)層、さらにその上にNを
Nを5×1019cm-3以上添加したAlxGa1−xA
sN(xは0.1<x≦1を示す)層を有することを特
徴とする多層薄膜構造である。
[実施例] 以下、この発明を実施例に基づき詳細に説明する。
第1図(a)は本発明の多層薄膜ウエーハの模式的断面図
である。まずGaAs基板11の表面に電子濃度1×1016
cm-3のGaAs層12を厚さ1〜2μm、続いて不純物添
加することなしにAlxGa1−xAs(x=0.3)層1
3を1000Åの厚さで周知の有機金属熱分解エピタキシャ
ル法(MOCVD法)により形成した。この発明の顕著
な効果の一つはGaAs層12とAlxGa1−xAs
(x=0.3)層13のなす界面14の特性改良に起因するも
のである。なお、用いた基板温度は650℃であり、III族
のGaおよびAl原料にはトリメチルガリウム(TM
G)およびトリメチルアルミニウム(TMA)を用い、
V族のAs原料にはアルシン(AsH3)を用いた。こ
の後、AlxGa1−xAs(x=0.3)層13の表面よ
り窒素のイオン注入を行った。イオン注入原料には窒素
ガスを用い、加速電圧80KeVで行った。イオン注入量は
3×1021cm-2とした。その後、600℃での熱処理を加え
ることにより、AlxGa1−xAs(x=0.3)層13
の表面より約850ÅがAlxGa1−xAsN層である
アモルファス状高抵抗化領域15となり、1011Ωcm以上の
高い抵抗率となった。注入量は3×1021cm-2を実現する
には多大な時間を要するため、第1図(b)に示すように
MISダイオード特性を評価する領域についてのみイオ
ン注入を選択的に行った。アモルファス状となった領域
15については窒素のイオン注入量を1×1020cm-2以上に
すると再現性よく1011Ωcm以上の高い抵抗率が得られ
た。また、この窒素イオン注入によるアモルファス状高
抵抗化領域15を得るには窒素の体積濃度は5×1019cm-3
以上で得られることが分った。
である。まずGaAs基板11の表面に電子濃度1×1016
cm-3のGaAs層12を厚さ1〜2μm、続いて不純物添
加することなしにAlxGa1−xAs(x=0.3)層1
3を1000Åの厚さで周知の有機金属熱分解エピタキシャ
ル法(MOCVD法)により形成した。この発明の顕著
な効果の一つはGaAs層12とAlxGa1−xAs
(x=0.3)層13のなす界面14の特性改良に起因するも
のである。なお、用いた基板温度は650℃であり、III族
のGaおよびAl原料にはトリメチルガリウム(TM
G)およびトリメチルアルミニウム(TMA)を用い、
V族のAs原料にはアルシン(AsH3)を用いた。こ
の後、AlxGa1−xAs(x=0.3)層13の表面よ
り窒素のイオン注入を行った。イオン注入原料には窒素
ガスを用い、加速電圧80KeVで行った。イオン注入量は
3×1021cm-2とした。その後、600℃での熱処理を加え
ることにより、AlxGa1−xAs(x=0.3)層13
の表面より約850ÅがAlxGa1−xAsN層である
アモルファス状高抵抗化領域15となり、1011Ωcm以上の
高い抵抗率となった。注入量は3×1021cm-2を実現する
には多大な時間を要するため、第1図(b)に示すように
MISダイオード特性を評価する領域についてのみイオ
ン注入を選択的に行った。アモルファス状となった領域
15については窒素のイオン注入量を1×1020cm-2以上に
すると再現性よく1011Ωcm以上の高い抵抗率が得られ
た。また、この窒素イオン注入によるアモルファス状高
抵抗化領域15を得るには窒素の体積濃度は5×1019cm-3
以上で得られることが分った。
次にこのようなGaAs層12の上のAlxGa1−xA
s(x=0.3)層13に窒素イオン注入アモルファス状高
抵抗化領域15を形成したものを絶縁膜とし、この表面に
500μmφの直径で金属(実施例ではアルミニウム)を
蒸着してMISダイオードを試作し、この電圧(V)−
容量(C)特性を評価したところいわゆるヒステリシス
は示さず、界面準位密度も1010cm-2V−1台の低い値が
再現性よく得られた。また、この特性は窒素イオン注入
によるアモルファス状高抵抗化領域15の厚さを800Åか
ら980Åの間で変えた実験においてはほとんど変化する
ことなく、良好な特性を示した。
s(x=0.3)層13に窒素イオン注入アモルファス状高
抵抗化領域15を形成したものを絶縁膜とし、この表面に
500μmφの直径で金属(実施例ではアルミニウム)を
蒸着してMISダイオードを試作し、この電圧(V)−
容量(C)特性を評価したところいわゆるヒステリシス
は示さず、界面準位密度も1010cm-2V−1台の低い値が
再現性よく得られた。また、この特性は窒素イオン注入
によるアモルファス状高抵抗化領域15の厚さを800Åか
ら980Åの間で変えた実験においてはほとんど変化する
ことなく、良好な特性を示した。
次に、この多層薄膜ウエーハを表面安定化膜として使用
した例を示す。
した例を示す。
第2図にその模式的断面図を示すように、GaAs電解
効果トランジスタ(Field-Effect-Transistor:FE
T)のソース31とゲート32、およびドレイン33とゲート
32の間のGaAs表面34を本発明の膜構造で被覆したと
ころ、GaAsFETで問題視されている動作時の電流
の短期的、長期的変化、すなわちドリフトはほとんどな
くなった。この場合にはAlxGa1−xAs(x=0.
3)層13の厚さに関する制限は実質的になく、かつアモ
ルファス状高抵抗化領域15の厚さについてもAlxGa
1−xAs(x=0.3)層13の表面よりGaAs層12と
AlxGa1−xAs(x=0.3)層13のなす界面14か
ら、500Å以上離してもドリフトはほとんどなかった。
効果トランジスタ(Field-Effect-Transistor:FE
T)のソース31とゲート32、およびドレイン33とゲート
32の間のGaAs表面34を本発明の膜構造で被覆したと
ころ、GaAsFETで問題視されている動作時の電流
の短期的、長期的変化、すなわちドリフトはほとんどな
くなった。この場合にはAlxGa1−xAs(x=0.
3)層13の厚さに関する制限は実質的になく、かつアモ
ルファス状高抵抗化領域15の厚さについてもAlxGa
1−xAs(x=0.3)層13の表面よりGaAs層12と
AlxGa1−xAs(x=0.3)層13のなす界面14か
ら、500Å以上離してもドリフトはほとんどなかった。
一方、AlxGa1−xAs(x=0.3)層13の組成x
は0.1<x≦1であるが、特に0.2以上において、良好な
MISダイオード特性と表面安定化効果が得られた。
は0.1<x≦1であるが、特に0.2以上において、良好な
MISダイオード特性と表面安定化効果が得られた。
以上、本実施例ではAlxGa1−xAs(x>0.2)
層13をMOCVD法で形成したが、他の形成法であって
もよい。また、窒素イオン注入によるフモルファス状高
抵抗化領域15に代って、AlxGa1−xAs(0.1<
x≦1)層13をアンモニア(NH3)やヒドラジン(N
2H4)の雰囲気中で加熱処理し窒化することでも同様
な高抵抗化領域15を得ることができる。
層13をMOCVD法で形成したが、他の形成法であって
もよい。また、窒素イオン注入によるフモルファス状高
抵抗化領域15に代って、AlxGa1−xAs(0.1<
x≦1)層13をアンモニア(NH3)やヒドラジン(N
2H4)の雰囲気中で加熱処理し窒化することでも同様
な高抵抗化領域15を得ることができる。
第1図は本発明の多層薄膜構造を有するウエーハの模式
的断面図、第2図はそれをGaAsFETに適用した場
合のFETの模式的断面図である。 11……GaAs基板、12……GaAs層 13……AlxGa1−xAs層 14……界面 15……アモルファス状高抵抗化領域 31……ソース、32……ゲート 33……ドレイン、34……GaAs表面
的断面図、第2図はそれをGaAsFETに適用した場
合のFETの模式的断面図である。 11……GaAs基板、12……GaAs層 13……AlxGa1−xAs層 14……界面 15……アモルファス状高抵抗化領域 31……ソース、32……ゲート 33……ドレイン、34……GaAs表面
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812
Claims (1)
- 【請求項1】GaAsの上にAlxGa1−xAs(x
は0.1<x≦1を示す)層、さらにその上にNを5×
1019cm-3以上添加したAlxGa1−xAs層(x
は0.1<x≦1を示す)とを有することを特徴とする
多層薄膜構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17448986A JPH0666341B2 (ja) | 1986-07-23 | 1986-07-23 | 多層薄膜構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17448986A JPH0666341B2 (ja) | 1986-07-23 | 1986-07-23 | 多層薄膜構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6329935A JPS6329935A (ja) | 1988-02-08 |
JPH0666341B2 true JPH0666341B2 (ja) | 1994-08-24 |
Family
ID=15979378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17448986A Expired - Lifetime JPH0666341B2 (ja) | 1986-07-23 | 1986-07-23 | 多層薄膜構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0666341B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111425A (ja) * | 1990-08-31 | 1992-04-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3470077B2 (ja) | 2000-02-18 | 2003-11-25 | 三菱電機株式会社 | 放電発光装置 |
JP3448534B2 (ja) | 2000-02-18 | 2003-09-22 | 三菱電機株式会社 | 密着形イメージセンサユニット |
-
1986
- 1986-07-23 JP JP17448986A patent/JPH0666341B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6329935A (ja) | 1988-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3760663B2 (ja) | Iii族窒化物系化合物半導体素子の製造方法 | |
KR20040104959A (ko) | 도핑된 그룹 ⅲ-ⅴ 질화물 재료 및 이를 포함하는마이크로일렉트로닉 디바이스 및 디바이스 프리커서 구조물 | |
US6989556B2 (en) | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure | |
US20040207029A1 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
US4789421A (en) | Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal | |
JPH09249499A (ja) | Iii族窒化物半導体のエピタキシャル成長方法 | |
JP3428838B2 (ja) | Mis型電界効果トランジスタ | |
US5738722A (en) | III-V system compound semiconductor device and method for manufacturing the semiconductor device | |
JPH0666341B2 (ja) | 多層薄膜構造 | |
US5580382A (en) | Process for forming silicon doped group III-V semiconductors with SiBr.sub.4 | |
EP0439195B1 (en) | Method for fabricating a semiconductor device including a semi-insulating semiconductor layer | |
JPH0666342B2 (ja) | 多層薄膜構造の製造方法 | |
JPH0797567B2 (ja) | 薄膜の形成方法 | |
JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPH012318A (ja) | 薄膜の形成方法 | |
JP2674759B2 (ja) | 多層半導体ウェーハの製造方法 | |
JPH02199875A (ja) | 半導体素子およびその製造方法 | |
JPH1074700A (ja) | 半導体結晶成長方法 | |
JPH0684893A (ja) | 半導体装置の製造方法 | |
JP3104280B2 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
JPH0652742B2 (ja) | 半導体ウエ−ハの製造方法 | |
JPH0666343B2 (ja) | ▲iii▼―▲v▼族半導体ウェーハ | |
JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
JPH07169699A (ja) | 有機金属気相成長方法 |