JP3760663B2 - Iii族窒化物系化合物半導体素子の製造方法 - Google Patents

Iii族窒化物系化合物半導体素子の製造方法 Download PDF

Info

Publication number
JP3760663B2
JP3760663B2 JP9229199A JP9229199A JP3760663B2 JP 3760663 B2 JP3760663 B2 JP 3760663B2 JP 9229199 A JP9229199 A JP 9229199A JP 9229199 A JP9229199 A JP 9229199A JP 3760663 B2 JP3760663 B2 JP 3760663B2
Authority
JP
Japan
Prior art keywords
group iii
compound semiconductor
iii nitride
layer
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9229199A
Other languages
English (en)
Other versions
JP2000286449A (ja
Inventor
久喜 加藤
典克 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP9229199A priority Critical patent/JP3760663B2/ja
Publication of JP2000286449A publication Critical patent/JP2000286449A/ja
Application granted granted Critical
Publication of JP3760663B2 publication Critical patent/JP3760663B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明はIII族窒化物系化合物半導体素子及びその製造方法に関する。詳しくは、高品質のIII族窒化物系化合物半導体層を得るためのIII族窒化物系化合物半導体素子の製造方法の改良に関する。
【0002】
【従来の技術】
従来、導電性のシリコン基板上にIII族窒化物系化合物半導体層を積層した構成の素子が知られている。導電性のシリコン基板を用いることの利点として、基板に直接電極を接続することが可能となり、電極を接続するために半導体層を複雑にエッチングする工程が不要となることが挙げられる。また、半導体素子のチャージアップの問題も解消できる等の利点もある。III族窒化物系化合物半導体素子は、短波長の発光素子、レーザーダイオード、各種電子デバイスとして利用される。
【0003】
【発明が解決しようとする課題】
高品質の素子を再現性良く、かつ高い歩留まりで得るためには、基板ウエハー上にIII族窒化物系化合物半導体層をその全域において均質に成長させる必要がある。しかしながら、本発明者らが、シリコン基板上にMOCVD法により成長させたIII族窒化物系化合物半導体層を観察したところ、その中央部分と周縁部分とで結晶の様子が異なっていた。すなわち、中央部分では設計通りに結晶性良くIII族窒化物系化合物半導体層がエピタキシャル成長しているものの、周縁部分ではIII族窒化物系化合物半導体層の結晶性が低下していた。
本発明者らの検討によれば、かかる周縁部分での結晶性の低下はMOCVD法を実行するときの高温でシリコン基板の材料が蒸発し、III族窒化物系化合物半導体層中へ拡散することによるものと考えられる。また、シリコンがIII族窒化物系化合物半導体層中に拡散するとIII族窒化物系化合物半導体の伝導型及び導電率にも影響がでるため好ましくない。
【0004】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされたものであり、高品質のIII族窒化物系化合物半導体素子を得るための新規な製造方法を提供することを目的とする。その構成は以下の通りである。
シリコン基板の側壁を拡散防止層で被覆した状態でIII族窒化物系化合物半導体を前記シリコン基板の上面に成長させる、ことを特徴とするIII族窒化物系化合物半導体素子の製造方法。
【0005】
上記の製造方法によれば、III族窒化物系化合物半導体層を成長させるとき当該III族窒化物系化合物半導体層に最も近いシリコン基板の側壁が酸化シリコン層で覆われるため、基板材料であるシリコンがそこから蒸発することが防止される。これにより、基板由来の不純物がIII族窒化物系化合物半導体層に拡散することが防止され、その結果、結晶性に優れ、かつ全域で均質のIII族窒化物系化合物半導体層が形成される。また、III族窒化物系化合物半導体層の伝導型及び導電率も安定する。もって、高品質のIII族窒化物系化合物半導体素子を再現性良く製造することができる。
【0006】
【発明の実施の形態】
上記において、拡散防止層はIII族窒化物系化合物半導体を成長させるとき、その成長温度及び環境において安定であって、シリコン基板の材料が蒸発することを防止できるものであれば特にその材料は限定されない。例えば、酸化シリコンや窒化シリコンなどを挙げることができる。
かかる拡散防止層の形成方法も特に限定されるものではなく、CVD法やスパッタ法等の一般的な方法が採用できる。
拡散防止層が酸化シリコン製のときは、基板を酸素や水の雰囲気下で高温処理するか若しくは所定のエッチャント(HO、H、NHOH混合液)へ基板を浸漬することによりこれを形成することができる。なお、このような酸化処理を行うとシリコン基板の裏面にも酸化シリコン層が形成される場合があるが、この発明は基板裏面への酸化シリコン層、即ち拡散防止層の形成を除外するものではない。換言すれば、III族窒化物系化合物半導体を成長させる面以外のシリコン基板の面を当該拡散防止層で被覆する。
【0007】
シリコンによる汚染を回避したいIII族窒化物系化合物半導体層を成長させる前までに拡散防止層はシリコン基板の側壁へ形成される。
AlNやGaN等のIII族窒化物系化合物半導体からなる低温成長バッファ層を用いるときは、その形成時にはシリコンの蒸発量が少ない。従って、当該バッファ層を形成した後、シリコン基板を酸化処理して酸化シリコン製の拡散防止層を形成する。なお、このときIII族窒化物系化合物半導体からなるバッファ層は酸化処理の影響を受けない。
また、n層のIII族窒化物系化合物半導体にはシリコンが拡散してもその伝導型に影響が出ないので、発光素子の場合、nクラッド層を形成した後、活性層及びp型クラッド層を形成する前に当該酸化処理を行っても良い。
また、シリコン基板表面へ酸化シリコンのストライプ層を形成する所謂LEO法(Appl.Phys.Lett.71(18)、3 Nov.1997参照)を実行するときには、当該酸化シリコンのストライプ層を形成するステップを実行する際に、若しくはそのステップの前後に当該シリコン基板の側面へ酸化シリコン層を形成することが好ましい。
拡散防止層の膜厚は特に限定されないが、0.02〜1.0μmとすることが好ましい。
【0008】
III族窒化物系化合物半導体は、一般式としてAlGaIn1ーXーYN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)で表されるものであるが、更にIII族元素としてボロン(B)、タリウム(Tl)を含んでもよく、また、窒素(N)の一部を、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても良い。III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。
III族窒化物系化合物半導体層の形成方法は特に限定されないが、例えば、周知の有機金属化合物気相成長法(この明細書で、「MOCVD法」という。)により形成される。また、周知の分子線結晶成長法(MBE法)やハライド系気相成長法(HVPE法)等によっても形成することができる。
III族窒化物系化合物半導体の層は素子の種類、目的に応じて複数設ける。例えば、後述の実施例における発光素子では、n型III族窒化物系化合物半導体層、発光層、p型III族窒化物系化合物半導体層を形成する。
【0009】
III族窒化物系化合物半導体を成長させるときの温度が高いほど、シリコン基板からのシリコンの脱離量が多くなる。従って、その成長温度が800〜1200℃であるIII族窒化物系化合物半導体を成長させる前までに、シリコン基板の側壁に拡散防止層を形成しておくことが好ましい。
したがって,
【0010】
III族窒化物系化合物半導体層を積層した後、拡散防止層を除去する。この拡散防止層を残存させても良い。
【0011】
【実施例】
次にこの発明の実施例について説明する.
(第1実施例)
図1に本発明の製造方法により作製した発光素子10の構成を示す。各層のスペックは次の通りである。
Figure 0003760663
バッファ層14及び各半導体層の成長はMOCVD法により行われる。この成長法においては、アンモニアガスとIII族元素のアルキル化合物ガス、例えばトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)やトリメチルインジウム(TMI)とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。勿論、各半導体層の形成方法はこれに限定されるものではなく、周知のMBE法によっても形成することができる。
【0012】
nクラッド層15は発光層16側の低電子濃度n層とバッファ層14側の高電子濃度n層となる2層構造とすることができる。
発光層16は超格子構造のものに限定されない。発光素子の構成としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層16とpクラッド層17との間にマグネシウム等のアクセプタをドープしたバンドキャップの広いAlGaIn1−X−YN(0≦X≦1、0≦Y≦1、X+Y≦1)層を介在させることができる。これは発光層16の中に注入された電子がpクラッド層17に拡散するのを防止するためである。
pクラッド層17を発光層16側の低ホール濃度p層と電極側の高ホール濃度p層とからなる2層構造とすることができる。
【0013】
以下、図1及び図2を参照しながら実施例の発光素子10の製造方法を説明する。
まず、Si(111)面にTiN層13が形成される。成長の方法はThinSolid Films 271(1995) 108〜116頁を参照されたい。その後、TiN/Siサンプルをスパッタ装置からMOCVD装置のチャンバ内に移し変える。このチャンバ内へ水素ガスを流通させながら当該サンプルを1000℃まで昇温させて5分間維持する。
【0014】
その後、AlGaNバッファ層14を成長させる(図2(a))。
次に、バッファ層/TiN/Siサンプル30を一旦MOCVD装置のチャンバ内から取りだし、水蒸気で酸化する装置へ移す。そして、当該酸化膜形成装置内で900℃の条件下15分間放置する。これにより、基板11の側面11s及び底面11bの表面が酸化され、酸化シリコンからなる拡散防止層18が形成される(図2(b))。本実施例では、水蒸気による酸化処理をMOCVD装置とは別の装置で行ったが、もちろんMOCVD装置チャンバ内で同様の処理を行うこともできる。また、酸化処理は水蒸気によるものに限られず、他の一般的な方法を採用できることは言うまでもない。
【0015】
その後、サンプル30をMOCVD装置のチャンバ内にもどし、常法に従いnクラッド層15、発光層16、及びpクラッド層17が順次積層される(図2(c))。
各半導体層の成長は約1000℃の高温で行われるが、予め基板側面及び底面が高温に安定な酸化シリコンにより被覆されているため、基板材料であるシリコンが基板表面より蒸発し各半導体層に拡散することが防止される。これにより、結晶性に優れた各半導体層を成長させることができる。また、基板由来のシリコンがIII族窒化物系化合物半導体層に拡散すればドナー不純物として挙動するためIII族窒化物系化合物半導体層の導電率に影響するが、かかるシリコンの拡散を防止することにより半導体層の導電率を変化させるおそれがなくなる。その結果、所望の伝導型及び導電率を有するIII族窒化物系化合物半導体層を再現性良く成長させることができる。
【0016】
続いて、ドライエッチング、ウエットエッチング等のエッチングにより拡散防止層18を除去する(図2(d))。
【0017】
透光性電極19は金を含む薄膜であり、pクラッド層17の上面の実質的な全面を覆って積層される。p電極20も金を含む材料で構成されており、蒸着により透光性電極19の上に形成される。
なお、Si基板11がn電極となる。そして、その所望の位置にワイヤーがボンディングされる。
【0018】
(第3実施例)
図3に本発明の第3実施例に係る製造方法を示す。
この実施例では、まずシリコン基板11の全面に酸化シリコン層38を形成する。そして、シリコン基板11の上面の酸化シリコン層を常法によりパターンニングしてELOパターン31を形成する(図3(a)参照)。
その後、MOCVD法を実行して基板11の上面にn−GaN層35を形成する。このn−GaN層35はELO(Eptaxial Lateral Overgrowth)成長により好適な結晶性を有する(図3(b)参照)。
続いて、発光層36及びp−GaN層37を同じくMOCVD法で形成する。これらIII族窒化物系化合物半導体層35〜37は前の実施例のIII族窒化物系化合物半導体層15〜17とそれぞれ同等の層である(図3(c)参照)。
そして、酸化シリコン層38を除去し、透光性電極39を蒸着して図3(d)の素子構成を得る。
【0019】
本発明が適用される素子は上記の発光ダイオードに限定されるものではなく、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、FET等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスにも適用できる。
また、これらの素子の中間体としての積層体にも本発明は適用されるものである。
【0020】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【0021】
(11) シリコン基板の側壁を拡散防止層で被覆した状態でIII族窒化物系化合物半導体を前記シリコン基板の上面に成長させる、ことを特徴とする積層体の製造方法。
(12) 前記III族窒化物系化合物半導体の成長温度は800〜1200℃である、ことを特徴とする(11)に記載の製造方法。
(13) 前記拡散防止層は酸化シリコン又は窒化シリコンからなる、ことを特徴とする(11)又は(12)に記載の製造方法。
(14) 前記拡散防止層を除去するステップが更に含まれる、ことを特徴とする(11)〜(13)のいずれかに記載の製造方法。
(15) シリコン基板上とその上に形成されたIII族窒化物系化合物半導体層からなる積層体であって、
前記III族窒化物系化合物半導体層は前記シリコン基板の側壁を拡散防止層で被覆した状態で形成されたものである、ことを特徴とする積層体。
(16) 前記III族窒化物系化合物半導体の成長温度は800〜1200℃である、ことを特徴とする(15)に記載の積層体。
(17) 前記拡散防止層は酸化シリコン又は窒化シリコンからなる、ことを特徴とする(15)又は(16)に記載の積層体。
(21) シリコン基板にIII族窒化物系化合物半導体層を形成するステップと、
少なくとも一層のIII族窒化物系化合物半導体層を形成した後に前記シリコン基板の前記III族窒化物系化合物半導体層が形成されない面に酸化シリコン層を形成するステップと、を含んでなるIII族窒化物系化合物半導体素子の製造方法。
(22) シリコン基板にIII族窒化物系化合物半導体層を形成するステップと、
前記ステップにより形成されたIII族窒化物系化合物半導体層/シリコン基板積層体において前記シリコン基板を選択的に酸化するステップと、を含んでなるIII族窒化物系化合物半導体素子の製造方法。
(23) シリコン基板に少なくとも一層のIII族窒化物系化合物半導体層を形成するステップと、
前記III族窒化物系化合物半導体層/シリコン基板積層体において少なくとも前記シリコン基板の側面にシリコンが前記III族窒化物系化合物半導体層に拡散することを防止する拡散防止層を形成するステップと、を含んでなるIII族窒化物系化合物半導体素子の製造方法。
(24) 前記拡散防止層は酸化シリコン又は窒化シリコンである、ことを特徴とする(24)に記載の製造方法。
(25) 前記拡散防止層を除去するステップが更に含まれている、ことを特徴とする(23)又は(24)に記載の製造方法。
(51) シリコン基板にIII族窒化物系化合物半導体層を形成するステップと、
少なくとも一層のIII族窒化物系化合物半導体層を形成した後に前記シリコン基板の前記III族窒化物系化合物半導体層が形成されない面に酸化シリコン層を形成するステップと、を含んでなる積層体の製造方法。
(52) シリコン基板にIII族窒化物系化合物半導体層を形成するステップと、
前記ステップにより形成されたIII族窒化物系化合物半導体層/シリコン基板積層体において前記シリコン基板を選択的に酸化するステップと、を含んでなる積層体の製造方法。
(53) シリコン基板に少なくとも一層のIII族窒化物系化合物半導体層を形成するステップと、
前記III族窒化物系化合物半導体層/シリコン基板積層体において少なくとも前記シリコン基板の側面にシリコンが前記III族窒化物系化合物半導体層に拡散することを防止する拡散防止層を形成するステップと、を含んでなる積層体の製造方法。
(54) 前記拡散防止層は酸化シリコン又は窒化シリコンである、ことを特徴とする請求項(53)に記載の製造方法。
(55) 前記拡散防止層を除去するステップが更に含まれている、ことを特徴とする請求項(53)又は(54)に記載の製造方法。
【図面の簡単な説明】
【図1】本実施例の発光素子10の構成を示した図である。
【図2】同じく発光素子10の製造方法を示した工程図である。
【図3】本発明の他の実施例の製造方法を示す工程図である。
【符号の説明】
10 発光素子
11 基板
12 Al層
13 TiN層
14 バッファ層
15 nクラッド層
16 発光層
17 pクラッド層
18 拡散防止層

Claims (6)

  1. シリコン基板に第1のIII族窒化物系化合物半導体層を低温成長バッファ層として形成するステップと、
    前記第1のIII族窒化物系化合物半導体層を形成した後に前記シリコン基板の前記第1のIII族窒化物系化合物半導体層が形成されない面に拡散防止層を形成するステップと、
    その後、前記第1のIII族窒化物系化合物半導体層の上に第2のIII族窒化物系化合物半導体層を成長させるステップと、
    を含んでなるIII族窒化物系化合物半導体素子の製造方法。
  2. 前記拡散防止層を形成するステップは、前記第1のIII族窒化物系化合物半導体層を形成したシリコン基板を酸化処理することにより行う、ことを特徴とする請求項1に記載の製造方法。
  3. 前記第1のIII族窒化物系化合物半導体層はAlGaNバッファ層である、ことを特徴とする請求項1又は2に記載の製造方法。
  4. 前記第2のIII族窒化物系化合物半導体層の成長温度は800〜1200℃である、ことを特徴とする請求項1〜3のいずれかに記載の製造方法。
  5. 前記拡散防止層は酸化シリコン又は窒化シリコンからなる、ことを特徴とする請求項1に記載の製造方法。
  6. 前記拡散防止層を除去するステップが更に含まれる、ことを特徴とする請求項1〜5のいずれかに記載の製造方法。
JP9229199A 1999-03-31 1999-03-31 Iii族窒化物系化合物半導体素子の製造方法 Expired - Fee Related JP3760663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9229199A JP3760663B2 (ja) 1999-03-31 1999-03-31 Iii族窒化物系化合物半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9229199A JP3760663B2 (ja) 1999-03-31 1999-03-31 Iii族窒化物系化合物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2000286449A JP2000286449A (ja) 2000-10-13
JP3760663B2 true JP3760663B2 (ja) 2006-03-29

Family

ID=14050324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9229199A Expired - Fee Related JP3760663B2 (ja) 1999-03-31 1999-03-31 Iii族窒化物系化合物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3760663B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4710139B2 (ja) * 2001-01-15 2011-06-29 豊田合成株式会社 Iii族窒化物系化合物半導体素子
US6541799B2 (en) 2001-02-20 2003-04-01 Showa Denko K.K. Group-III nitride semiconductor light-emitting diode
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电(江西)有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2009038070A (ja) * 2007-07-31 2009-02-19 Toyota Motor Corp 窒化物半導体装置とその製造方法
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
JP5857573B2 (ja) * 2011-09-16 2016-02-10 富士通株式会社 化合物半導体装置の製造方法
EP2824719A4 (en) * 2012-07-23 2016-01-06 Sino Nitride Semiconductor Co COMPOSITE SUPPLEMENT WITH PROTECTIVE LAYER FOR PREVENTING THE DIFFUSION OF METALS
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備

Also Published As

Publication number Publication date
JP2000286449A (ja) 2000-10-13

Similar Documents

Publication Publication Date Title
JP3760663B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US6593016B1 (en) Group III nitride compound semiconductor device and producing method thereof
JP3700492B2 (ja) Iii族窒化物系化合物半導体素子
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
JP3963068B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
JP3728332B2 (ja) 化合物半導体発光素子
EP0497350B2 (en) Crystal growth method for gallium nitride-based compound semiconductor
JP3812368B2 (ja) Iii族窒化物系化合物半導体素子及びその製造方法
US20020014629A1 (en) Group III nitride compound semiconductor device and method for producing the same
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JPH06232451A (ja) p型窒化ガリウムの成長方法
JP2006108585A (ja) Iii族窒化物系化合物半導体発光素子
TW200306019A (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor component, and method for producing group III nitride compound semiconductor substrate
JP2001230447A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2000091234A (ja) 窒化物系iii−v族化合物半導体の製造方法
JP3251046B2 (ja) 化合物半導体の成長方法、化合物半導体発光素子及びその製造方法
JP3898798B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP4465748B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US7795118B2 (en) Gallium nitride based compound semiconductor device including compliant substrate and method for manufacturing the same
JP3080155B2 (ja) 窒化ガリウム半導体層を有する半導体装置及びその製造方法
JP5313816B2 (ja) 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法
JP3692867B2 (ja) Iii族窒化物系化合物半導体素子
JP2012204540A (ja) 半導体装置およびその製造方法
JP3874779B2 (ja) Geドープn型III族窒化物半導体層状物及びその製造方法、ならびにそれを用いたIII族窒化物半導体発光素子
JP3561243B2 (ja) 化合物半導体の成長方法及び化合物半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3760663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees