JPH04111425A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04111425A JPH04111425A JP23151190A JP23151190A JPH04111425A JP H04111425 A JPH04111425 A JP H04111425A JP 23151190 A JP23151190 A JP 23151190A JP 23151190 A JP23151190 A JP 23151190A JP H04111425 A JPH04111425 A JP H04111425A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- less
- stress
- silicon
- nitrogen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 37
- 230000000052 comparative effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 230000035882 stress Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000032683 aging Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カバー膜等に用いられるシリコン系酸化膜を
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
近時、カバー膜等に用いられるシリコン系酸化膜として
は、耐質性の優れた、かつヒロック、メタルボイド等の
抑制効果を促すことができるものが要求されている。
は、耐質性の優れた、かつヒロック、メタルボイド等の
抑制効果を促すことができるものが要求されている。
〔従来の技術］
半導体装置の製造に際し、シリコン系酸化膜は重要な役
割を果たしており、即ち半導体素子の表面保護膜（パッ
シベーション膜）、選択拡散用被膜、配線間の絶縁膜等
として用いられることはよく知られたことである。この
シリコン系酸化膜としては従来ＳｉＯ□ （二酸化シリ
コン）組成のものが使用されており、この５ｉｆｔ膜の
形成法としては、最近反応ガスをプラズマ化（プラズマ
状態）して化学反応を促進させるプラズマＣＶＤ（Ｐｌ
ａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｆｔｉｏｎ）法が用いられており
注目されている。このプラズマＣＶＤ法は膜形成時の温
度を、通常の高温で行うＣＶＤ法よりも数百度低くする
ことができ、しかも、耐湿性等についても通常の高温Ｃ
ＶＤ法で形成した場合よりも優れた膜を形成することが
できるという利点がある。このため、プラズマＣＶＤ法
で形成したシリコン系酸化膜を半導体装置の表面保護膜
、配線間の絶縁膜等として用いることが行われている。
割を果たしており、即ち半導体素子の表面保護膜（パッ
シベーション膜）、選択拡散用被膜、配線間の絶縁膜等
として用いられることはよく知られたことである。この
シリコン系酸化膜としては従来ＳｉＯ□ （二酸化シリ
コン）組成のものが使用されており、この５ｉｆｔ膜の
形成法としては、最近反応ガスをプラズマ化（プラズマ
状態）して化学反応を促進させるプラズマＣＶＤ（Ｐｌ
ａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｆｔｉｏｎ）法が用いられており
注目されている。このプラズマＣＶＤ法は膜形成時の温
度を、通常の高温で行うＣＶＤ法よりも数百度低くする
ことができ、しかも、耐湿性等についても通常の高温Ｃ
ＶＤ法で形成した場合よりも優れた膜を形成することが
できるという利点がある。このため、プラズマＣＶＤ法
で形成したシリコン系酸化膜を半導体装置の表面保護膜
、配線間の絶縁膜等として用いることが行われている。
従来、プラズマＣＶＤ法によるシリコン系酸化膜は、反
応ガスであるＳ ｉＨ４ガスとＮ、Ｏガス（０２ガスま
たはＴＥＯＳガス）を高周波もしくはマイクロ波でプラ
ズマ状態に励起して反応させることにより形成される。
応ガスであるＳ ｉＨ４ガスとＮ、Ｏガス（０２ガスま
たはＴＥＯＳガス）を高周波もしくはマイクロ波でプラ
ズマ状態に励起して反応させることにより形成される。
このようにして得られたプラズマＣＶＤ法によるシリコ
ン系酸化膜はその形成条件により多少異なるが、通常屈
折率が１．４５０〜１．５５で赤外吸収スペクトルが１
０５０〜１１００ｃＩｌ−’ ８００〜８１０ｃａ＋
−’ ４５０〜４６０ｃｍ−’である略Ｓｉｎ、構造
のものである。
ン系酸化膜はその形成条件により多少異なるが、通常屈
折率が１．４５０〜１．５５で赤外吸収スペクトルが１
０５０〜１１００ｃＩｌ−’ ８００〜８１０ｃａ＋
−’ ４５０〜４６０ｃｍ−’である略Ｓｉｎ、構造
のものである。
上記したようにシリコン系酸化膜は半導体装置を形成す
る際広く使用されているが、その膜質等によって半導体
の特性を大きく変える要因になっており、特に耐湿性等
が劣化し易く、配線材料にヒロック、メタルボイド等の
損傷を与えることがあるという問題があった。耐湿性等
の不良要因がＭＯ３Ｅデバイスにおける酸化膜界面に影
響を及ぼす例はＳＲＡＭ等のアクセス劣化やメモリデバ
イス全般におけるホットキャリア効果等例を挙げると限
り無いものがある。
る際広く使用されているが、その膜質等によって半導体
の特性を大きく変える要因になっており、特に耐湿性等
が劣化し易く、配線材料にヒロック、メタルボイド等の
損傷を与えることがあるという問題があった。耐湿性等
の不良要因がＭＯ３Ｅデバイスにおける酸化膜界面に影
響を及ぼす例はＳＲＡＭ等のアクセス劣化やメモリデバ
イス全般におけるホットキャリア効果等例を挙げると限
り無いものがある。
そこで、本発明は、耐質性の優れた、かつ配線材料の損
傷（ヒロック、メタルボイド）抑制効果を促すシリコン
系酸化膜を形成することができる半導体装置の製造方法
を提供することにある。
傷（ヒロック、メタルボイド）抑制効果を促すシリコン
系酸化膜を形成することができる半導体装置の製造方法
を提供することにある。
第１の発明による半導体装置の製造方法は上記目的達成
のため、窒素濃度がＩ ＸＩＯ”ｃｍ−’以上１×１０
！！ｃｌ−３以下で、かつ屈折率が１．４８以上１．５
３以下であるシリコン系酸化膜を形成する工程を含むも
のである。
のため、窒素濃度がＩ ＸＩＯ”ｃｍ−’以上１×１０
！！ｃｌ−３以下で、かつ屈折率が１．４８以上１．５
３以下であるシリコン系酸化膜を形成する工程を含むも
のである。
第１の発明において、窒素濃度の下限を１×１０”ｅｌ
ｌ−’（屈折率の下限を１．４８）としたのは１×１０
１９ｃ「！より小さ（なるとリークが生じ易くアクセス
劣化が生じ易くなり実用上好ましくないからであり、ま
た窒素濃度の上限をＩ ＸＩＯ”ＣＩ−’ （屈折率の
上限を１．５３）としたのはＳｉＮ成分の占める割合が
多くなり実質的に５ｉＯｚではなくなりＳｉＮの性質を
引き継いでしまい実用上好ましくないからである。
ｌ−’（屈折率の下限を１．４８）としたのは１×１０
１９ｃ「！より小さ（なるとリークが生じ易くアクセス
劣化が生じ易くなり実用上好ましくないからであり、ま
た窒素濃度の上限をＩ ＸＩＯ”ＣＩ−’ （屈折率の
上限を１．５３）としたのはＳｉＮ成分の占める割合が
多くなり実質的に５ｉＯｚではなくなりＳｉＮの性質を
引き継いでしまい実用上好ましくないからである。
第１の発明においては、シリコン系酸化膜内応力が−２
，５Ｘ １０”ｄｙｎｅｓ ／ｃ１１−３以下である場
合であってもよく、この場合その後の熱処理によって内
部応力が圧縮応力から引張り応力に変動させないように
することができ、Ａｆ等の配線にヒロック、メタルボイ
ド等の損傷を与え難くすることができ好ましい。
，５Ｘ １０”ｄｙｎｅｓ ／ｃ１１−３以下である場
合であってもよく、この場合その後の熱処理によって内
部応力が圧縮応力から引張り応力に変動させないように
することができ、Ａｆ等の配線にヒロック、メタルボイ
ド等の損傷を与え難くすることができ好ましい。
第２の発明による半導体装置の製造方法は上記目的達成
のため、窒素濃度がｌ Ｘ１０１９０ｍ−’以上１ＸＩ
Ｏ”ｃｍ−３以下で、かつ膜内応力が−２，５×１０９
ｄｙｎｅｓ ／ ｃｍ −３以下であるシリコン系酸化
膜を形成する工程を含むものである。
のため、窒素濃度がｌ Ｘ１０１９０ｍ−’以上１ＸＩ
Ｏ”ｃｍ−３以下で、かつ膜内応力が−２，５×１０９
ｄｙｎｅｓ ／ ｃｍ −３以下であるシリコン系酸化
膜を形成する工程を含むものである。
第２の発明において、窒素濃度の下限をｌＸｌ０Ｉ″Ｃ
１１−３としたのはＩ ＸＩＯ”ｃｍ−’より小さくな
るとリークが生じ易くアクセス劣化が生じ易くなり実用
上好ましくないからであり、また窒素濃度の上限を１×
１０”Ｃ１１−３としたのはＳｉＮ成分の旨める割合が
多くなり実質的にＳ ｉ Ｏ，ではなくなりＳｉＮの性
質を引き継いでしまい実用上好ましくないからである。
１１−３としたのはＩ ＸＩＯ”ｃｍ−’より小さくな
るとリークが生じ易くアクセス劣化が生じ易くなり実用
上好ましくないからであり、また窒素濃度の上限を１×
１０”Ｃ１１−３としたのはＳｉＮ成分の旨める割合が
多くなり実質的にＳ ｉ Ｏ，ではなくなりＳｉＮの性
質を引き継いでしまい実用上好ましくないからである。
また、膜内応力の上限を−２，５×１０９ｄｙｎｅｓ
／ｃｘａ−２としたのは、−２，５Ｘ １０９ｄｙｎｅ
ｓ／ ｅｌｌ −”より大きくなると内部応力が圧縮応
力から引張り応力に変動してしまいＡ１等の配線にヒロ
ック、メタルボイド等の損傷が生じ易くなり実用上好ま
しくないからである。
／ｃｘａ−２としたのは、−２，５Ｘ １０９ｄｙｎｅ
ｓ／ ｅｌｌ −”より大きくなると内部応力が圧縮応
力から引張り応力に変動してしまいＡ１等の配線にヒロ
ック、メタルボイド等の損傷が生じ易くなり実用上好ま
しくないからである。
後述する第３図及び第４図に示すように、比較例試料で
はリークし易くアクセス劣化が生じ易（なっていて膜質
が劣化しているのに対し、本発明試料ではリークし難く
アクセス劣化が生じ難くなっていて膜質がほとんど劣化
していないことが判った。
はリークし易くアクセス劣化が生じ易（なっていて膜質
が劣化しているのに対し、本発明試料ではリークし難く
アクセス劣化が生じ難くなっていて膜質がほとんど劣化
していないことが判った。
以下、本発明を図面に基づいて説明する。
まず、Ｓ ｉ Ｈ４ガス５０ｃｃ ７分、Ｎ、Ｏガス５
００ｃｃ／分、ＲＦパワー１５０Ｗ、成長温度３５０℃
及び成長圧力Ｉ ＴｏｒｒによるプラズマＣＶＤ法によ
りＳｉ基板上に膜厚が例えば１０００〜３０００人のシ
リコン酸化膜を形成して本発明試料を作製し、またＳｉ
Ｈ４ガス４０ｃｃ／分、Ｎ、Ｏガス１６００ｃｃ／分、
ＲＦパワー１５０Ｗ、成長温度３５０℃及び成長圧力Ｉ
Ｔ。
００ｃｃ／分、ＲＦパワー１５０Ｗ、成長温度３５０℃
及び成長圧力Ｉ ＴｏｒｒによるプラズマＣＶＤ法によ
りＳｉ基板上に膜厚が例えば１０００〜３０００人のシ
リコン酸化膜を形成して本発明試料を作製し、またＳｉ
Ｈ４ガス４０ｃｃ／分、Ｎ、Ｏガス１６００ｃｃ／分、
ＲＦパワー１５０Ｗ、成長温度３５０℃及び成長圧力Ｉ
Ｔ。
ｒｒによるプラズマＣＶＤ法によりＳｉ基板上に膜厚が
例えば１０００〜３０００人のシリコン酸化膜を形成し
て比較例試料を作製した。
例えば１０００〜３０００人のシリコン酸化膜を形成し
て比較例試料を作製した。
次に、この本発明試料と比較例試料のシリコン酸化膜中
のＮ濃度を調べたところ、第１図及び第２図に示すよう
に、本発明試料ではＮ濃度が３×ＩＱ１９ｃｍ−”程度
であり、比較例試料ではＮ濃度がＩＸ ＩＱ１９ｃｍ弓
より小さく ８ ＸＩＯ”ｃｍ−’程度であった。
のＮ濃度を調べたところ、第１図及び第２図に示すよう
に、本発明試料ではＮ濃度が３×ＩＱ１９ｃｍ−”程度
であり、比較例試料ではＮ濃度がＩＸ ＩＱ１９ｃｍ弓
より小さく ８ ＸＩＯ”ｃｍ−’程度であった。
なお、本発明試料の屈折率は１．５３であり、比較例試
料の屈折率は１．４６であった。
料の屈折率は１．４６であった。
次に、この本発明試料と比較例試料を用い、本発明の効
果を実験結果に基づいて説明する。
果を実験結果に基づいて説明する。
まず、第３図（ａ）、（ｂ）は２５０℃、１０００秒、
１０Ｖでエージング処理した後の正特性のトランジスタ
特性（■。ニドレイン電流−■、：ゲート電圧特性）を
示す図であり、第３図（ａ）が本発明試料の１．−Ｖ、
特性を示す図であり、第３図（ｂ）が比較例試料の！。
１０Ｖでエージング処理した後の正特性のトランジスタ
特性（■。ニドレイン電流−■、：ゲート電圧特性）を
示す図であり、第３図（ａ）が本発明試料の１．−Ｖ、
特性を示す図であり、第３図（ｂ）が比較例試料の！。
−■。特性を示す図である。
この第３図（ａ）、（ｂ）から、比較例試料ではリーク
し易くアクセス劣化が生じ易くなっていて膜質が劣化し
ているのに対し、本発明試料ではリークし難くアクセス
劣化が生じ難くなっていて膜質がほとんど劣化していな
いことが判った。
し易くアクセス劣化が生じ易くなっていて膜質が劣化し
ているのに対し、本発明試料ではリークし難くアクセス
劣化が生じ難くなっていて膜質がほとんど劣化していな
いことが判った。
次に、第４図（ａ）、（ｂ）は２５０℃、１０００秒−
１０ｖでエージング処理した後のチャージングポングカ
レント特性（Ｉｃｐ特性）を示す図であり、第４図（ａ
）が本発明試料のＩｃｐ特性を示す図であり、第４図（
ｂ）が比較例試料のＩｃｐ特性を示す図である。そして
、横軸はゲート電圧（ＶＧ）であり、縦軸は電流値であ
る。
１０ｖでエージング処理した後のチャージングポングカ
レント特性（Ｉｃｐ特性）を示す図であり、第４図（ａ
）が本発明試料のＩｃｐ特性を示す図であり、第４図（
ｂ）が比較例試料のＩｃｐ特性を示す図である。そして
、横軸はゲート電圧（ＶＧ）であり、縦軸は電流値であ
る。
この第４図（ａ）、（ｂ）から、比較例試料ではリーク
し易くなっていて膜質が劣化しているのに対し、本発明
試料ではリークし難く膜質がほとんど劣化していないこ
とが判った。
し易くなっていて膜質が劣化しているのに対し、本発明
試料ではリークし難く膜質がほとんど劣化していないこ
とが判った。
本発明によれば、耐湿性の優れた、かつ配線材料の損傷
（ヒロック、メタルボイド）抑制効果を促すシリコン系
酸化膜を形成することができるという効果がある。
（ヒロック、メタルボイド）抑制効果を促すシリコン系
酸化膜を形成することができるという効果がある。
第１図は本発明試料の深さ方向に対する各成分の濃度を
示す図、 第２図は比較例試料の深さ方向に対する各成分の濃度を
示す図、 第３図及び第４図は本発明の詳細な説明する図である。 ■。 （Ａ） １゜ （Ａ） （ａ） 本発明の詳細な説明する図 Ｖ、 、５０００／ｄｉｖ （Ｖ） Ｃ ，５０００／ｄｉｖ （Ｖ） （ｂ） 本発明の詳細な説明する図
示す図、 第２図は比較例試料の深さ方向に対する各成分の濃度を
示す図、 第３図及び第４図は本発明の詳細な説明する図である。 ■。 （Ａ） １゜ （Ａ） （ａ） 本発明の詳細な説明する図 Ｖ、 、５０００／ｄｉｖ （Ｖ） Ｃ ，５０００／ｄｉｖ （Ｖ） （ｂ） 本発明の詳細な説明する図
Claims (3)
- （１）窒素濃度が１×１０＾１＾９ｃｍ＾−＾３以上１
×１０＾２＾２ｃｍ＾−＾３以下で、かつ屈折率が１．
４８以上１．５３以下であるシリコン系酸化膜を形成す
る工程を含むことを特徴とする半導体装置の製造方法。 - （２）前記シリコン系酸化膜内応力が−２．５×１０＾
９ｄｙｎｅｓ／ｃｍ＾−＾２以下であることを特徴とす
る請求項１記載の半導体装置の製造方法。 - （３）窒素濃度が１×１０＾１＾９ｃｍ＾−＾３以上１
×１０＾２＾２ｃｍ＾−＾３以下で、かつ膜内応力が−
２．５×１０＾９ｄｙｎｅｓ／ｃｍ＾−＾２以下である
シリコン系酸化膜を形成する工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23151190A JPH04111425A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23151190A JPH04111425A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111425A true JPH04111425A (ja) | 1992-04-13 |
Family
ID=16924637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23151190A Pending JPH04111425A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111425A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202943A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPS6329935A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 多層薄膜構造 |
| JPS6342174A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 耐放射線性が改善された半導体装置 |
| JPS63280426A (ja) * | 1987-05-12 | 1988-11-17 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
-
1990
- 1990-08-31 JP JP23151190A patent/JPH04111425A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60202943A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPS6329935A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 多層薄膜構造 |
| JPS6342174A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 耐放射線性が改善された半導体装置 |
| JPS63280426A (ja) * | 1987-05-12 | 1988-11-17 | Fujitsu Ltd | 半導体集積回路装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025280A (en) | Use of SiD4 for deposition of ultra thin and controllable oxides | |
| US5880040A (en) | Gate dielectric based on oxynitride grown in N2 O and annealed in NO | |
| US6534421B2 (en) | Method to fabricate thin insulating film | |
| CA1327338C (en) | Process for producing devices containing silicon nitride films | |
| US7723781B2 (en) | Vertical thin-film transistor with enhanced gate oxide | |
| US5940736A (en) | Method for forming a high quality ultrathin gate oxide layer | |
| US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
| KR100328144B1 (ko) | 고밀도 플라즈마-화학적 증착 기법을 사용하여 낮은 유전상수를 갖는 박막을 형성하는 방법 | |
| US20060178018A1 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
| US6407013B1 (en) | Soft plasma oxidizing plasma method for forming carbon doped silicon containing dielectric layer with enhanced adhesive properties | |
| WO1995032519A1 (en) | Method for passivating silicon devices at low temperature to achieve low interface state density | |
| JP4003846B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| WO2002025718A1 (fr) | Plaquette de recuit et son procede de fabrication | |
| JP2000195859A (ja) | 高誘電体膜形成方法 | |
| JPH04151839A (ja) | シリコンオキシナイトライド膜の製造方法 | |
| Haque et al. | Post-deposition processing of low temperature PECVD silicon dioxide films for enhanced stress stability | |
| US4960656A (en) | Devices and process for producing devices containing silicon nitride films | |
| JPH04111425A (ja) | 半導体装置の製造方法 | |
| CN113314424B (zh) | 薄膜晶体管及其制备方法和阵列基板、显示器件 | |
| JP4032889B2 (ja) | 絶縁膜の形成方法 | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| JPH0546105B2 (ja) | ||
| JPH0242725A (ja) | 半導体装置の製造方法 | |
| Lin et al. | Improved ozone-tetraethoxysilane oxide reliability for deep submicron inter-metal dielectric applications by deposition of a silane-based oxide underlayer | |
| JP2000357690A (ja) | 絶縁膜、その形成方法およびその絶縁膜を用いた半導体装置 |