JP2000195859A - 高誘電体膜形成方法 - Google Patents

高誘電体膜形成方法

Info

Publication number
JP2000195859A
JP2000195859A JP11289430A JP28943099A JP2000195859A JP 2000195859 A JP2000195859 A JP 2000195859A JP 11289430 A JP11289430 A JP 11289430A JP 28943099 A JP28943099 A JP 28943099A JP 2000195859 A JP2000195859 A JP 2000195859A
Authority
JP
Japan
Prior art keywords
tantalum
film
high dielectric
forming
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11289430A
Other languages
English (en)
Other versions
JP2000195859A5 (ja
JP4473378B2 (ja
Inventor
Ju Wan Chu
ジュ ワン チュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2000195859A publication Critical patent/JP2000195859A/ja
Publication of JP2000195859A5 publication Critical patent/JP2000195859A5/ja
Application granted granted Critical
Publication of JP4473378B2 publication Critical patent/JP4473378B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 優れた高誘電体膜特性と安定性を有する新し
い誘電体膜としてのタンタル窒化酸化膜を形成する方法
を提供する。 【解決手段】 本発明の高誘電体膜形成方法は、半導体
工程装備で高誘電体膜を形成する方法において、前記工
程装備の反応器内に半導体基板を位置させる段階と、前
記半導体基板の上部にタンタル成分含有膜を形成する段
階と、前記タンタル成分含有膜を反応気体内で処理して
タンタル窒化酸化膜に変換させる段階とを備えることを
特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は誘電体膜形成方法に
係り、特に半導体素子に用いられる高誘電体膜を形成す
る方法に関する。
【０００２】
【従来の技術】半導体素子の集積度が高くなるにつれ
て、セルの面積は急激に縮小する趨勢にあるが、セル面
積の減少にも拘わらず半導体素子が優れた特性をもつた
めにはセル静電容量を一定量以上に保たなければならな
い。従って、セル動作に要する静電容量はそのまま維持
しながら半導体素子の信頼性も確保できる工程開発が、
現在いろいろの半導体装置で解決すべき一番大きい課題
として台頭している。
【０００３】半導体素子のキャパシタにおいて、シリコ
ン窒化物及びシリコン酸化膜の複合層を誘電体膜として
用いるＮＯ（Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）キャパシタ
が従来は多く用いられた。ところが、このようなＮＯキ
ャパシタは、キャパシタ用電極の表面積を増加させるた
めに半球形シリコンを利用しても、現在半導体素子で要
求される高誘電率を満していない実状である。その理由
はシリコン窒化膜とシリコン酸化膜の誘電率がそれぞれ
７と３.５で、低い値を有するためである。
【０００４】一方、シリコン窒化膜及びシリコン酸化膜
の複合層が有する低誘電率の短所を補完するために、最
近、高誘電体膜材料として採用されて用いられるタンタ
ル酸化膜Ｔａ2Ｏ5は誘電率が２５程度で、比較的高い値
を有する。しかし、タンタル酸化膜内の酸素が欠乏する
現象がよく生ずるため、誘電率が低下し漏れ電流が大き
く増加して所望の電気的特性を満たしていない実状であ
る。なお、上部電極として普通用いられる多結晶シリコ
ンや金属窒化膜などとの界面特性が悪く、且つ高い固有
応力（ｉｎｔｒｉｎｓｉｃ ｓｔｒｅｓｓ）状態にある
ため電気的特性も劣悪であり、改善点が多く残っている
状態である。
【０００５】しかも、従来技術の方法によってキャパシ
タ用誘電体膜としてタンタル酸化膜を用いる場合、残留
ガスや副産物、そして大気に露出される時に吸着された
水分によってタンタル酸化膜内で酸素欠乏が深化して漏
れ電流が増加するという問題がある。また、タンタル酸
化膜の形成後、酸素雰囲気でウェーハを熱処理する時
に、８００℃以上の高温でガスがオーバーフロー（ｏｖ
ｅｒ−ｆｌｏｗ）され、非晶質としてのタンタル酸化膜
が柱状（ｃｏｌｕｍｎａｒ）構造に決定化される。この
際、結晶粒界に沿って酸素が速く拡散するため、下部電
極として多結晶シリコンを用いる場合、多結晶シリコン
層とタンタル酸化膜との間にシリコン窒化酸化膜ＳｉＯ
Ｎが厚く形成されるが、これは全体キャパシタの静電容
量を減少させる原因となる。一方、キャパシタの上部電
極として金属窒化物が主に用いられるが、この金属窒化
物がタンタル酸化膜と反応を生じて誘電特性を劣化させ
るのみならず、タンタル酸化膜と金属窒化物間の接着性
（ａｄｈｅｓｉｏｎ）が悪くてキャパシタの電気的特性
が劣化する。
【０００６】
【発明が解決しようとする課題】そこで、出願人は韓国
特許出願（出願番号：第９８−３１７６６号、第９８−
３２１０６号）においてタンタル酸化膜Ｔａ2Ｏ5の代わ
りにタンタル窒化酸化膜を用いる半導体素子製造方法を
提案した。しかし、前記先行出願で提示した方法はタン
タル、窒素及び酸素成分を含んだそれぞれの気体を互い
に反応させてタンタル窒化酸化膜を直接形成するもので
あって、既存の半導体製造工程で既に工程条件の確立さ
れたタンタル酸化膜またはタンタル窒化膜の形成工程を
そのまま利用することができない。よって、タンタル窒
化酸化膜を直接形成するための最適化された工程条件を
見つける必要がある。
【０００７】従って、本発明の目的は、従来の技術で採
用した誘電体膜の代わりに優れた高誘電体膜特性と安定
性を有する新しい誘電体膜としてのタンタル窒化酸化膜
を形成する方法を提供することにある。
【０００８】本発明の他の目的は、既に確立された工程
条件をできる限り変わりなく用いるタンタル窒化酸化膜
形成方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を解決するため
に、本発明の高誘電体膜形成方法は、半導体工程装備で
高誘電体膜を形成する方法において、前記工程装備の反
応器内に半導体基板を位置させる段階と、前記半導体基
板の上部にタンタル成分含有膜を形成する段階と、前記
タンタル成分含有膜を反応気体内で処理してタンタル窒
化酸化膜に変換させる段階とを備えることを特徴とす
る。
【００１０】前記タンタル成分含有膜を形成する過程で
は、タンタルの原料として、ＴａＣｌ5、Ｔａ［Ｎ（Ｃ
ＨＯ）2］5、Ｔａ［Ｎ（Ｃ2Ｏ5）2］5、Ｔａ［Ｎ（ＣＯ
Ｒ）2］5、Ｔａ［ＮＲ2］5、Ｔａ（ＯＣ2Ｈ5）5-n（Ｏ
ＣＨ2ＣＨ2ＯＲ）n及びＴａ（ＯＣ2Ｈ5）5からなるタン
タル含有化合物群から選択されたいずれか一つを使用す
ることが好ましい。但し、１≦ｎ≦５、ｎは整数、Ｒは
アルキル基である。
【００１１】本発明において、タンタル成分含有膜をタ
ンタル窒化酸化膜に変換させる段階は、熱処理またはプ
ラズマ処理で行うことができる。
【００１２】この際、前記タンタル成分含有膜がタンタ
ル酸化膜であれば、前記反応気体は少なくともＮ2、Ｎ
Ｈ3及びＮ2Ｏからなる窒素成分含有気体群から選択され
たいずれか一つであることが好ましい。
【００１３】もし、前記タンタル成分含有膜がタンタル
窒化膜であれば、前記反応気体は少なくともＯ2、Ｏ3及
びＮ2Ｏからなる酸素成分含有気体群から選択されたい
ずれか一つであることが好ましい。
【００１４】また、変換されたタンタル窒化酸化膜（Ｔ
ａＯxＮy）内で窒素対酸素の化学量論的組成比（ｙ：
ｘ）が１：９〜３：２の範囲内にあるように処理するこ
とが好ましい。
【００１５】一方、前記タンタル窒化酸化膜の膜質を向
上させるために、その形成段階後に前記タンタル窒化酸
化膜を非活性気体雰囲気内で熱処理することもでき、前
記タンタル窒化酸化膜を酸素成分含有化合物気体、窒素
成分含有化合物気体及び水素成分含有化合物気体からな
る気体群から選択されたいずれか一つのプラズマを用い
てプラズマ処理することもできる。
【００１６】
【発明の実施の形態】以下、本発明の好ましい実施の形
態（以下、実施形態とする）をタンタル成分含有膜によ
って次の２種に分けて説明する。
【００１７】［第１実施形態］まず、半導体基板上にタ
ンタル成分含有膜であるタンタル酸化膜を形成する。タ
ンタル成分含有膜の形成段階でタンタルの原料として、
ＴａＣｌ5、Ｔａ［Ｎ（ＣＨＯ）2］5、Ｔａ［Ｎ（Ｃ2Ｏ
5）2］5、Ｔａ［Ｎ（ＣＯＲ）2］5、Ｔａ［ＮＲ2］5、
Ｔａ（ＯＣ2Ｈ5）5-n（ＯＣＨ2ＣＨ2ＯＲ）n及びＴａ
（ＯＣ2Ｈ5）5からなる、タンタル成分含有化合物群か
ら選択されたいずれか一つを使用することができる（但
し、ここで１≦ｎ≦５、ｎは整数、ＲはＣＨ3、Ｃ
2Ｈ5、Ｃ3Ｈ8またはＣ4Ｈ10などのアルキル基）。この
際、タンタル酸化膜の形成段階では、タンタル原料化合
物ガスを１．６６７×１０-10［ｍ3／Ｓ］（０.０１
［ｓｃｃｍ］：ｓｃｃｍはｓｔａｎｄａｒａｄ ｃｃ／
ｍｉｎ）〜１．６６７×１０-5［ｍ 3／Ｓ］（１［ｓｌ
ｍ］：１［ｓｔａｎｄａｒｄ ｌｉｔｅｒ／ｍｉｎ］）
の範囲内の流量（流動速度）で反応器内に供給し、蒸着
圧力を０．１３３３［Ｐａ］（１［ｍＴｏｒｒ］）〜１
３３３０［Ｐａ］（１００［Ｔｏｒｒ］）の範囲内で、
蒸着温度を１００〜９００℃範囲内でそれぞれ設定して
蒸着工程を行うことが好ましい。そして、前記タンタル
酸化膜の形成段階において、タンタル原料化合物ガスに
酸素成分含有気体、水素成分含有気体、非活性気体及び
非活性元素含有気体よりなる気体群から選択された少な
くともいずれか一つの気体を一緒に使用することもでき
る。その次に形成されたタンタル酸化膜をＮ2、ＮＨ3及
びＮ2Ｏからなる窒素成分含有気体群から選択された少
なくともいずれか一つの反応気体内で熱処理またはプラ
ズマ処理してタンタル窒化酸化膜に変換させる。この
時、工程条件を適切に調節し、変換されたタンタル窒化
酸化膜（ＴａＯxＮy）内の窒素対酸素の化学量論的組成
比（ｙ：ｘ）が１：４（２０：８０）となるようにす
る。その後、タンタル窒化酸化膜の膜質を改善するため
に非活性気体の雰囲気で熱処理を行う。ここで、非活性
気体の代わりに酸素成分含有化合物気体、窒素成分含有
化合物気体及び水素成分含有化合物気体よりなる気体群
から選択されたいずれか一つを反応器に供給し、このプ
ラズマでタンタル窒化酸化膜を処理してもよい。
【００１８】［第２実施形態］まず、半導体基板上にタ
ンタル窒化膜を形成する。前記タンタル窒化膜の形成段
階でタンタルの原料として、ＴａＣｌ5、Ｔａ［Ｎ（Ｃ
ＨＯ）2］5、Ｔａ［Ｎ（Ｃ2Ｏ5）2］5、Ｔａ［Ｎ（ＣＯ
Ｒ）2］5、Ｔａ［ＮＲ2］5、Ｔａ（ＯＣ2Ｈ5） 5-n（Ｏ
ＣＨ2ＣＨ2ＯＲ）n及びＴａ（ＯＣ2Ｈ5）5からなるタン
タル成分含有化合物群から選択されたいずれか一つを使
用することができる（但し、ここで１≦ｎ≦５、ｎは整
数、ＲはＣＨ3、Ｃ2Ｈ5、Ｃ3Ｈ8またはＣ4Ｈ10などのア
ルキル基）。この際、タンタル酸化膜の形成段階は、タ
ンタル原料化合物ガスを１．６６７×１０-10［ｍ3／
Ｓ］（０.０１［ｓｃｃｍ］：ｓｃｃｍはｓｔａｎｄａ
ｒａｄ ｃｃ／ｍｉｎ）〜１．６６７×１０-5［ｍ3／
Ｓ］（１［ｓｌｍ］：１［ｓｔａｎｄａｒｄ ｌｉｔｅ
ｒ／ｍｉｎ］）の範囲内の流量（流動速度）で反応器内
に供給し、蒸着圧力を０．１３３３［Ｐａ］（１［ｍＴ
ｏｒｒ］）〜１３３３０［Ｐａ］（１００［Ｔｏｒ
ｒ］）範囲内で、蒸着温度を１００〜９００℃範囲内で
それぞれ設定して蒸着工程を行うことが好ましい。そし
て、前記タンタル窒化膜の形成段階において、タンタル
原料化合物ガスにＮＨ3、窒素成分含有気体及び水素成
分含有気体またはこれらの組合せを使用することができ
る。その次に形成されたタンタル窒化膜をＯ2、Ｏ3及び
Ｎ2Ｏからなる酸素成分含有気体群から選択された少な
くともいずれか一つの反応気体内で熱処理またはプラズ
マ処理してタンタル窒化酸化膜に変換させる。この時に
も、工程条件を適切に調節し、変換されたタンタル窒化
酸化膜（ＴａＯxＮy）内の窒素対酸素の化学量論的組成
比（ｙ：ｘ）が１：４（２０：８０）となるようにす
る。その後、タンタル窒化酸化膜の膜質を改善するため
の処理は第１実施形態と同様の方法を行ってもよい。
【００１９】
【発明の効果】本発明による効果は次の通りである。
【００２０】第１として、既存のシリコン窒化膜及びシ
リコン酸化膜の複合層もしくはタンタル酸化膜を代替す
ることのできる、高い誘電率と熱安定性を有するタンタ
ル窒化酸化膜を形成することにより、上・下部電極との
界面異質感が少なく、酸素空隙による漏れ電流の問題が
なく、静電容量に優れたキャパシタを形成することがで
きる。
【００２１】第２として、タンタル窒化酸化膜をタンタ
ル酸化膜もしくはタンタル窒化膜から変換させて形成す
るため、既に確立された工程を用いることができる。従
って、別途の工程確立のための努力を節減することがで
きる。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体工程装備で高誘電体膜を形成する
    方法において、 前記工程装備の反応器内に半導体基板を位置させる段階
    と、 前記半導体基板の上部にタンタル成分含有膜を形成する
    段階と、 前記タンタル成分含有膜を反応気体内で処理してタンタ
    ル窒化酸化膜に変換させる段階と、を備えることを特徴
    とする高誘電体膜形成方法。
  2. 【請求項２】 前記タンタル成分含有膜の形成段階でタ
    ンタルの原料として、ＴａＣｌ5、Ｔａ［Ｎ（ＣＨ
    Ｏ）2］5、Ｔａ［Ｎ（Ｃ2Ｏ5）2］5、Ｔａ［Ｎ（ＣＯ
    Ｒ）2］5、Ｔａ［ＮＲ2］5、Ｔａ（ＯＣ2Ｈ5)5-n（ＯＣ
    Ｈ2ＣＨ2ＯＲ）n及びＴａ（ＯＣ2Ｈ5）5からなるタンタ
    ル成分含有化合物群から選択されたいずれか一つを使用
    することを特徴とする請求項１記載の高誘電体膜形成方
    法（但し、１≦ｎ≦５、ｎは整数、Ｒはアルキル基）。
  3. 【請求項３】 前記タンタル成分含有膜をタンタル窒化
    酸化膜に変換させる段階は熱処理またはプラズマ処理で
    行われることを特徴とする請求項２記載の高誘電体膜形
    成方法。
  4. 【請求項４】 前記タンタル成分含有膜がタンタル酸化
    膜であり、前記反応気体が、少なくとも、Ｎ2、ＮＨ3及
    びＮ2Ｏからなる窒素成分含有気体群から選択されたい
    ずれか一つであることを特徴とする請求項３記載の高誘
    電体膜形成方法。
  5. 【請求項５】 前記タンタル成分含有膜がタンタル窒化
    膜であり、前記反応気体が、少なくとも、Ｏ2、Ｏ3及び
    Ｎ2Ｏからなる酸素成分含有気体群から選択されたいず
    れか一つであることを特徴とする請求項３記載の高誘電
    体膜形成方法。
  6. 【請求項６】 前記タンタル窒化酸化膜内で窒素対酸素
    の化学量論的組成比が１：９〜３：２の範囲内にあるこ
    とを特徴とする請求項４記載の高誘電体膜形成方法。
  7. 【請求項７】 前記タンタル窒化酸化膜内で窒素対酸素
    の化学量論的組成比が１：９〜３：２の範囲内にあるこ
    とを特徴とする請求項５記載の高誘電体膜形成方法。
  8. 【請求項８】 前記タンタル窒化酸化膜の形成後に前記
    タンタル窒化酸化膜を非活性気体雰囲気内で熱処理する
    段階をさらに備えたことを特徴とする請求項４記載の高
    誘電体膜形成方法。
  9. 【請求項９】 前記タンタル窒化酸化膜の形成後に前記
    タンタル窒化酸化膜を非活性気体雰囲気内で熱処理する
    段階をさらに備えることを特徴とする請求項５記載の高
    誘電体膜形成方法。
  10. 【請求項１０】 前記タンタル窒化酸化膜の形成後に前
    記タンタル窒化酸化膜を酸素成分含有化合物気体、窒素
    成分含有化合物気体及び水素成分含有化合物気体からな
    る気体群から選択されたいずれか一つのプラズマを用い
    てプラズマ処理する段階をさらに備えることを特徴とす
    る請求項４記載の高誘電体膜形成方法。
  11. 【請求項１１】 前記タンタル窒化酸化膜の形成後に前
    記タンタル窒化酸化膜を酸素成分含有化合物気体、窒素
    成分含有化合物気体及び水素成分含有化合物気体からな
    る気体群から選択されたいずれか一つのプラズマを用い
    てプラズマ処理する段階をさらに備えることを特徴とす
    る請求項５記載の高誘電体膜形成方法。
JP28943099A 1998-10-09 1999-10-12 高誘電体膜形成方法 Expired - Lifetime JP4473378B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998-42154 1998-10-09
KR1019980042154A KR100297628B1 (ko) 1998-10-09 1998-10-09 반도체소자제조방법

Publications (3)

Publication Number Publication Date
JP2000195859A true JP2000195859A (ja) 2000-07-14
JP2000195859A5 JP2000195859A5 (ja) 2006-11-30
JP4473378B2 JP4473378B2 (ja) 2010-06-02

Family

ID=19553425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28943099A Expired - Lifetime JP4473378B2 (ja) 1998-10-09 1999-10-12 高誘電体膜形成方法

Country Status (4)

Country Link
US (1) US6180542B1 (ja)
JP (1) JP4473378B2 (ja)
KR (1) KR100297628B1 (ja)
TW (1) TW517331B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257208A (ja) * 1999-12-29 2001-09-21 Hynix Semiconductor Inc 半導体装置のゲート絶縁膜形成方法
US9218993B2 (en) 2010-08-19 2015-12-22 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and method of processing substrate

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358066B1 (ko) * 1999-06-25 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100328454B1 (ko) 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법
KR100497142B1 (ko) * 1999-11-09 2005-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100618683B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100639200B1 (ko) * 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
KR100386450B1 (ko) * 2000-12-29 2003-06-02 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성방법
KR100433041B1 (ko) * 2001-12-27 2004-05-24 동부전자 주식회사 반도체 메모리의 커패시터 제조방법
US7081409B2 (en) * 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US7829457B2 (en) * 2009-02-20 2010-11-09 Asm International N.V. Protection of conductors from oxidation in deposition chambers
US8507388B2 (en) 2010-04-26 2013-08-13 Asm International N.V. Prevention of oxidation of substrate surfaces in process chambers
US8569104B2 (en) * 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US9893271B2 (en) 2015-10-15 2018-02-13 Samsung Electronics Co., Ltd. Semiconductor memory device
CN116666935A (zh) * 2023-06-19 2023-08-29 本源量子计算科技（合肥）股份有限公司 共面波导谐振腔及其制造方法、超导量子芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558461A (en) * 1968-10-28 1971-01-26 Bell Telephone Labor Inc Thin film resistor and preparation thereof
JPS60208813A (ja) * 1984-04-02 1985-10-21 Mitsubishi Electric Corp 光電変換装置とその製造方法
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257208A (ja) * 1999-12-29 2001-09-21 Hynix Semiconductor Inc 半導体装置のゲート絶縁膜形成方法
US9218993B2 (en) 2010-08-19 2015-12-22 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and method of processing substrate

Also Published As

Publication number Publication date
US6180542B1 (en) 2001-01-30
KR20000025179A (ko) 2000-05-06
JP4473378B2 (ja) 2010-06-02
KR100297628B1 (ko) 2001-08-07
TW517331B (en) 2003-01-11

Similar Documents

Publication Publication Date Title
JP2000195859A (ja) 高誘電体膜形成方法
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
US6150258A (en) Plasma deposited fluorinated amorphous carbon films
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
US6570256B2 (en) Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
JP2820915B2 (ja) 窒化チタン膜形成方法
US20060178018A1 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US20050014365A1 (en) Methods of forming cobalt layers for semiconductor devices
EP0522799A2 (en) Dielectric deposition
JPH0794506A (ja) 半導体装置の製造方法
JPH1074898A (ja) 半導体装置のキャパシタ製造方法
JP2000058878A (ja) 半導体素子のキャパシタ及びその製造方法
JP2000195859A5 (ja)
US20010016382A1 (en) Method of manufacturing a capacitor in a semiconductor device
US6846737B1 (en) Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US20030087494A1 (en) Semiconductor device and method for fabricating the same
JP3466174B2 (ja) 半導体装置およびその製造方法
US5966624A (en) Method of manufacturing a semiconductor structure having a crystalline layer
US6238737B1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
KR100773280B1 (ko) 배리어막제조방법및배리어막
US6066573A (en) Method of producing dielectric film
JPH04294532A (ja) タングステンシリサイド膜の形成方法
KR20050067461A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4473378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term