JPH0546105B2 - - Google Patents
Info
- Publication number
- JPH0546105B2 JPH0546105B2 JP57228188A JP22818882A JPH0546105B2 JP H0546105 B2 JPH0546105 B2 JP H0546105B2 JP 57228188 A JP57228188 A JP 57228188A JP 22818882 A JP22818882 A JP 22818882A JP H0546105 B2 JPH0546105 B2 JP H0546105B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate insulating
- forming
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、薄膜トランジスターに関し、特に、
ゲート絶縁膜は、プラズマCVD（あるいはグロー
放電CVDともいわれる）で作成し、次に熱処理
したゲート絶縁膜に関するものである。 近年、アクテイブマトリクスを使つた液晶デイ
スプレイ、特に液晶テレビ等の研究開発が行なわ
れている。アクテイブマトリクスとして、シリコ
ン単結晶を基板にしたMOSトランジスタを使う
他に、薄膜トランジスタによる液晶デイスプレイ
がある。薄膜トランジスタの場合は、シリコン単
結晶ウエハーを基板にしたMOSアレイと比較し
て、基板として透明なガラス基板を使用でき、そ
のために、ツイストネマテイツク液晶モードを使
うことができ、コストが安くなり、さらに、大型
デイスプレイを作ることができる。その反面、ガ
ラス基板を使う場合は、シリコン単結晶の場合と
異なり、トランジスタ製造プロセスは、温度500
℃以下の低温プロセスとする必要がある。低温で
ゲート絶縁膜を作成する方法として、通常、低圧
力によるCVD法があるが、温度500℃で作成した
酸化膜は、界面準位が１×1011以上あり、耐圧が
低く、ピンホールがあり、良い膜質のゲート絶縁
膜が得がたい。 本発明は、上述の欠点を除去するために、温度
100〜300℃で、プラズマCVDによつて、窒化膜、
あるいは酸化膜を作成し、次に温度400℃以上で
熱処理を行なうことにより、所望のゲート絶縁膜
を得ることを目的とする。 次に本発明を詳細に説明する。 第１図は、本発明の薄膜トランジスタの縦断面
図を示し、１は透明基板であり、石英ガラスや通
常のガラスを使用する。２はゲート絶縁膜であ
り、プラズマCVD法によつて作成し、窒化膜
SiNHや酸化膜SiON膜であり、３はゲート電極、
４はドレーン電極、５はソース電極であり、各電
極は、Al、Al−Si、ポリシリコン、金、クロム
などからなる電極である。６は半導体膜であり、
アモルフアスシリコンや、ポリシリコン膜を使用
する。７はパツシベイシヨン膜であり、PSG、
または窒化膜である。 次に、本発明によるゲート絶縁膜の製造方法
と、その膜質についての実験結果を述べる。 まず、プラズマCVDを使つたSiON膜は、次の
方法によつて作成した。使用ガスは、SiH4、
N2Oであり、SiH4／N2O流量比１／７〜１／150
とし、デポジツシヨン圧力0.1〜1torr、放電
Power10〜50watts、基板温度100〜300℃であ
る。このようにして作成した酸化膜を、さらに温
度450℃、窒化雰囲気中で焼成した。これらの絶
縁膜と、他の方法で作成した絶縁膜を比較したデ
ータを下の表に示す。
ゲート絶縁膜は、プラズマCVD（あるいはグロー
放電CVDともいわれる）で作成し、次に熱処理
したゲート絶縁膜に関するものである。 近年、アクテイブマトリクスを使つた液晶デイ
スプレイ、特に液晶テレビ等の研究開発が行なわ
れている。アクテイブマトリクスとして、シリコ
ン単結晶を基板にしたMOSトランジスタを使う
他に、薄膜トランジスタによる液晶デイスプレイ
がある。薄膜トランジスタの場合は、シリコン単
結晶ウエハーを基板にしたMOSアレイと比較し
て、基板として透明なガラス基板を使用でき、そ
のために、ツイストネマテイツク液晶モードを使
うことができ、コストが安くなり、さらに、大型
デイスプレイを作ることができる。その反面、ガ
ラス基板を使う場合は、シリコン単結晶の場合と
異なり、トランジスタ製造プロセスは、温度500
℃以下の低温プロセスとする必要がある。低温で
ゲート絶縁膜を作成する方法として、通常、低圧
力によるCVD法があるが、温度500℃で作成した
酸化膜は、界面準位が１×1011以上あり、耐圧が
低く、ピンホールがあり、良い膜質のゲート絶縁
膜が得がたい。 本発明は、上述の欠点を除去するために、温度
100〜300℃で、プラズマCVDによつて、窒化膜、
あるいは酸化膜を作成し、次に温度400℃以上で
熱処理を行なうことにより、所望のゲート絶縁膜
を得ることを目的とする。 次に本発明を詳細に説明する。 第１図は、本発明の薄膜トランジスタの縦断面
図を示し、１は透明基板であり、石英ガラスや通
常のガラスを使用する。２はゲート絶縁膜であ
り、プラズマCVD法によつて作成し、窒化膜
SiNHや酸化膜SiON膜であり、３はゲート電極、
４はドレーン電極、５はソース電極であり、各電
極は、Al、Al−Si、ポリシリコン、金、クロム
などからなる電極である。６は半導体膜であり、
アモルフアスシリコンや、ポリシリコン膜を使用
する。７はパツシベイシヨン膜であり、PSG、
または窒化膜である。 次に、本発明によるゲート絶縁膜の製造方法
と、その膜質についての実験結果を述べる。 まず、プラズマCVDを使つたSiON膜は、次の
方法によつて作成した。使用ガスは、SiH4、
N2Oであり、SiH4／N2O流量比１／７〜１／150
とし、デポジツシヨン圧力0.1〜1torr、放電
Power10〜50watts、基板温度100〜300℃であ
る。このようにして作成した酸化膜を、さらに温
度450℃、窒化雰囲気中で焼成した。これらの絶
縁膜と、他の方法で作成した絶縁膜を比較したデ
ータを下の表に示す。
【表】
表から明らかなように、プラズマCVDによつ
て作成した酸化膜は、高温低圧CVDで作成した
酸化膜より、膜質は少し良くなり、さらに、温度
450℃で焼成した膜は、焼成しない場合と比較し
て、エツチレートが約1/2、界面準位が約１ケタ
低下し、耐圧が約10倍増加し、さらにピンホール
が低下した。プラズマCVDによる窒化膜につい
て、次に述べる。使用ガスは、SiH4、HNO3、
N2ガスを使用した。SiH4／NH3流量比１／２〜
２、N210〜100SCCM、圧力0.1〜0.5torr、放電
Power10〜100watts、基板温度200〜300℃とし
た。次に、温度400℃以上で水素雰囲気中で焼成
した。その結果、酸化膜の場合と同様の傾向を得
ることができ、エツチレートで約1/2、界面準位
で１ケタ低下した。 第２図は、本発明で用いるプラズマCVDで作
成した窒化膜のMIS構造の容量対電圧特性を示
し、水素雰囲気中で焼成した場合の特性１０は、
水素焼成しない場合の特性１１と比較し、ヒステ
リシスの幅が約1/2となつた。 以上述べてきたように、本発明によるプラズマ
CVDによつて作成し、次に熱処理した絶縁膜は、
界面準位の向上、エツチレートの低下、耐圧の向
上、また窒化膜に関しては、ヒステリシスの減少
が顕著にみられ、薄膜トランジスタの特性向上に
極めて有効である。
て作成した酸化膜は、高温低圧CVDで作成した
酸化膜より、膜質は少し良くなり、さらに、温度
450℃で焼成した膜は、焼成しない場合と比較し
て、エツチレートが約1/2、界面準位が約１ケタ
低下し、耐圧が約10倍増加し、さらにピンホール
が低下した。プラズマCVDによる窒化膜につい
て、次に述べる。使用ガスは、SiH4、HNO3、
N2ガスを使用した。SiH4／NH3流量比１／２〜
２、N210〜100SCCM、圧力0.1〜0.5torr、放電
Power10〜100watts、基板温度200〜300℃とし
た。次に、温度400℃以上で水素雰囲気中で焼成
した。その結果、酸化膜の場合と同様の傾向を得
ることができ、エツチレートで約1/2、界面準位
で１ケタ低下した。 第２図は、本発明で用いるプラズマCVDで作
成した窒化膜のMIS構造の容量対電圧特性を示
し、水素雰囲気中で焼成した場合の特性１０は、
水素焼成しない場合の特性１１と比較し、ヒステ
リシスの幅が約1/2となつた。 以上述べてきたように、本発明によるプラズマ
CVDによつて作成し、次に熱処理した絶縁膜は、
界面準位の向上、エツチレートの低下、耐圧の向
上、また窒化膜に関しては、ヒステリシスの減少
が顕著にみられ、薄膜トランジスタの特性向上に
極めて有効である。
第１図は、本発明の薄膜トランジスタの縦断面
図、第２図は、本発明で用いるプラズマCVDで
作成した窒化膜の電気特性図である。 １……透明基板、２……ゲート絶縁膜、３……
ゲート、４……ドレーン、５……ソース、６……
半導体膜、７……保護膜、１１……プラズマ
CVDによる窒化膜の特性、１２……１１を水素
雰囲気中で熱処理した特性。
図、第２図は、本発明で用いるプラズマCVDで
作成した窒化膜の電気特性図である。 １……透明基板、２……ゲート絶縁膜、３……
ゲート、４……ドレーン、５……ソース、６……
半導体膜、７……保護膜、１１……プラズマ
CVDによる窒化膜の特性、１２……１１を水素
雰囲気中で熱処理した特性。
Claims (1)
- 【特許請求の範囲】 １ 基板上にゲート電極を所望の形状に形成する
工程と、 前記ゲート電極を形成した基板上にプラズマ
CVD法により窒化膜または酸化膜からなるゲー
ト絶縁膜を形成する工程と、 前記ゲート絶縁膜上に半導体膜を形成する工程
と、 前記半導体膜の少なくとも一部を覆うソース電
極およびドレーン電極を所望の形状に形成する工
程とから成る薄膜トランジスタの製造方法におい
て、 前記ゲート絶縁膜を形成後に温度400℃以上で
熱処理し、前記ゲート絶縁膜の界面準位密度を２
×1011個／cm2以下にする工程とを含むことを特徴
とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22818882A JPS59115564A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22818882A JPS59115564A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59115564A JPS59115564A (ja) | 1984-07-04 |
| JPH0546105B2 true JPH0546105B2 (ja) | 1993-07-13 |
Family
ID=16872582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22818882A Granted JPS59115564A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115564A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2786628B2 (ja) * | 1987-10-15 | 1998-08-13 | シャープ株式会社 | 液晶パネルの電極構造 |
| US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| JPH0574763A (ja) * | 1991-07-19 | 1993-03-26 | G T C:Kk | ゲート絶縁膜の形成方法 |
| US7465679B1 (en) | 1993-02-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film and method of producing semiconductor device |
| JP3818561B2 (ja) * | 1998-10-29 | 2006-09-06 | エルジー フィリップス エルシーディー カンパニー リミテッド | シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115862A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
-
1982
- 1982-12-23 JP JP22818882A patent/JPS59115564A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115862A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59115564A (ja) | 1984-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020068252A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH0457098B2 (ja) | ||
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH0546105B2 (ja) | ||
| US7446023B2 (en) | High-density plasma hydrogenation | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPS60241269A (ja) | 薄膜トランジスタの製造方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| JPS6387772A (ja) | Ｍｉｓ形容量 | |
| US6709927B1 (en) | Process for treating ONO dielectric film of a floating gate memory cell | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| KR100326237B1 (ko) | 오존가스를이용한탄탈륨산화막형성방법및그를이용한반도체소자의캐패시터형성방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| KR950009814B1 (ko) | 캐패시터의 구조 및 그 제조 방법 | |
| JPH05315566A (ja) | 半導体素子におけるキャパシタ電極の製造方法 | |
| JP2842088B2 (ja) | ゲート絶縁膜の製造方法 | |
| JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ | |
| JPH04282860A (ja) | 半導体装置の製造方法 | |
| JP2000150803A (ja) | 半導体装置の製造方法 | |
| JPH05326397A (ja) | 半導体装置の製造方法 |