JPH04151839A - シリコンオキシナイトライド膜の製造方法 - Google Patents

シリコンオキシナイトライド膜の製造方法

Info

Publication number
JPH04151839A
JPH04151839A JP2275264A JP27526490A JPH04151839A JP H04151839 A JPH04151839 A JP H04151839A JP 2275264 A JP2275264 A JP 2275264A JP 27526490 A JP27526490 A JP 27526490A JP H04151839 A JPH04151839 A JP H04151839A
Authority
JP
Japan
Prior art keywords
film
atmospheric pressure
organic silane
sion
containing nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2275264A
Other languages
English (en)
Inventor
Nobuyoshi Sato
伸良 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP2275264A priority Critical patent/JPH04151839A/ja
Priority to CA002053419A priority patent/CA2053419A1/en
Priority to DE69108837T priority patent/DE69108837T2/de
Priority to EP91309441A priority patent/EP0481706B1/en
Priority to KR1019910018202A priority patent/KR920008876A/ko
Publication of JPH04151839A publication Critical patent/JPH04151839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、シリコンオキシナイトライド膜（以下５ｉＯ
Ｎ膜という）の製造方法に関するものであり、特に、半
導体装置の金属配線の保護絶縁膜や、金属配線間及びＭ
ＯＳ　）ランジスタのゲート電極と金属配線を絶縁する
層間絶縁膜として有効に使用できる５ｉＯＮ膜の製造方
法に関するものである。
（従来の技術） 半導体装置において、半導体チップの表面保護膜、また
は多層配線間の層間絶縁膜の材料には、酸化シリコン（
ＳｉＯ□）膜、リン珪酸（ＰＳＧ）膜、窒化シリコン（
ＳｉＪ４）膜、シリコンオキシナイトライド（ＳｉＯＮ
）膜等がある。これらの絶縁膜祠料のうち、酸化シリコ
ン膜、リン珪酸膜は、誘電率が小さく、絶縁性に優れて
いる反面、耐湿性が悪いという欠点がある。。一方、窒
化シリコン膜は、耐湿性に関しては優れている一方、誘
電率が高いという欠点がある。
これに対して、５ｉＯＮ膜は、酸化シリコン膜と窒化シ
リコン膜との中間的な性質を有しており、適当な組成比
を選択することにより、耐湿性、絶縁性、共に優れ、さ
らに誘電率も小さい絶縁膜を実現することが可能である
。このため、近年、半導体チップの表面保護膜、あるい
は金属配線間の眉間絶縁膜として５ｉＯＮ膜が注目され
ており、その実用化が進められている。
従来、シリコンオキシナイトライド膜の形成は、例えば
、特開平１−２３９９４０号公報や特開平１２３８０２
４号公報にあるように、モノシラン（Ｓｉｌ１４）、亜
酸化窒素（Ｎｅｏ）及びアンモニア（Ｎｌ＋、）からな
る反応ガス中でプラズマＣＶＤ法によって形成するよう
にしていた。
（発明が解決しようとする課題） しかしながら、従来の５ｉＯＮ膜の製造方法で使用して
いた反応ガスの主成分であるモノシランは、有毒である
ため、取り扱いに注意を要し、安全性の面で問題があっ
た。
また、従来の方法では、プラズマＣＶＤを用いて製造し
ているため、半導体基板表面がプラズマ中にさらされる
こととなり、基板表面の半導体素子が高エネルギーの電
子及び荷電粒子によって損傷を受ける。この損傷により
、半導体素子の特性劣化や破壊が生じ、製造歩留りが低
下してしまうという欠点があった。
モノシランを使うことな（，５ｉＯＮ膜を形成した例と
して、特開平１−２６０８３３号公報、特開平１１５２
６３１号公報に記載された方法がある。しかしながら、
特開平１−２６０８３３号公報に記載された５ｉＯＮ膜
の製造方法では、減圧下において、７５０〜８００℃の
比較的高温で成膜するようにしている。半導体装置の金
属配線に使用されるアルミの軟化点は４５０℃付近にあ
るため、この方法では金属配線の最終保護膜は形成する
ことができないといった欠点かある。更に、減圧ＣＶＤ
を採用しているため、絶縁膜の段差の平坦性が悪いとい
う問題もある。
また、特開平１−１５２６３１号公報に記載された方法
では、低温下で成膜しているものの、光ＣＶ　Ｉ）法で
成膜しているため、紫外線を照射するための装置が必要
となり、装置が大型化すると共に、コスト高を招くこと
となる。また、光ＣＶＤ法では、成膜速度が１００〜２
００人と遅く、成膜効率が良くないという欠点もある。
本発明は、このような課題を解決して、モノシランのよ
うな有毒な材料を用いることなく、安全に、かつ膜表面
に損傷の少ない、５ｉＯＮ膜の製造方法を提供しようと
するものである。
（課題を解決するための手段及び作用）上記課題を解決
するために、本発明のｓ；０ＮＩＩｆｆの製造方法は、
窒素を含む有機シラン材料とオゾンとを含む反応ガスを
用いて、常圧化学気相成長法により、４５０℃以下の温
度で５Ｍ０Ｎ膜を成長させることを特徴とするものであ
る。
このように、本発明の製造方法では、窒素を含む有機シ
ラン材料とオゾンの混合ガスを反応ガスとして用いてお
り、有毒材料であるモノシランを用いていないため、安
全に５ｉＯＮ（ｌを製造することができる。また、本発
明の製造方法では、常圧ＣＶＤ法によって、４５０℃以
下の低温下で５ｉＯＮ膜を成長させているため、半導体
基板表面がプラズマ、あるいは高温にさらされてダメー
ジを受けることもないとともに、良好な平坦性を得るこ
とができ、眉間絶縁膜のみならず、最終保護膜としても
利用できる。
（実施例） 本発明の実施例を以下に説明する。
バレル型の常圧ＣＶＤ装置内に、ゲート長１μｍ、幅２
０μｍのＭＯ３型トランジスタを形成した半導体ウェハ
を設置して、窒素を含む有機シランであるＭｅ３ＳｉＮ
Ｈ５ｉＭｅ３ガスを１００ｃｃ／分の流量で、オゾン（
０３）ガスを３ｃｃ／分の流量でＣＶＤ装置内に導入し
、約４００″Ｃの温度で、約１０分間反応させる。
このようにして、前記半導体ウェハ表面に膜厚約７００
０人の５ｊＯＮパンシヘーシヨン膜を成長させた。
一方、比較例として、減圧ＣＶＤ装置内に、同様にゲー
ト長１μｍ１幅２０μＩのＭＯ３型トランジスタを形成
した半導体ウェハを設置して、モノシラン（ＳｉＨｎ）
とアンモニア（ＮＩＬ）を反応させ、５ｉＯＮ膜を高周
波プラズマ気相成長させて、パッシベーション膜を形成
した。
本発明の方法で５ｉＯＮ膜を形成したデバイスの、スト
レス時間とｇｍ劣化を評価するために、以下のような実
験を行った。
上述した本発明の実施例の方法で形成した５ｉＯＮ膜で
パッシベーション膜を構成したＮ−チャネルＭＯＳトラ
ンジスタと、比較例の方法で形成した５ｉＯＮ膜でパッ
シベーション膜を構成したＮ−チャネルＭＯＳトランジ
スタとを用意する。第１図はこれらのトランジスタへの
バイアス印加状態を示す図である。第１図において、符
号１は半導体基板、２はソース領域、３はドレイン領域
、４はゲ−ト酸化膜、５ばポリシリコンゲート、６はア
ルミ電極、７はパッシベーション膜である。使用するト
ランジスタのＷ／Ｌ比は２０μｍ　／　１μｍとする。
それぞれのトランジスタに、ドレイン電圧（ＶＤ）７．
５［Ｖ］、ストレス時間１４時間のストレス条件を与え
て、ドレイン電流（Ｌ）／ゲート電圧（■６）から相互
コンダクタンス（ｇｍ）を求めて、その劣化を評価した
。なお、この時のゲート電圧（■６）は、ドレイン電圧
（ＶＤ）を２［Ｖ］としたときに、基板電流（Ｉ　５Ｌ
ＩＢ）が最大になったときのゲート電圧（Ｖ６）である
。
第２図に、上記実験結果を表すグラフを示す。
横軸にストレス時間をとり、縦軸に８ｍ劣化の増加の度
合（Δｇｍ／ｇｍｏ　）をとって、ストレス時間の経過
に伴う８ｍ劣化の増加の度合を表している。○○で表す
グラフは、従来の方法で形成した５ｉＯＮ膜をパッシベ
ーション膜に使用したトランジスタの８ｍ劣化の増加の
度合を表し、×−×で表すグラフは、本発明の方法で形
成した５ｉＯＮ膜をパッシベーション膜に使用したｌ・
ランジスタの８ｍ劣化の増加の度合を表す。なお、横軸
の８ｍ劣化の増加の度合のｇｍ、は、ストレスを与える
前のｇｍの初３Ｕｌ値であり、△（ｉｍは、この初期値
に対するｇｍの減少量である。
第２図に示すグラフから、（Ｈｍ劣化の増加の度合は、
本発明の方法で形成した５ｉＯＮ膜をパッジ−・−ショ
ン膜に使用したトランジスタの方が少ないことがわかる
。これは、比較例のパッシベーション膜はプラズマＣＶ
Ｄ法によって形成されているため、イオンボンバードメ
ントにより、ゲート直下の基板表面にダメージが加わる
と共に基板がチャージアップされるためである。相互コ
ンダクタンスはｇｍ＝ＩＤ／Ｖｃで定義され、上述の比
較例では、ドレイン電流１　＋１がイオンボンバードメ
ントによるダメージ及び基板がチャージアップすること
により小さくなるため、ｇｍの劣化が起こる。これに対
して、本発明の方法では、プラスマを用いる事なく　Ｓ
ｉＯＮ膜を成膜しているので、このようなダメージや、
チャージアップはなく、よってｇｍの劣化が小さい。
上述した実施例では、窒素を含む有機シラン材料として
、Ｍｅ３ＳｉＮＨＳｉＭｅｓを使用したが、本発明のＳ
ｉＯＮ膜の形成方法に好適に使用できる他の有機シラン
材料としては、 Ｍｅ３ＳｉＮＥｔ２ Ｍｅ３ＳｉＮｌｌＣＯＣｌ＋３ ＭｅｚＳｉＮＭｅｚ ＶｉＭｅ２ＳｉＮＭｅｚ などがある。　（ＭｅはＣＩ＋３、ＥむはＣ２）Ｉｓ、
ＶｉはＣＨ２−Ｃ１１−である。） （発明の効果） 上述したとおり、本発明のＳｉＯＮ膜の製造方法によれ
ば、モノシランを使用することなく、安全な状態でＳｉ
ＯＮ膜を成膜することができる。また、本発明の方法で
は、定圧ＣＶＤ法を用いて成膜しており、プラズマを使
用していないため、半導体基板の表面がプラズマによる
ダメージを受けることもない。
【図面の簡単な説明】
第１図は、本発明の方法にて形成したＳｉＯＮ膜と従来
の方法にて形成したＳｉＯＮ膜の比較実験に使用したト
ランジスタへのバイアスの印加状態を示す図、 第２図は、その実験結果を示すグラフである。 １・・・半導体基板　　　　２・・・ソース領域３・・
・ドレイン領域　　　４・・・ゲート酸化膜５・・・ポ
リシリコンゲート

Claims (1)

    【特許請求の範囲】
  1. １、窒素を含む有機シラン材料とオゾンとを含む反応ガ
    スを用いて、常圧化学気相成長法により、４５０℃以下
    の温度で成長させることを特徴とするシリコンオキシナ
    イトライド膜の製造方法。
JP2275264A 1990-10-16 1990-10-16 シリコンオキシナイトライド膜の製造方法 Pending JPH04151839A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2275264A JPH04151839A (ja) 1990-10-16 1990-10-16 シリコンオキシナイトライド膜の製造方法
CA002053419A CA2053419A1 (en) 1990-10-16 1991-10-15 Method of producing cvd silicon oxynitride film
DE69108837T DE69108837T2 (de) 1990-10-16 1991-10-15 Erzeugungsmethode einer CVD-Silizium-Oxynitridschicht.
EP91309441A EP0481706B1 (en) 1990-10-16 1991-10-15 Method of producing CVD silicon oxynitride film
KR1019910018202A KR920008876A (ko) 1990-10-16 1991-10-16 Cvd실리콘 산화질화막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2275264A JPH04151839A (ja) 1990-10-16 1990-10-16 シリコンオキシナイトライド膜の製造方法

Publications (1)

Publication Number Publication Date
JPH04151839A true JPH04151839A (ja) 1992-05-25

Family

ID=17552996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2275264A Pending JPH04151839A (ja) 1990-10-16 1990-10-16 シリコンオキシナイトライド膜の製造方法

Country Status (5)

Country Link
EP (1) EP0481706B1 (ja)
JP (1) JPH04151839A (ja)
KR (1) KR920008876A (ja)
CA (1) CA2053419A1 (ja)
DE (1) DE69108837T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002105638A (ja) * 2000-07-28 2002-04-10 Tokyo Electron Ltd 成膜方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333160A1 (de) * 1993-09-29 1995-03-30 Siemens Ag Herstellverfahren für eine nitridierte Siliziumoxidschicht mit verringerter Temperaturbelastung
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
WO2002010472A1 (fr) * 2000-07-28 2002-02-07 Tokyo Electron Limited Procede de formage de film
TW200422424A (en) * 2002-08-18 2004-11-01 Asml Us Inc Low temperature deposition of silicon oxides and oxynitrides
JP4954448B2 (ja) 2003-04-05 2012-06-13 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 有機金属化合物
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US8912353B2 (en) 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158717A (en) * 1977-02-14 1979-06-19 Varian Associates, Inc. Silicon nitride film and method of deposition
US4992306A (en) * 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002105638A (ja) * 2000-07-28 2002-04-10 Tokyo Electron Ltd 成膜方法

Also Published As

Publication number Publication date
KR920008876A (ko) 1992-05-28
DE69108837D1 (de) 1995-05-18
CA2053419A1 (en) 1992-04-17
EP0481706A1 (en) 1992-04-22
DE69108837T2 (de) 1995-08-24
EP0481706B1 (en) 1995-04-12

Similar Documents

Publication Publication Date Title
US6582777B1 (en) Electron beam modification of CVD deposited low dielectric constant materials
US6593655B1 (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP2596214B2 (ja) 高純度薄膜の形成方法
US7253123B2 (en) Method for producing gate stack sidewall spacers
US6023093A (en) Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US6033998A (en) Method of forming variable thickness gate dielectrics
KR100328144B1 (ko) 고밀도 플라즈마-화학적 증착 기법을 사용하여 낮은 유전상수를 갖는 박막을 형성하는 방법
JPH04151839A (ja) シリコンオキシナイトライド膜の製造方法
TW200536019A (en) A new material for contact etch layer to enhance device performance
US20050048795A1 (en) Method for ultra low-K dielectric deposition
KR19980018994A (ko) 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
JP3015738B2 (ja) 半導体装置の製造方法
US20060199371A1 (en) Semiconductor devices passivation film
US6790374B1 (en) Plasma etch method for forming plasma etched silicon layer
JP3045945B2 (ja) 窒化珪素薄膜の形成方法
US11732352B2 (en) Hydrogen free silicon dioxide
US6252270B1 (en) Increased cycle specification for floating-gate and method of manufacture thereof
US6861339B2 (en) Method for fabricating laminated silicon gate electrode
JPH04184932A (ja) パッシベーション膜の形成方法
JPH10242277A (ja) 半導体装置の製造方法及び半導体装置
JPS62160732A (ja) 酸窒化シリコン膜の形成方法
KR960009979B1 (ko) 게이트산화막 제조방법
JPH01152631A (ja) Ｓ１ｘＯｙＮｚ絶縁膜の形成方法
JPH02103965A (ja) 半導体記憶装置の製造方法
JPH02187030A (ja) 半導体装置への保護膜の形成方法