JP3068277B2 - 半導体膜の形成方法 - Google Patents
半導体膜の形成方法Info
- Publication number
- JP3068277B2 JP3068277B2 JP3255328A JP25532891A JP3068277B2 JP 3068277 B2 JP3068277 B2 JP 3068277B2 JP 3255328 A JP3255328 A JP 3255328A JP 25532891 A JP25532891 A JP 25532891A JP 3068277 B2 JP3068277 B2 JP 3068277B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- forming
- film
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハーに対す
る半導体膜の形成方法に係り、特に多結晶シリコン膜を
主成分とする半導体膜の形成方法に関する。
る半導体膜の形成方法に係り、特に多結晶シリコン膜を
主成分とする半導体膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、半導体
ウェハー上に形成された絶縁膜上にアモルファスシリコ
ン膜を形成する従来の方法を述べる。即ち、半導体ウェ
ハーを減圧ＣＶＤ（化学気相成長）装置の反応管内に挿
入し、外部ヒーターにより反応管を５００〜５６０℃に
加熱し、真空ポンプにより反応管内を０．１〜１．０ T
orr に減圧し、シランガスを反応管内に流して熱分解さ
せることにより、ウェハー上にアモルファスシリコン膜
を形成させる。
ウェハー上に形成された絶縁膜上にアモルファスシリコ
ン膜を形成する従来の方法を述べる。即ち、半導体ウェ
ハーを減圧ＣＶＤ（化学気相成長）装置の反応管内に挿
入し、外部ヒーターにより反応管を５００〜５６０℃に
加熱し、真空ポンプにより反応管内を０．１〜１．０ T
orr に減圧し、シランガスを反応管内に流して熱分解さ
せることにより、ウェハー上にアモルファスシリコン膜
を形成させる。
【０００３】図４は、従来の方法により形成されたアモ
ルファスシリコン膜を使用した素子の一例として、薄膜
トランジスタ（Thin Film Transistor；ＴＦＴ）の構造
の一部を拡大して示す断面図である。
ルファスシリコン膜を使用した素子の一例として、薄膜
トランジスタ（Thin Film Transistor；ＴＦＴ）の構造
の一部を拡大して示す断面図である。
【０００４】ここで、１０はＰ型のウェハー基板、１１
は素子分離領域（ＳｉＯ2 膜）、１２は基板表面に形成
されたゲート絶縁膜、１３は基板中に形成されたＮ+ 拡
散層（ＴＦＴのゲート電極となる）、１４は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜１４は、一部がＰ+ 拡散層（ＴＦＴのド
レイン領域およびソース領域）１５となり、残りの部分
がＴＦＴのチャネル領域１６となる。４１はチャネル領
域１６のグレインバンダリー（粒界）である。このチャ
ネル領域１６のグレインバンダリー４１は、アモルファ
スシリコン膜を熱処理して再結晶化した時に、アモルフ
ァスシリコン膜のグレイン（粒径）が成長することによ
り発生する。
は素子分離領域（ＳｉＯ2 膜）、１２は基板表面に形成
されたゲート絶縁膜、１３は基板中に形成されたＮ+ 拡
散層（ＴＦＴのゲート電極となる）、１４は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜１４は、一部がＰ+ 拡散層（ＴＦＴのド
レイン領域およびソース領域）１５となり、残りの部分
がＴＦＴのチャネル領域１６となる。４１はチャネル領
域１６のグレインバンダリー（粒界）である。このチャ
ネル領域１６のグレインバンダリー４１は、アモルファ
スシリコン膜を熱処理して再結晶化した時に、アモルフ
ァスシリコン膜のグレイン（粒径）が成長することによ
り発生する。
【０００５】従来の方法により形成されたアモルファス
シリコン膜は、熱処理に際して、ウェハー表面に吸着し
ている不純物（特に炭素）がグレイン成長するための結
晶核となり易く、多数の箇所から一斉にグレイン成長が
起り、大きなグレインを得ることが困難になる。換言す
れば、従来の方法により形成されたアモルファスシリコ
ン膜は、熱処理工程を経て再結晶化する時にチャネル領
域のグレインバンダリー４１が増える。
シリコン膜は、熱処理に際して、ウェハー表面に吸着し
ている不純物（特に炭素）がグレイン成長するための結
晶核となり易く、多数の箇所から一斉にグレイン成長が
起り、大きなグレインを得ることが困難になる。換言す
れば、従来の方法により形成されたアモルファスシリコ
ン膜は、熱処理工程を経て再結晶化する時にチャネル領
域のグレインバンダリー４１が増える。
【０００６】従って、このようなグレインバンダリー４
１が多いチャネル領域１６を有するＴＦＴは、ゲートを
オンさせた時にホール４２がグレインバンダリー４１に
トラップされる確率が高くなり、オン電流が低下する。
また、上記したようなグレインバンダリー４１が多いチ
ャネル領域１６を有するＴＦＴは、グレインバンダリー
４１がリーク電流の原因となるので、オフ電流が増加す
る。
１が多いチャネル領域１６を有するＴＦＴは、ゲートを
オンさせた時にホール４２がグレインバンダリー４１に
トラップされる確率が高くなり、オン電流が低下する。
また、上記したようなグレインバンダリー４１が多いチ
ャネル領域１６を有するＴＦＴは、グレインバンダリー
４１がリーク電流の原因となるので、オフ電流が増加す
る。
【０００７】図３中の点線は、図１中の多結晶シリコン
膜１４となるアモルファスシリコン膜を従来の方法によ
り形成した場合のＴＦＴの電流スイッチ特性を示してお
り、オン電流／オフ電流の比率が小さいという問題があ
る。
膜１４となるアモルファスシリコン膜を従来の方法によ
り形成した場合のＴＦＴの電流スイッチ特性を示してお
り、オン電流／オフ電流の比率が小さいという問題があ
る。
【０００８】
【発明が解決しようとする課題】本発明の半導体膜の形
成方法は、半導体ウェハー上に形成された絶縁膜上にア
モルファスシリコン膜を形成し、熱処理して再結晶化す
る半導体膜の形成方法であって、半導体ウェハーを減圧
型または常圧型の化学気相成長装置の反応管内に挿入
し、この反応管内を減圧または常圧の状態に保ち、酸化
性ガスを流してウェハー表面を酸素パージすることによ
り、上記絶縁膜上に吸着している炭素不純物を除去する
工程と、これに連続して上記反応管内でウェハー表面に
アモルファスシリコン膜を堆積形成する工程と、上記ア
モルファスシリコン膜を熱処理して再結晶化する工程と
を具備することを特徴とする。
成方法は、半導体ウェハー上に形成された絶縁膜上にア
モルファスシリコン膜を形成し、熱処理して再結晶化す
る半導体膜の形成方法であって、半導体ウェハーを減圧
型または常圧型の化学気相成長装置の反応管内に挿入
し、この反応管内を減圧または常圧の状態に保ち、酸化
性ガスを流してウェハー表面を酸素パージすることによ
り、上記絶縁膜上に吸着している炭素不純物を除去する
工程と、これに連続して上記反応管内でウェハー表面に
アモルファスシリコン膜を堆積形成する工程と、上記ア
モルファスシリコン膜を熱処理して再結晶化する工程と
を具備することを特徴とする。
【０００９】本発明は上記の問題点を解決すべくなされ
たもので、アモルファスシリコン膜が熱処理工程を経て
再結晶化する時のグレインサイズを大きく、かつ、均一
化することが可能になり、アモルファスシリコン膜を使
用した素子の特性を向上させ得る半導体膜の形成方法を
提供することを目的とする。
たもので、アモルファスシリコン膜が熱処理工程を経て
再結晶化する時のグレインサイズを大きく、かつ、均一
化することが可能になり、アモルファスシリコン膜を使
用した素子の特性を向上させ得る半導体膜の形成方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体膜の形成
方法は、半導体ウェハー上に形成された絶縁膜上にアモ
ルファスシリコン膜を形成する際、半導体ウェハーを減
圧型または常圧型のＣＶＤ装置の反応管内に挿入し、こ
の反応管内を減圧または常圧の状態に保ち、酸化性ガス
を流してウェハー表面を酸素パージする工程と、これに
連続して上記反応管内でウェハー表面にアモルファスシ
リコン膜を堆積形成する工程とを具備することを特徴と
する。
方法は、半導体ウェハー上に形成された絶縁膜上にアモ
ルファスシリコン膜を形成する際、半導体ウェハーを減
圧型または常圧型のＣＶＤ装置の反応管内に挿入し、こ
の反応管内を減圧または常圧の状態に保ち、酸化性ガス
を流してウェハー表面を酸素パージする工程と、これに
連続して上記反応管内でウェハー表面にアモルファスシ
リコン膜を堆積形成する工程とを具備することを特徴と
する。
【００１１】
【作用】アモルファスシリコン膜を堆積形成する前の酸
素パージにより、下地絶縁膜上に吸着している炭素不純
物が低減する。これにより、アモルファスシリコン膜が
熱処理工程を経て再結晶化する時のアモルファスシリコ
ン膜中のグレイン成長に必要な結晶核数が減少し、グレ
インサイズが大きくなり、その結果、アモルファスシリ
コン膜を使用した素子の特性（例えばＴＦＴの電流スイ
ッチ特性）が向上する。
素パージにより、下地絶縁膜上に吸着している炭素不純
物が低減する。これにより、アモルファスシリコン膜が
熱処理工程を経て再結晶化する時のアモルファスシリコ
ン膜中のグレイン成長に必要な結晶核数が減少し、グレ
インサイズが大きくなり、その結果、アモルファスシリ
コン膜を使用した素子の特性（例えばＴＦＴの電流スイ
ッチ特性）が向上する。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、半導体ウェハー上に形成されたア
モルファスシリコン膜を使用した素子の一例として、Ｔ
ＦＴの構造の一例を示す断面図である。
に説明する。図１は、半導体ウェハー上に形成されたア
モルファスシリコン膜を使用した素子の一例として、Ｔ
ＦＴの構造の一例を示す断面図である。
【００１３】ここで、１０はＰ型のウェハー基板、１１
は素子分離領域（ＳｉＯ2 膜）、１２は基板表面に形成
されたゲート絶縁膜、１３は基板中に形成されたＮ+ 拡
散層（ＴＦＴのゲート電極となる）、１４は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜１４は、一部がＰ+ 拡散層（ＴＦＴのド
レイン領域およびソース領域）１５となり、残りの部分
（前記ゲート絶縁膜１２上の部分）がＴＦＴのチャネル
領域１６となる。１７は基板上に形成されたＣＶＤ絶縁
膜、１８および１９はこのＣＶＤ絶縁膜１７に開孔され
たコンタクトホールを通して前記Ｐ+ 拡散層１５にコン
タクトするドレイン電極およびソース電極である。
は素子分離領域（ＳｉＯ2 膜）、１２は基板表面に形成
されたゲート絶縁膜、１３は基板中に形成されたＮ+ 拡
散層（ＴＦＴのゲート電極となる）、１４は基板上に形
成された多結晶シリコン膜であり、アモルファスシリコ
ン膜が熱処理を経て再結晶化されたものである。この多
結晶シリコン膜１４は、一部がＰ+ 拡散層（ＴＦＴのド
レイン領域およびソース領域）１５となり、残りの部分
（前記ゲート絶縁膜１２上の部分）がＴＦＴのチャネル
領域１６となる。１７は基板上に形成されたＣＶＤ絶縁
膜、１８および１９はこのＣＶＤ絶縁膜１７に開孔され
たコンタクトホールを通して前記Ｐ+ 拡散層１５にコン
タクトするドレイン電極およびソース電極である。
【００１４】次に、図１のＴＦＴを形成する方法の一実
施例を説明する。まず、Ｐ型ウェハー基板１０上に素子
形成領域を残すように形選択酸化法により素子分離領域
１１を形成する。次に、９００℃でのドライ酸化により
素子形成領域上に薄い（例えば６ｎｍ）のゲート絶縁膜
（酸化膜）を形成し、このゲート酸化膜膜を通してウェ
ハー基板１０にＡｓのイオン注入を行い、Ｎ+ 拡散層１
３を形成する。次に、上記Ｎ+ 拡散層１３上のイオン注
入によりダメージを受けたゲート酸化膜を薬液処理によ
り除去する。再度、９００℃のドライ酸化によりゲート
絶縁膜（酸化膜）１２を形成する。
施例を説明する。まず、Ｐ型ウェハー基板１０上に素子
形成領域を残すように形選択酸化法により素子分離領域
１１を形成する。次に、９００℃でのドライ酸化により
素子形成領域上に薄い（例えば６ｎｍ）のゲート絶縁膜
（酸化膜）を形成し、このゲート酸化膜膜を通してウェ
ハー基板１０にＡｓのイオン注入を行い、Ｎ+ 拡散層１
３を形成する。次に、上記Ｎ+ 拡散層１３上のイオン注
入によりダメージを受けたゲート酸化膜を薬液処理によ
り除去する。再度、９００℃のドライ酸化によりゲート
絶縁膜（酸化膜）１２を形成する。
【００１５】次に、アモルファスシリコン膜を形成する
ために、上記ウェハー基板を減圧型または常圧型のＣＶ
Ｄ装置の反応管内に挿入し、外部ヒーターにより反応管
をほぼ５３０℃に加熱し、真空ポンプにより反応管内を
０．５ Torr に減圧し、または常圧に保つ。そして、酸
化性ガス（例えば酸素）を１０ｃｃ／分の流量で流して
ウェハー表面の酸化膜１２を酸素パージする。これによ
り、下地酸化膜１２上に吸着している炭素不純物が酸素
と反応し、ＣＯ、ＣＯ2 の形で除去される。
ために、上記ウェハー基板を減圧型または常圧型のＣＶ
Ｄ装置の反応管内に挿入し、外部ヒーターにより反応管
をほぼ５３０℃に加熱し、真空ポンプにより反応管内を
０．５ Torr に減圧し、または常圧に保つ。そして、酸
化性ガス（例えば酸素）を１０ｃｃ／分の流量で流して
ウェハー表面の酸化膜１２を酸素パージする。これによ
り、下地酸化膜１２上に吸着している炭素不純物が酸素
と反応し、ＣＯ、ＣＯ2 の形で除去される。
【００１６】次に、上記工程に連続して上記反応管内に
シランガス（ＳｉＨ4 ）を２００ｃｃ／分の流量で流し
て熱分解させることにより、ウェハー表面にアモルファ
スシリコン膜を３０ｎｍ堆積する。次に、上記アモルフ
ァスシリコン膜を６００℃、Ｎ2 雰囲気中での熱処理に
より再結晶化（多結晶化）し、さらに、チャネル領域１
６以外の部分にＰ型不純物をイオン注入してＰ+ 拡散層
（ＴＦＴのドレイン領域およびソース領域）１５を形成
する。
シランガス（ＳｉＨ4 ）を２００ｃｃ／分の流量で流し
て熱分解させることにより、ウェハー表面にアモルファ
スシリコン膜を３０ｎｍ堆積する。次に、上記アモルフ
ァスシリコン膜を６００℃、Ｎ2 雰囲気中での熱処理に
より再結晶化（多結晶化）し、さらに、チャネル領域１
６以外の部分にＰ型不純物をイオン注入してＰ+ 拡散層
（ＴＦＴのドレイン領域およびソース領域）１５を形成
する。
【００１７】次に、常圧型のＣＶＤ装置を用いて、前記
ウェハー基板上に層間絶縁膜としてＣＶＤ酸化膜１７を
２００ｎｍ堆積した後、このＣＶＤ酸化膜１７を選択的
にエッチングしてコンタクトホールを開孔する。さら
に、このＣＶＤ酸化膜上の全面にアルミニウム・シリコ
ン膜を形成した後にパターニングし、前記Ｐ+ 拡散層１
５にコンタクトするドレイン電極１８およびソース電極
１９を形成する。
ウェハー基板上に層間絶縁膜としてＣＶＤ酸化膜１７を
２００ｎｍ堆積した後、このＣＶＤ酸化膜１７を選択的
にエッチングしてコンタクトホールを開孔する。さら
に、このＣＶＤ酸化膜上の全面にアルミニウム・シリコ
ン膜を形成した後にパターニングし、前記Ｐ+ 拡散層１
５にコンタクトするドレイン電極１８およびソース電極
１９を形成する。
【００１８】図２は、上記実施例の方法により形成され
たＴＦＴの構造の一部を拡大して示す断面図である。２
１はチャネル領域１６のグレインバンダリー（粒界）で
ある。このチャネル領域１６のグレインバンダリー２１
は、アモルファスシリコン膜を熱処理して再結晶化した
時に、アモルファスシリコン膜のグレイン（粒径）が大
きければ大きいほど減るものである。
たＴＦＴの構造の一部を拡大して示す断面図である。２
１はチャネル領域１６のグレインバンダリー（粒界）で
ある。このチャネル領域１６のグレインバンダリー２１
は、アモルファスシリコン膜を熱処理して再結晶化した
時に、アモルファスシリコン膜のグレイン（粒径）が大
きければ大きいほど減るものである。
【００１９】上記実施例の方法によれば、アモルファス
シリコン膜を堆積形成する前の酸素パージにより、下地
絶縁膜上に吸着している炭素不純物が低減するので、後
工程の熱処理による再結晶化時のアモルファスシリコン
膜中のグレイン成長に必要な結晶核数が減少し、グレイ
ンサイズが大きく、かつ、均一になる。これにより、従
来例の方法により形成されたＴＦＴ（図４に示した構
造）と比べて、チャネル領域１６の単位面積当りのグレ
インバンダリー２１の面積が減っていることが分る。従
って、ＴＦＴのゲートをオンさせた時にホール２２がグ
レインバンダリー２１にトラップされる確率が低下し、
オン電流の低下が抑制される。また、上記したようなグ
レインバンダリー２１が少ないチャネル領域１６を有す
るＴＦＴは、オフ電流が抑制される。
シリコン膜を堆積形成する前の酸素パージにより、下地
絶縁膜上に吸着している炭素不純物が低減するので、後
工程の熱処理による再結晶化時のアモルファスシリコン
膜中のグレイン成長に必要な結晶核数が減少し、グレイ
ンサイズが大きく、かつ、均一になる。これにより、従
来例の方法により形成されたＴＦＴ（図４に示した構
造）と比べて、チャネル領域１６の単位面積当りのグレ
インバンダリー２１の面積が減っていることが分る。従
って、ＴＦＴのゲートをオンさせた時にホール２２がグ
レインバンダリー２１にトラップされる確率が低下し、
オン電流の低下が抑制される。また、上記したようなグ
レインバンダリー２１が少ないチャネル領域１６を有す
るＴＦＴは、オフ電流が抑制される。
【００２０】図３中の実線は、図２のＴＦＴの電流スイ
ッチ特性の一例を示す特性図である。ここで、本実施例
の方法により形成されたＴＦＴのオン電流／オフ電流の
比率は、従来の方法により形成されたＴＦＴのオン電流
／オフ電流の比率よりも十分に大きくなっており、本実
施例の方法によれば良好な特性が得られることが分る。
ッチ特性の一例を示す特性図である。ここで、本実施例
の方法により形成されたＴＦＴのオン電流／オフ電流の
比率は、従来の方法により形成されたＴＦＴのオン電流
／オフ電流の比率よりも十分に大きくなっており、本実
施例の方法によれば良好な特性が得られることが分る。
【００２１】なお、上記実施例では、酸素パージ工程で
流す酸化性ガスとして酸素を用いたが、オゾンを流して
も、上記実施例と同様に、下地絶縁膜上に吸着している
炭素不純物を除去する効果が得られる。また、前記酸素
をプラズマ状にして流すと、下地絶縁膜上に吸着してい
る炭素不純物を除去する効果が一層高まることが確認さ
れている。
流す酸化性ガスとして酸素を用いたが、オゾンを流して
も、上記実施例と同様に、下地絶縁膜上に吸着している
炭素不純物を除去する効果が得られる。また、前記酸素
をプラズマ状にして流すと、下地絶縁膜上に吸着してい
る炭素不純物を除去する効果が一層高まることが確認さ
れている。
【００２２】
【発明の効果】上述したように本発明の半導体膜の形成
方法によれば、アモルファスシリコン膜が熱処理工程を
経て再結晶化する時のグレインサイズを大きくすること
が可能になり、アモルファスシリコン膜を使用した素子
の特性（例えばＴＦＴの電流スイッチ特性）を向上させ
ることができる。
方法によれば、アモルファスシリコン膜が熱処理工程を
経て再結晶化する時のグレインサイズを大きくすること
が可能になり、アモルファスシリコン膜を使用した素子
の特性（例えばＴＦＴの電流スイッチ特性）を向上させ
ることができる。
【図１】ＴＦＴの構造の一例を示す断面図。
【図２】図１中のアモルファスシリコン膜を本発明の半
導体膜の形成方法の一実施例により形成した場合のＴＦ
Ｔの構造を拡大して示す断面図。
導体膜の形成方法の一実施例により形成した場合のＴＦ
Ｔの構造を拡大して示す断面図。
【図３】図１のＴＦＴの電流スイッチ特性の一例を示す
特性図。
特性図。
【図４】図１中のアモルファスシリコン膜を従来の半導
体膜の形成方法により形成した場合のＴＦＴの構造を拡
大して示す断面図。
体膜の形成方法により形成した場合のＴＦＴの構造を拡
大して示す断面図。
１０…Ｐ型ウェハー基板、１１…素子分離領域、１２…
ゲート絶縁膜、１３…Ｎ+ 拡散層（ＴＦＴのゲート電
極）、１４…多結晶シリコン膜（アモルファスシリコン
膜が熱処理を経て再結晶化されたもの）、１５…Ｐ+ 拡
散層（ＴＦＴのドレイン領域およびソース領域）、１６
…ＴＦＴのチャネル領域、１７…ＣＶＤ絶縁膜、１８…
ドレイン電極、１９…ソース電極、２１…グレインバン
ダリー、２２…ホール。
ゲート絶縁膜、１３…Ｎ+ 拡散層（ＴＦＴのゲート電
極）、１４…多結晶シリコン膜（アモルファスシリコン
膜が熱処理を経て再結晶化されたもの）、１５…Ｐ+ 拡
散層（ＴＦＴのドレイン領域およびソース領域）、１６
…ＴＦＴのチャネル領域、１７…ＣＶＤ絶縁膜、１８…
ドレイン電極、１９…ソース電極、２１…グレインバン
ダリー、２２…ホール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 伸治 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭61−290712（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/20
Claims (4)
- 【請求項１】 半導体ウェハー上に形成された絶縁膜上
にアモルファスシリコン膜を形成し、熱処理して再結晶
化する半導体膜の形成方法であって、 半導体ウェハーを減圧型または常圧型の化学気相成長装
置の反応管内に挿入し、この反応管内を減圧または常圧
の状態に保ち、酸化性ガスを流してウェハー表面を酸素
パージすることにより、上記絶縁膜上に吸着している炭
素不純物を除去する工程と、 これに連続して上記反応管内でウェハー表面にアモルフ
ァスシリコン膜を堆積形成する工程と、 上記アモルファスシリコン膜を熱処理して再結晶化する
工程 とを具備することを特徴とする半導体膜の形成方
法。 - 【請求項２】 請求項１記載の半導体膜の形成方法にお
いて、前記酸化性ガスは酸素であることを特徴とする半
導体膜の形成方法。 - 【請求項３】 請求項２記載の半導体膜の形成方法にお
いて、前記酸素をプラズマ状にして流すことを特徴とす
る半導体膜の形成方法。 - 【請求項４】 請求項１記載の半導体膜の形成方法にお
いて、前記酸化性ガスはオゾンであることを特徴とする
半導体膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255328A JP3068277B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255328A JP3068277B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594954A JPH0594954A (ja) | 1993-04-16 |
| JP3068277B2 true JP3068277B2 (ja) | 2000-07-24 |
Family
ID=17277263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255328A Expired - Fee Related JP3068277B2 (ja) | 1991-10-02 | 1991-10-02 | 半導体膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068277B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5371453B2 (ja) * | 2009-01-09 | 2013-12-18 | ミツミ電機株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP7130962B2 (ja) * | 2018-01-11 | 2022-09-06 | 株式会社デンソー | 成膜方法及び成膜装置 |
-
1991
- 1991-10-02 JP JP3255328A patent/JP3068277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0594954A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221788B1 (en) | Semiconductor and a method for manufacturing an oxide film on the surface of a semiconductor substrate | |
| JP2839018B2 (ja) | 半導体装置の製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JP2001319878A (ja) | 半導体製造方法 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| US20030168706A1 (en) | Semiconductor device and method for fabricating same | |
| JP3068277B2 (ja) | 半導体膜の形成方法 | |
| JP3494304B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH098298A (ja) | 半導体装置の製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH06181178A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08306642A (ja) | 半導体素子のポリシリコン層形成方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3236861B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JP3371414B2 (ja) | 配線の形成方法 | |
| KR960026925A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0555577A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08130305A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |