DE3785699T2 - Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden. - Google Patents
Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.Info
- Publication number
- DE3785699T2 DE3785699T2 DE8787305826T DE3785699T DE3785699T2 DE 3785699 T2 DE3785699 T2 DE 3785699T2 DE 8787305826 T DE8787305826 T DE 8787305826T DE 3785699 T DE3785699 T DE 3785699T DE 3785699 T2 DE3785699 T2 DE 3785699T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- floating gate
- polycide
- volatile memory
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009413 insulation Methods 0.000 title description 27
- 239000004065 semiconductor Substances 0.000 title description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 34
- 238000005229 chemical vapour deposition Methods 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 21
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 14
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 7
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 238000010574 gas phase reaction Methods 0.000 claims 2
- 238000000034 method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015654 memory Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, wie beispielsweise einen nichtflüchtigen Speicher oder eine kapazitive Komponente.
- Es ist eine Halbleiteranordnung mit einer ersten und zweiten Elektrode und einer zwischen diesen befindlichen Isolationsschichten bekannt, bei der wenigstens die erste Elektrode aus einem polykristallines Silizium umfassenden Material gebildet ist. Beispielsweise werden als Isolationsschicht eine durch eine chemische Abscheidung aus der Gasphase (CVD-Prozeß) hergestellte Isolationsschicht, eine Polyimidschicht und eine thermisch oxidierte Schicht aus polykristallinen Silizium verwendet, während die zweite Elektrode eine Verdrahtung enthält und beispielsweise aus leitendem Material, wie beispielsweise Aluminium oder polykristallinem Silizium hergestellt ist.
- Ist jedoch die Dicke der Isolationsschicht kleiner als 1000 Å(10 Å = 1 nm), so muß als Isolationsschicht eine thermisch oxidierte Schicht aus polykristallinem Silizium verwendet werden, weil sie gute Isolationseigenschaften besitzt und hinsichtlich der Dicke gut steuerbar ist.
- Um miniaturisierte integrierte Schaltkreise (IC) herzustellen, welche bei hohen Geschwindigkeiten betrieben werden können, ist auf bestimmten Gebieten polykristallines Silizium als Material für eine Elektrode und eine Verdrahtung graduell durch sog. Polycid-Material, d.h. ein durch polykristallines Silizium und ein Metallsilicid gebildetes Material ersetzt worden. Beispielsweise kann das Polycid- Material eine Zweischichtstruktur aus polykristallinem Silizium und einem Metallsilicid umfassen.
- Das Dokument IEEE Int. Solid-State Ccts. Conference Vol. 24, Februar 1981, Seiten 152-153 beschreibt eine Halbleiteranordnung mit einer ersten Polycid-Elektrode und einer zweiten Elektrode sowie einer Siliziumdioxid-Isolationsschicht zwischen diesen. Die Isolationsschicht wird durch chemische Abscheidung aus der Gasphase gebildet, wobei das Material der ersten Elektrode ebenfalls polykristallines Silizium und wenigstens ein Metallsilicid umfaßt.
- Eine thermisch oxidierte Schicht aus Polycid besitzt jedoch keine gleichförmige Schichtdicke und keine gute Isolationseigenschaften. Da die Isolationseigenschaften einer dünnen Isolationsschicht mit einer Dicke von weniger als 1000 Å, welche durch thermische Oxidation der Oberfläche des als Verdrahtung und Elektrode verwendeten Polycid-Materials gebildet ist, ebenfalls schlecht sind, ist es daher unmöglich, das Polycid als Material für die Elektrode und die Verdrahtung einer Halbleiteranordnung zu verwenden.
- Wird Polycid-Material als Elektrode und Verdrahtung einer unteren Lage einer Halbleiteranordnung verwendet und die Elektrode und die Verdrahtung einer darüberliegenden oberen Lage mit einer dazwischenliegenden dünnen Isolationsschicht gebildet, so reicht die durch thermische Oxidation der Oberfläche des Polycid-Materials gebildete thermisch oxidierte Schicht nicht aus, weil sie keine gleichförmige Schichtdicke bzw. keine angemessenen Isolationseigenschaften besitzt. Da die Isolationseigenschaften einer durch thermische Oxidation der Oberfläche des Polycids gebildeten dünnen Isolationsschicht mit weniger als 1000 Å ebenfalls schlecht ist, ist es unmöglich, das Polycid als Material für die Elektrode und die Verdrahtung einer Halbleiteranordnung zu verwenden. Es ist daher aufgrund des verringerten Widerstandes der Elektrode und der Verdrahtung in einer derartigen Anordnung unmöglich, eine zufriedenstellende mit hoher Geschwindigkeit betreibbare Halbleiteranordnung zu realisieren.
- Die Erfindung schafft daher eine nichtflüchtige Anordnung mit einer Floating-Gate- und einer Steuergateelektrode sowie einer zwischen diesen befindlichen durch chemische Abscheidung aus der Gasphase gebildeten Isolationsschicht, die dadurch gekennzeichnet ist, daß die Isolationsschicht eine durch chemische Gasphasenreaktion unter Verwendung von Dichlorsilan (SiH&sub2;Cl&sub2;)-Gas und Stickstoffoxid (N&sub2;O)-Gas gebildete Siliziumschicht mit einer 1000 Å nicht übersteigenden Dicke ist und daß die Floating-Gate-Elektrode ein Polycid umfaßt.
- Vorzugsweise besitzt die erste Elektrode eine Vielzahl von Schichten. Dabei kann die erste Elektrode eine auf eine Membran aus polykristallinem Silizium laminierte Membran aus einem Metallsilicid umfassen.
- Die chemische Reaktion aus der Gasphase kann so durchgeführt werden, daß die relative N&sub2;O/SiH&sub2;Cl&sub2;-Strömungsgeschwindigkeit wenigstens gleich 5 ist.
- Die Reaktion wird vorzugsweise bei reduziertem Druck im Bereich von 0,1 mbar und 2 mbar und einer Temperatur im Bereich von 700º C bis 905º C durchgeführt.
- Vorzugsweise enthalten die erste und zweite Elektrode eine Verdrahtung.
- Die erste Elektrode kann direkt oder indirekt auf ein Substrat aufgebracht werden.
- Die Halbleiteranordnung kann ein nichtflüchtiger Speicher mit einem Floating-Gate sein.
- In ihrer bevorzugten Ausführungsform umfaßt die erfindungsgemäße Halbleiteranordnung eine Isolationsschicht auf einer Polycidelektrode und -Verdrahtung und eine unter Verwendung eines chemischen Abscheidungsprozesses aus der Gasphase (CVD-Prozeß) gebildete Siliziumoxid (SiO&sub2;)-Schicht, die durch Reaktion eines Dichlorsilan (SiH&sub2;Cl&sub2;)-Gases und eines Stickstoffoxid (N&sub2;O)-Gases in einer chemischen Gasphasenreaktion in einer Hochtemperaturatmosphäre gebildet wird (im folgenden als Hochtemperatur-CVD-Siliziumoxidschicht bezeichnet). Das Verfahren kann bei reduziertem Druck von 0,1 mbar bis 2 mbar und einer Temperatur von 700º C bis 900º C durchgeführt werden. Eine derartige Hochtemperatur- CVD-SiO&sub2;-Schicht ist vorteilhaft, da sie mit gleichförmiger Schichtdicke herstellbar ist und sehr zufriedenstellende Isolationseigenschaften besitzt. Es kann daher auch eine dünne Isolationsschicht mit einer Dicke von weniger als 1000 Å verwendet werden, welche auf einer Polycidelektrode und -Verdrahtung der Halbleiteranordnung gebildet werden kann.
- Die Erfindung wird beispielhaft anhand der Figuren der Zeichnung erläutert. Es zeigt:
- Fig. 1 einen Querschnitt einer Erstausführungsform einer erfindungsgemäßen Halbleiteranordnung;
- Fig. 2 einen Querschnitt einer eine kapazitive Komponente bildenden zweiten Ausführungsform; und
- Fig. 3 einen Querschnitt einer einen nichtflüchtigen Speicher bildenden dritten Ausführungsform.
- Fig. 1 zeigt eine erfindungsgemäße Halbleiteranordnung, bei der nach Aufbringen einer Isolationsschicht zwei auf ein Substrat 1 auf der Isolationsschicht 2 eine Polycidelektrode und -Verdrahtung 3 gebildet wird. Die Polycidelektrode und -Verdrahtung 3 umfaßt wie oben ausgeführt polykristallines Silizium und ein Metallsilicid. Sodann wird auf der Polycidelelktrode und -Verdrahtung 3 unter Verwendung eines CVD- Prozesses eine CVD-Siliziumoxid-Isolationsschicht 4 abgeschieden. Auf der CVD-Siliziumoxid-Isolationsschicht 4 wird zur Realisierung der Halbleiteranordnung gemäß Fig. 1 eine Elektrode und Verdrahtung 5 gebildet.
- Das Substrat 1 gemäß Fig. 1 kann ein Halbleiter, wie beispielsweise Silizium, Germanium, Galliumarsenid und Indiumphoshid; ein Isolator wie beispielsweise Glas oder Aluminium; oder ein Metall wie beispielsweise rostfreier Stahl oder Eisen sein.
- Die Isolationsschicht 2 kann durch einen Siliziumoxidfilm, einen Siliziumnitridfilm, Aluminiumoxid usw. gebildet sein, auf die natürlich auch verzichtet werden kann. Die Polycidelektrode und -Verdrahtung 3 kann wie generell nachfolgend beschrieben gebildet werden. Zunächst wird mittels eines chemischen Abscheidungsprozesses aus der Gasphase (CVD- Prozeß) oder mittels eines physikalischen Abscheidungsprozesses aus der Gasphase (PVD-Prozeß), usw. eine Schicht aus polykristallinem Silizium gebildet. Dabei kann die Schicht aus polykristallinem Silizium mit Phosphor, Arsen oder Bor dotiert sein. Die Dotierung kann nach der Bildung der Schicht aus polykristallinem Silizium durchgeführt werden.
- TEXT FEHLT zesses. Natürlich kann die Dotierung der Schicht aus polykristallinem Silizium auch entfallen.
- Nach der Bildung der Schicht aus polykristallinem Silizium kann eine Wärmebehandlung dieser Schicht erfolgen, die natürlich auch entfallen kann.
- Sodann wird auf die Schicht aus polykristallinem Silizium mittels eines CVD-Prozesses oder PVD-Prozesses eine Silicidschicht auflaminiert. Eine dabei verwendbare Silicidschicht kann Molybdänsilicid, Wolframsilicid, Platinsilicid, Titansilicid, Tantalsilicid, Zirkonsilicid und Palladiumsilicid umfassen. Sodann kann zur Stabilisierung der insoweit gebildeten Zusammensetzung eine Wärmebehandlung erfolgen.
- Die genannte Polysilicidelektrode und -Verdrahtung 3 kann durch eine Doppelschicht gebildet werden, welche durch Auflaminieren einer Membran aus Silicid auf eine Membran aus polykristallinem Silizium hergestellt wird.
- Ein weiteres Verfahren zur Herstellung der Polycidelektrode und -Verdrahtung 3 besteht darin, auf einer Schicht aus polykristallinem Silizium eine Metallschicht mit nachfolgender Wärmebehandlung auszubilden. Die Metallschicht wird durch einen CVD- oder einen PVD-Prozeß gebildet. Die hier verwendbare Metallschicht kann beispielsweise Molybdän, Wolfram, Platin, Titan, Tantal, Zirkon und Palladium enthalten.
- Nachfolgend wird die auf der Polycidelektrode und -Verdrahtung 3 gebildete CVD-Siliziumoxidschicht 4 beschrieben. Diese Siliziumoxidschicht 4 kann unter Verwendung eines CVD- Prozesses auf die Polycidelektrode und -Verdrahtung 3 auflaminiert werden, da dies selbst auf der Polycidschicht zufriedenstellende Isolationseigenschaften ergibt. Speziell besitzt eine Siliziumoxidschicht 4 sehr gute Isolationseigenschaften, wenn sie mittels eines chemischen Abscheidungsprozesses unter Verwendung von Dichlorsilan (SiH&sub2;Cl&sub2;)- Gas und Stickstoffoxid (N&sub2;O)-Gas hergestellt wird. Die Dichte einer Membran des aus Dichlorsilan (SiH&sub2;Cl&sub2;)-Gas und Stickstoffoxid (N&sub2;O)-Gas aufgewachsenen Membran der Siliziumoxidschicht wird durch einen Effekt beeinträchtigt, welcher sich aus dem Druck und der Temperatur ergibt, die bei der Schichtbildung verwendet werden. Die Siliziumoxidschicht 4 wird jedoch vorzugsweise unter einem Druck im wesentlichen im Bereich von 0,1 mbar bis 2,0 mbar und einer Temperatur im Bereich von 700º C bis 950º C gebildet. Die unter den vorstehend genannten Bedingungen hergestellte Siliziumschicht 4 ist hinsichtlich der Steuerung der Schichtdicke zufriedenstellend und besitzt angemessene Isolationseigenschaften sowie eine zufriedenstellende Dichte. Wird der Anteil des Dichlorsilan (SiH&sub2;Cl&sub2;)-Gases zu groß so kann die Siliziumoxidschicht 4 zu viel Silizium mit dem Ergebnis enthalten, daß die Isolationseigenschaften verringert werden; wünschenswerte Isolationseigenschaften können daher durch Einstellung des Strömungsgeschwindigkeitsverhältnisses zwischen N&sub2;O/SiH&sub2;Cl&sub2; auf einen Wert von wenigstens 5 erreicht werden.
- Da eine bei einem Druck von 0,1 mbar bis 2,0 mbar und einer Temperatur von 700º C bis 950º C hergestellte Siliziumschicht 4 hinsichtlich der Schichtdicke gut steuerbar ist, kann auf die Polycidelektrode und -Verdrahtung 3 eine dünne Schicht mit weniger als 1000 Å gleichförmig auflaminiert werden.
- Im folgenden wird die Herstellung einer kapazitiven Komponente zur Verbindung bei einer Halbleiteranordnung erläutert. Eine Anordnung mit einer Kapazität zur Erzeugung elektrischer Ladungen wird oft in dynamischen RAMs oder Analog- und Digitalschaltungen verwendet. Bei der Herstellung einer kapazitiven Komponente mit einer Siliziumschicht als Isolationsschicht zwischen Elektroden ist die Herstellung einer dünnen Isolationsschicht erforderlich, um eine große Kapazität bei kleiner Fläche zu realisieren. Weiterhin ist es erforderlich, eine geringe Ableitung der gespeicherten elektrischen Ladungen zu gewährleisten. Wird eine kapazitive Komponente mit einer auf einer Polycidschicht angeordneten Isolationsschicht hergestellt, so kann die Isolationsschicht mittels eines CVD-Prozesses unter Verwendung von SiH&sub2;Cl&sub2;- und N&sub2;O-Gas hergestellt werden, um die gewünschten kapazitiven Eigenschaften zu gewährleisten. Zwar bildet auch die Struktur nach Fig. 1 eine kapazitive Komponente; die Herstellung einer kapazitiven Komponente wird jedoch anhand von Fig. 2 im einzelnen beschrieben.
- In Fig. 2 entsprechen die Bezugszeichen 6, 7, 8, 9 und 10 den Bezugszeichen 1, 2, 3, 4, 5 in Fig. 1. Eine extrem dünne CVD-Siliziumoxidschicht 9 mit einer Dicke von nicht mehr als 1000 Å wird auf eine Polycidschicht 8, d.h. eine polykristallines Silizium und wenigstens ein Metall Silicid umfassende Schicht auflaminiert, wobei auf der Siliziumoxidschicht 9 eine Elektrode und Verdrahtung 10 gebildet wird. Daraus ergibt sich eine kapazitive Komponente, welche durch die Polycidschicht 8, die durch Reaktion zwischen SiH&sub2;Cl&sub2;- und N&sub2;O-Gas gebildete Siliziumoxidschicht 9 und die Elektrode und Verdrahtung 10 gebildet ist. Im Bedarfsfall kann eine Siliziumoxidschicht 9 in Form einer extrem dünnen Schicht mit einer Dicke von nicht mehr als 100 Å hergestellt werden. Bei Verwendung einer Lateral-Vakuum-CVD-Anlage mit Wachstumsbedingungen (eine Strömung von SiH&sub2;Cl&sub2;-Gas mit 25 sccm und einer Strömung von N&sub2;O-Gas bei 250 sccm und einem Druck von 0,4 mbar sowie einer Temperatur von 850º C) ist eine Siliziumoxidschicht mit einer Dicke von weniger als 100 Å gut steuerbar herstellbar, da die Wachstumsrate gleich 6,2 und die Gleichförmigkeit nicht mehr als ± 5 % ist. Da die Isolationseigenschaften der Siliziumoxidschicht extrem zufriedenstellend sind, kann eine kapazitive Komponente mit kleiner elektrischer Entladung bei kleiner Fläche hergestellt werden.
- Die Erfindung ist auch bei einem nichtflüchtigen Speicher mit einem Floating-Gate anwendbar, wie sich dies aus den Erläuterungen zu Fig. 3 ergibt.
- Gemäß Fig. 3 wird eine Floating-Gate-Elektrode 16 aus Polycid, d.h. einem polykristallines Silizium und wenigstens ein Metallsilicid enthaltendern Material hergestellt. Die Floating-Gate-Elektrode 16 ist auf einer auf einem Siliziumsubstrat 11 vorgesehenen Siliziumoxid-Isolationsschicht 14 ausgebildet. Auf die Floating-Gate-Elektrode 16 ist eine dünne CVD-Siliziumoxidschicht 17 mit einer Dicke von 100 bis 500 Å auflaminiert, während auf der Siliziumoxidschicht 17 eine Steuergateelektrode 18 ausgebildet ist. Aus einer hochdotierten N-leitenden Zone 12 im Siliziumsubstrat 11 werden über eine dünne Siliziumoxidschicht 15 Elektronen auf die Floating-Gate-Elektrode 16 injiziert, wodurch die Spannung des Floating-Gate änderbar ist. Im Siliziumsubstrat 11 ist weiterhin eine Drain-Zone 13 vorgesehen.
- Da eine thermisch oxidierte Schicht aus Polycid eine reduzierte Dicke besitzt ist die Spannung, welche die Isolation aushalten kann, verschlechtert. Wird jedoch die CVD-Siliziumoxidschicht 17 nach Fig. 3 verwendet, so ist es in einfacher Weise möglich, die Spannung auf der Floating-Gate- Elektrode 16 unter Ausnutzung der Steuergateelektrode 18 als äußere Elektrode zu ändern, da eine extrem dünne Isolationsschicht auf der Floating-Gate-Elektrode (Polycid) 16 ausgebildet werden kann. Da weiterhin eine durch den CVD-Prozeß unter Verwendung von SiH&sub2;Cl&sub2;-Gas und N&sub2;O-Gas (CVD-Siliziumoxidschicht) hergestellte dünne Siliziumoxidschicht extrem gute Isolationseigenschaften besitzt, ist ein Abfluß von elektrischem Strom außerhalb der Schicht 17 von der Floating-Gate-Elektrode 16 über die CVD-Siliziumoxidschicht 17 extrem klein. In die Floating-Gate-Elektrode 16 injizierte Elektronen können daher über eine extrem langen Zeitraum gespeichert werden. Die Anordnung bildet daher einen Speicher, dessen Eigenschaften sowohl hinsichtlich der Schreibzyklen als auch hinsichtlich der Ladungsspeicherzeit mit denen konventioneller Speicher unter Verwendung von Polysilizium als Floating-Gate vergleichbar sind. Da weiterhin bei Verwendung des Polycid eine Verdrahtung mit kleinem Widerstand möglich ist, kann das Lesen und Neuschreiben mit höherer Geschwindigkeit als gewöhnlich durchgeführt werden.
- Die Polycidelektrode und -Verdrahtung kann durch Laminierung von zwei oder mehr Schichten gebildet werden. Das bedeutet, daß nach Bildung des Polycids als erste Schicht auf diese eine dünne CVD-Siliziumoxidschicht auflaminiert wird. Sodann wird nach Bildung des Polycids als zweite Schicht wiederum eine dünne CVD-Siliziumoxidschicht auflaminiert. Durch Wiederholung der vorstehend angegebenen Vorgänge ist es möglich, die Polycidelektrode und -Verdrahtung mit jeder gewünschten Anzahl von Schichten zu laminieren. Für nichtflüchtige Speicher wurde in den letzten Jahren eine dreischichtige Polysiliziumelektrode und -Verdrahtung verwendet; auch erfindungsgemäß ist es möglich, einen nichtflüchtigen Speicher mit einer dreischichtigen Polycidelektrode und -Verdrahtung herzustellen.
- An Stelle der direkten Auflaminierung einer CVD-Siliziumoxidschicht auf die Polycidelektrode und -Verdrahtung gemäß den in der Zeichnung dargestellten bevorzugten Ausführungsformen der Erfindung sind identische Eigenschaften realisierbar, wenn eine dünne CVD-Siliziumoxidschicht nach der Oxidation des Polycids auflaminiert wird.
- Da gemäß den obigen Ausführungen eine unter Verwendung eines CVD-Prozesses hergestellte dünne Siliziumoxidschicht als Isolationsschicht auf einer Polycidelektrode und -Verdrahtung herstellbar ist, kann die Polycidelektrode und -Verdrahtung in einer Anordnung mit einer dünnen Isolationsschicht verwendet werden, wodurch eine höhere Betriebsgeschwindigkeit der Anordnung als gewöhnlich erreichbar ist.
Claims (8)
1. Nichtflüchtige Speicheranordnung mit einer Floating-
Gate- und einer Steurgateelektrode (3, 5,) sowie einer
zwischen diesen befindlichen durch chemische
Abscheidung aus der Gasphase gebildeten Isolationsschicht (4),
dadurch gekennzeichnet, daß die Isolationsschicht (4)
eine durch chemische Gasphasenreaktion unter
Verwendung von Dichlorsilan (SiH&sub2;Cl&sub2;)-Gas und Stickstoffoxid
(N&sub2;O)-Gas gebildete Siliziumoxidschicht mit einer
100 nm nicht übersteigenden Dicke ist und daß die
Floating-Gate-Elektrode (3) ein Polycid umfaßt.
2. Nichtflüchtige Speicheranordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die Floating-Gate-Elektrode
(3) eine Vielzahl von Schichten besitzt.
3. Nichtflüchtige Speicheranordnung nach Anspruch 2,
dadurch gekennzeichnet, daß die
Floating-Gate-Elektrode (3) eine auf eine Membran aus polykristallinem
Silizium auflaminierte Membran aus einem Metallsilicid
umfaßt.
4. Nichtflüchtige Speicheranordnung nach den
vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die
chemische Gasphasenreaktion so durchgeführt wird, daß die
relative N&sub2;O/SiH&sub2;Cl&sub2;-Strömungsgeschwindigkeit auf
wenigstens 5 eingestellt ist.
5. Nichtflüchtige Speicheranordnung nach den
vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die
Reaktion bei einem reduzierten Druck im Bereich von
0,1 mbar bis 2 mbar und einer Temperatur im Bereich von
700º C bis 950º C durchgeführt wird.
6. Nichtflüchtige Speicheranordnung nach den
vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die
Floating-Gate- und Steuergateelektrode (3, 5) eine
Verdrahtung beinhalten.
7. Nichtflüchtige Speicheranordnung nach den
vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß die
Floating-Gate-Elektrode (3) direkt oder indirekt auf einem
Substrat (1) vorgesehen ist.
8. Verfahren zur Herstellung einer nichtflüchtigen
Speicheranordnung mit einer Floating-Gate- und einer
Steuergateelektrode (3, 5) sowie einer zwichen diesen
befindlichen durch chemische Abscheidung aus der
Gasphase gebildeten Isolationsschicht (4), dadurch
gekennzeichnet, daß die Isolationsschicht (4) eine durch
chemische Gasphasenreaktion unter Verwendung von
Dichlorsilan (SiH&sub2;Cl&sub2;)-Gas und Stickstoffoxid (N&sub2;O)-Gas
gebildete Siliziumoxidschicht mit einer 100 nm nicht
übersteigenden Dicke ist und daß die Floating-Gate-
Elektrode (3) ein Polycid umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61162472A JP2518617B2 (ja) | 1986-07-10 | 1986-07-10 | 不揮発性メモリおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3785699D1 DE3785699D1 (de) | 1993-06-09 |
DE3785699T2 true DE3785699T2 (de) | 1993-08-19 |
Family
ID=15755275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8787305826T Expired - Fee Related DE3785699T2 (de) | 1986-07-10 | 1987-07-01 | Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden. |
Country Status (4)
Country | Link |
---|---|
US (1) | US5001527A (de) |
EP (1) | EP0252679B1 (de) |
JP (1) | JP2518617B2 (de) |
DE (1) | DE3785699T2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2779623B2 (ja) * | 1988-06-06 | 1998-07-23 | セイコーインスツルメンツ株式会社 | 半導体不揮発性メモリ |
JPH02156564A (ja) * | 1988-12-08 | 1990-06-15 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
JPH0322435A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 半導体装置 |
US5057447A (en) * | 1990-07-09 | 1991-10-15 | Texas Instruments Incorporated | Silicide/metal floating gate process |
US5086370A (en) * | 1990-08-24 | 1992-02-04 | Analog Devices, Incorporated | Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor |
US5218511A (en) * | 1992-06-22 | 1993-06-08 | Vlsi Technology, Inc. | Inter-silicide capacitor |
US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
US5498558A (en) * | 1994-05-06 | 1996-03-12 | Lsi Logic Corporation | Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same |
DE19536528A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Integrierbarer Kondensator und Verfahren zu seiner Herstellung |
DE19536465A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Integrierbarer Kondensator und Verfahren zu seiner Herstellung |
JP3241316B2 (ja) | 1998-01-07 | 2001-12-25 | 日本電気株式会社 | フラッシュメモリの製造方法 |
US6884295B2 (en) | 2000-05-29 | 2005-04-26 | Tokyo Electron Limited | Method of forming oxynitride film or the like and system for carrying out the same |
US7071117B2 (en) * | 2004-02-27 | 2006-07-04 | Micron Technology, Inc. | Semiconductor devices and methods for depositing a dielectric film |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4282540A (en) * | 1977-12-23 | 1981-08-04 | International Business Machines Corporation | FET Containing stacked gates |
US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
JPS56150851A (en) * | 1980-04-22 | 1981-11-21 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
US4419385A (en) * | 1981-09-24 | 1983-12-06 | Hughes Aircraft Company | Low temperature process for depositing an oxide dielectric layer on a conductive surface and multilayer structures formed thereby |
JPS5935469A (ja) * | 1982-08-24 | 1984-02-27 | Toshiba Corp | 半導体装置 |
JPS5978576A (ja) * | 1982-10-27 | 1984-05-07 | Toshiba Corp | 半導体装置およびその製造方法 |
US4577390A (en) * | 1983-02-23 | 1986-03-25 | Texas Instruments Incorporated | Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer |
JPS59161860A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 半導体メモリ装置 |
JPS6058644A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体装置 |
JPS6066435A (ja) * | 1983-09-22 | 1985-04-16 | Matsushita Electric Ind Co Ltd | 薄膜形成方法 |
JPS60105279A (ja) * | 1983-11-14 | 1985-06-10 | Toshiba Corp | 半導体装置 |
JPS60158672A (ja) * | 1984-01-27 | 1985-08-20 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
JPS61131487A (ja) * | 1984-11-29 | 1986-06-19 | Res Dev Corp Of Japan | 半導体不揮発性メモリ |
JP2570263B2 (ja) * | 1986-05-07 | 1997-01-08 | 富士通株式会社 | 半導体装置およびその製造方法 |
-
1986
- 1986-07-10 JP JP61162472A patent/JP2518617B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-01 EP EP87305826A patent/EP0252679B1/de not_active Expired - Lifetime
- 1987-07-01 DE DE8787305826T patent/DE3785699T2/de not_active Expired - Fee Related
-
1990
- 1990-08-13 US US07/569,375 patent/US5001527A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2518617B2 (ja) | 1996-07-24 |
EP0252679A3 (en) | 1988-08-17 |
US5001527A (en) | 1991-03-19 |
DE3785699D1 (de) | 1993-06-09 |
JPS6317544A (ja) | 1988-01-25 |
EP0252679B1 (de) | 1993-05-05 |
EP0252679A2 (de) | 1988-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3788172T2 (de) | MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung. | |
DE3231987C2 (de) | Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement | |
DE69405438T2 (de) | Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen | |
DE10000005C1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE60118817T2 (de) | Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren | |
DE60023573T2 (de) | Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis | |
DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
DE69804672T2 (de) | Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis | |
DE3785699T2 (de) | Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden. | |
EP0491976A1 (de) | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen | |
DE3906874A1 (de) | Kondensator und verfahren zu dessen herstellung | |
DE10255841A1 (de) | Kondensator mit ruthenhaltigen Elektroden | |
DE10136400B4 (de) | Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators | |
DE102007006596A1 (de) | Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE19518133A1 (de) | Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung | |
DE3027954A1 (de) | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben | |
DE4128211A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE69226212T2 (de) | Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung | |
EP0207486A1 (de) | Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung | |
EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE60030386T2 (de) | Verfahren zur Herstellung Feldeffektanordnungen und Kapzitäten mit Dünnschichtdielektrisch und so hergestellte Anordnungen | |
DE3032364C2 (de) | Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung | |
DE3850599T2 (de) | Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |