JPS60158672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60158672A JPS60158672A JP1400684A JP1400684A JPS60158672A JP S60158672 A JPS60158672 A JP S60158672A JP 1400684 A JP1400684 A JP 1400684A JP 1400684 A JP1400684 A JP 1400684A JP S60158672 A JPS60158672 A JP S60158672A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- films
- gas
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000012808 vapor phase Substances 0.000 claims abstract description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract 4
- 239000001272 nitrous oxide Substances 0.000 claims abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000000356 contaminant Substances 0.000 abstract description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体不揮発性メモリとして使用されている
トラップ準位蓄積形ＭＮＯＳメモリのゲート絶縁膜の製
造方法に関する。
トラップ準位蓄積形ＭＮＯＳメモリのゲート絶縁膜の製
造方法に関する。
第１図は、従来のＭＮＯＳメモリの断面構造を示す図で
ある。ゲート絶縁膜の構造は、Ｓｉ基板上にキャリヤの
トンネル遷移が可能なほど薄い（１０λ〜２００＾）シ
リコン酸化膜（ｓｉｏ、）２と、その上に第二の絶縁膜
としてシリコンナイトライド（Ｓｉ、Ｎ４）３を積層し
たものである。
ある。ゲート絶縁膜の構造は、Ｓｉ基板上にキャリヤの
トンネル遷移が可能なほど薄い（１０λ〜２００＾）シ
リコン酸化膜（ｓｉｏ、）２と、その上に第二の絶縁膜
としてシリコンナイトライド（Ｓｉ、Ｎ４）３を積層し
たものである。
この絶縁膜の従来の製造方法は、以下の通りである。す
なわち、第一の絶縁膜であるシリコン酸化膜２は、熱酸
化装置を用いて８１基板１を熱酸化する事により形成さ
れる。続いて、熱酸化装置とは異なる化学気相成長装置
（ＯＶＤ装＃）を用いて、第二の絶縁膜であるシリコン
ナイトライド膜３を積層する。しかし、以上の様な製造
方法においては、異なる二種類の装置を用いている為、
工程数が多くなる事の他に、シリコン酸化膜２とシリコ
ンナイトライド膜３の間に汚染物や異物が入り込む危険
性があり、メモリ特性を劣化させたり、歩留りを低下さ
せる原因となってい女。
なわち、第一の絶縁膜であるシリコン酸化膜２は、熱酸
化装置を用いて８１基板１を熱酸化する事により形成さ
れる。続いて、熱酸化装置とは異なる化学気相成長装置
（ＯＶＤ装＃）を用いて、第二の絶縁膜であるシリコン
ナイトライド膜３を積層する。しかし、以上の様な製造
方法においては、異なる二種類の装置を用いている為、
工程数が多くなる事の他に、シリコン酸化膜２とシリコ
ンナイトライド膜３の間に汚染物や異物が入り込む危険
性があり、メモリ特性を劣化させたり、歩留りを低下さ
せる原因となってい女。
本発明は、以上の問題点を解決し良好表ＭＮＱＳメモリ
素子を作成する製造方法に関するものである。すなわち
、化学気相成長装置を用いて、第一の絶縁膜であるシリ
コン酸化膜２と第二の絶縁膜であるシリコンナイトライ
ド膜６を連続的に気相成長させる。
素子を作成する製造方法に関するものである。すなわち
、化学気相成長装置を用いて、第一の絶縁膜であるシリ
コン酸化膜２と第二の絶縁膜であるシリコンナイトライ
ド膜６を連続的に気相成長させる。
以下に、具体例をあげて本発明の絶縁膜の製造方法を詳
細に説、明する。
細に説、明する。
第２図は、本発明の製造方法に使用さノ１．る化学気相
成長装置（ＯＶＤ装置）の模式図である。ゲート絶縁膜
が形成されていないＳｉ基板９をＣｖＤ装置内に配置す
る。ＯＶＤ装置は７００℃〜１０００℃の一定温度に保
持されている。８１基板９の温度が安定した時に、ジク
ロルシランガス（Ｓｉ Ｈ１Ｃ℃、ガス）と亜酸化９素
ガス（Ｎ、０ガス） とをＯＶＤ装置内に導入し、８１
基板１上に第一の絶縁膜であるシリコン酸化膜２を化学
気相成長法により１０〜ＺｏＯＡＩＪ層する。所望の厚
みのシリコン酸化膜を形成後、ＥｌｉＨ，ＯＬ、ガスと
Ｎ、０ガスの導入をやめ、続いてＥｌｉ、ＨｔＯμ。
成長装置（ＯＶＤ装置）の模式図である。ゲート絶縁膜
が形成されていないＳｉ基板９をＣｖＤ装置内に配置す
る。ＯＶＤ装置は７００℃〜１０００℃の一定温度に保
持されている。８１基板９の温度が安定した時に、ジク
ロルシランガス（Ｓｉ Ｈ１Ｃ℃、ガス）と亜酸化９素
ガス（Ｎ、０ガス） とをＯＶＤ装置内に導入し、８１
基板１上に第一の絶縁膜であるシリコン酸化膜２を化学
気相成長法により１０〜ＺｏＯＡＩＪ層する。所望の厚
みのシリコン酸化膜を形成後、ＥｌｉＨ，ＯＬ、ガスと
Ｎ、０ガスの導入をやめ、続いてＥｌｉ、ＨｔＯμ。
ガスとアンモニアカス（ＮＨ，ガス）を導入し、第二の
絶縁膜であるシリコンナイトライド膜を化学気相法によ
り形成する。所望の厚みのシリコンナイトライド膜を形
成後、ＳｉＨ，ＯＬ、ガスとＮＨ，ガスの導入をとめ、
ＭＮＯＳメモリ用のゲート絶縁膜の形成が終了する。
絶縁膜であるシリコンナイトライド膜を化学気相法によ
り形成する。所望の厚みのシリコンナイトライド膜を形
成後、ＳｉＨ，ＯＬ、ガスとＮＨ，ガスの導入をとめ、
ＭＮＯＳメモリ用のゲート絶縁膜の形成が終了する。
以上の化学気相成長法を用いた第一の絶縁膜であるシリ
コン酸化、膜２と第二の絶縁膜であるシリコンナ・イト
ライド膜乙の連続成長法により、Ｍ′ＮＯＳメモリのゲ
ート絶縁膜形成工程が簡略化されるだけでなく、シリコ
ン酸化膜２とシリコンナイトライド膜６の間に汚染物や
異物が入り込む事もなくなり、メモリ特性の劣化防止と
歩留りが向上する。
コン酸化、膜２と第二の絶縁膜であるシリコンナ・イト
ライド膜乙の連続成長法により、Ｍ′ＮＯＳメモリのゲ
ート絶縁膜形成工程が簡略化されるだけでなく、シリコ
ン酸化膜２とシリコンナイトライド膜６の間に汚染物や
異物が入り込む事もなくなり、メモリ特性の劣化防止と
歩留りが向上する。
第１図は、従来のトラップ準位蓄積形ＭＮＯｅメモリの
断面図、第２図は、本発明の製造方法に使用されるＬｐ
Ｃ！ＶＤ装置の概略図である。 １・・・半導体基板 ２・・・シリコン酸化膜３・・・
シリコンナイトライド膜 ４・・・ソース ５・・・ドレイン ６・・・電 極 ７・・・反応炉 ８・・・ウェハボード ？・・・８１基板１０・・・排
気管 １１・・・ロータリーポンプ １２・・・ガス導入管 １３〜１５・・・ガス導入管 以上 出願人 セイコー電子工業株式会社 ２′）で］・
断面図、第２図は、本発明の製造方法に使用されるＬｐ
Ｃ！ＶＤ装置の概略図である。 １・・・半導体基板 ２・・・シリコン酸化膜３・・・
シリコンナイトライド膜 ４・・・ソース ５・・・ドレイン ６・・・電 極 ７・・・反応炉 ８・・・ウェハボード ？・・・８１基板１０・・・排
気管 １１・・・ロータリーポンプ １２・・・ガス導入管 １３〜１５・・・ガス導入管 以上 出願人 セイコー電子工業株式会社 ２′）で］・
Claims (3)
- （１）トラップ準位蓄積形ＭＮＯＳメモリのゲート絶縁
膜において、第１のゲート絶縁膜であるシリコン酸化膜
を化学気相成長法を用いて形成する事を特徴とする半導
体装置の製造方法。 - （２）第１のゲート絶縁膜を形成［７た後に、第１の絶
縁膜の上に、連続的に、第２の絶Ｒ勝であるシリコンナ
イトライド膜を化学気相成長法により形成する事を特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３） シリコン酸化膜は、７００°Ｃ〜１０００℃ノ
一定温度中で、ジクロルシランガスと亜酸化窒素ガスと
の化学気相反応により形成される事を特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400684A JPS60158672A (ja) | 1984-01-27 | 1984-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400684A JPS60158672A (ja) | 1984-01-27 | 1984-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60158672A true JPS60158672A (ja) | 1985-08-20 |
Family
ID=11849123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1400684A Pending JPS60158672A (ja) | 1984-01-27 | 1984-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6317544A (ja) * | 1986-07-10 | 1988-01-25 | Seiko Instr & Electronics Ltd | 不揮発性メモリおよびその製造方法 |
| JPS63244863A (ja) * | 1987-03-31 | 1988-10-12 | Seiko Instr & Electronics Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140571A (en) * | 1975-05-30 | 1976-12-03 | New Japan Radio Co Ltd | Method for forming a semiconductor protective film |
-
1984
- 1984-01-27 JP JP1400684A patent/JPS60158672A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140571A (en) * | 1975-05-30 | 1976-12-03 | New Japan Radio Co Ltd | Method for forming a semiconductor protective film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6317544A (ja) * | 1986-07-10 | 1988-01-25 | Seiko Instr & Electronics Ltd | 不揮発性メモリおよびその製造方法 |
| JPS63244863A (ja) * | 1987-03-31 | 1988-10-12 | Seiko Instr & Electronics Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512519A (en) | Method of forming a silicon insulating layer in a semiconductor device | |
| JP2776726B2 (ja) | 半導体装置の製造方法 | |
| JPH1174485A (ja) | 半導体装置およびその製造方法 | |
| JPH09139437A (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
| KR100434698B1 (ko) | 반도체소자의 선택적 에피성장법 | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| JPH04348557A (ja) | 半導体装置の製造方法 | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| JPH09148336A (ja) | シリコン半導体基板及びその製造方法 | |
| JPS60158672A (ja) | 半導体装置の製造方法 | |
| KR0135223B1 (ko) | 반도체소자의 게이트 전극 형성방법 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP3018408B2 (ja) | 半導体装置の製造方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003528443A5 (ja) | ||
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| TWI223332B (en) | Method of forming a polysilicon layer comprising microcrystalline grains | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPS61264720A (ja) | 多結晶シリコンの製造方法 | |
| JPH1197439A (ja) | 半導体装置及びその製造方法 | |
| JPS63228757A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06132281A (ja) | 酸化シリコン膜の製造方法 |