JPS63244863A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63244863A
JPS63244863A JP7944187A JP7944187A JPS63244863A JP S63244863 A JPS63244863 A JP S63244863A JP 7944187 A JP7944187 A JP 7944187A JP 7944187 A JP7944187 A JP 7944187A JP S63244863 A JPS63244863 A JP S63244863A
Authority
JP
Japan
Prior art keywords
silicide
silicon oxide
film
wiring
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7944187A
Other languages
English (en)
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP7944187A priority Critical patent/JPS63244863A/ja
Publication of JPS63244863A publication Critical patent/JPS63244863A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、容量成分を有する半導体装置の構成に関す
る。
〔発明の概要〕
この発明は、シリサイド電極・配線の上の絶縁膜−特に
1000Å以下の薄い絶縁膜−に関するもので、シリサ
イド電極・配線を形成した後、1000Å以下の薄い絶
縁膜を形成する工程において、この絶縁膜を0.1+m
bar 〜25barの減圧下および7oo℃〜950
℃の温度のもとて”HsCjgガスおよびNj Oガス
の化学気相成長法によって形成したシリコン酸化111
(SIOオ)とする事により、良好な絶縁特性と高い信
頼性を持つ半導体装置を形成する事ができる。
〔従来の技術〕
多結晶シリコン電橋・配線を有する半導体装置において
、多結晶シリコン電極・配線とその上の電極・配線(導
電性材料−たとえばAj!、多結晶シリコンなど)との
間を絶縁する材料として、従来、CVD法によって形成
した絶縁膜、ポリイミド膜および多結晶シリコンの熱酸
化−が使用されている。
しかし、1000Å以下の薄い絶縁膜の場合、良好な絶
縁性と良好な膜厚制御H性が必要な事から多結晶シリコ
ンの熱酸化膜が使用されている。
近年rcの微細化と高速化の要求に従い、電極・配線材
料を多結晶シリコンから金属シリサイドへと変わりつつ
ある。しかし、このシリサイドを使用した場合、シリサ
イドの熱酸化膜は膜厚均一性が悪く絶縁性もあまり良好
でないため、特に1000Å以下の薄い絶縁膜を使用す
るデバイスでは、シリサイドを電極・配線材料として使
用する事ができなかった。
〔発明が解決しようとする問題点〕
シリサイドを下層電極・配線とし、その上に薄い絶縁膜
をはさみ上層電極・配線が走る構造において、シリサイ
ドの熱酸化膜は膜厚均一性が悪く、しかも絶縁性もあま
り良好でないため、特に1000Å以下の薄い絶縁膜を
使用するデバイスでは、シリサイドを電極・配線・配線
材料として使用する事ができなかった。従って、この様
なデバイスでは電極・配線の低抵抗化による高速性を持
たす事ができない。
〔問題点を解決するための手段〕
上記問題点を解決するためにこの発明は、シリサイド電
極・配線の上の絶縁膜として、化学気相成長法(CVD
法)を用いたシリコン酸化膜を用いる。
1000Å以下の薄い絶縁膜には、ジクロルシラン(S
 i Hz Clx’)ガスと亜酸化窒素(NZ O)
ガスとを化学気相反応させて形成したシリコン酸化膜(
以下、高温CVD、310w膜と呼ぶ)を用いる。
〔作用〕
高温c V D−3I Ox膜は膜厚均一性が良好であ
り、絶縁性も極めて良好である為、1000Å以下の薄
い絶縁膜にも適用可能であり、シリサイド電極・配線の
上にも形成できる。
〔実施例〕
以下にこの発明の実施例を図面に基づいて詳細に説明す
る。第1図は本発明の半導体装置の断面図である。第1
図において、基板1の上に絶縁膜2を形成した後、シリ
サイド電極・配&lI3を作成する0次にシリサイド3
の上に化学気相成長法を用いてシリコン酸化膜4を積層
する。さらにその上に電極・配線5を作成し、第1図に
示す構造を得る。第1図に示す基板1はシリコン、ゲル
マニウム、ガリウム砒素、インジウムリン等の半導体で
も良いし、又はガラス、アルミナ等の絶縁体でも良いし
、あるい°はステンレス、鉄等の金属でも良い、又、絶
縁IPJ2としてシリコン酸化膜、シリコン窒化膜、ア
ルミナ等が挙げられる。この絶縁膜2はもちろん存在し
なくても良い。
次にシリサイド膜をCVD法またはPVD法等の方法に
よって積層する。
シリサイド膜として、モリブデンシリサイド。
タングステンシリサイド、白金シリサイド、チタンシリ
サイド、タンタルシリサイド、ジルコニウムシリサイド
、パラジウムシリサイド等が挙げられる。この後、熱処
理を行い組成を安定化させても良い、シリサイドのもう
一つの作成方法として、多結晶シリコン膜の上に金属膜
を作成した後、熱処理を行う方法もある。金属膜の形成
はCVD法またはPVD法で行う、金属膜としてモリブ
デン。
タングステン、白金、チタン、タンタル、ジルコニウム
、パラジウム等が挙げられる。
シリサイド膜の熱酸化膜は一般に絶縁特性が悪く電流が
流れやすい、CVD法を用いて積層したシリコン酸化膜
はシリサイド膜上でも良好な絶縁特性を示す、特に、ジ
クロルシラン(SIHIClよ)ガスと亜酸化窒素(N
Z o)ガスを用いて化学気相成長法により作成したシ
リコン酸化膜は非常に良好な絶縁特性を持つ。5iHt
Cj!よガスとN、○ガスとによって成長するシリコン
酸化膜の膜の緻密さは生成圧力と生成温度により影響さ
れるが、おおむね0.1mbar 〜2.Ombarの
範囲の生成圧力と700℃〜950℃の範囲の温度のも
とで生成したシリコン酸化膜は膜厚制御性も良好で膜の
絶縁特性および緻密さも充分な値を示す。又、5iHz
CIlzガスの割合が大きいとシリコンゲートになり絶
縁性が悪くなるので、Nz O/ S iH,C1,の
流量比が5以上が望ましい絶縁性を示す。0.1 mb
ar〜2.ombarの生成圧力で700℃〜950℃
の温度にて生成したシリコン酸化膜は膜厚の制御性が良
好な為、1oooÅ以下の薄い膜も均一性良く積層する
事ができる0本発明の特徴はシリサイド電極・配線上に
CVDシリコン酸化膜を薄く積層した所にある。
次に容量成分を利用するデバイスへの応用を述べる。電
荷をチャージするために容量を利用したデバイスはダイ
ナミックRAMやアナログおよびデジタル回路では良く
使用されている。シリコン酸化膜を電極間の絶縁膜とし
て用い、容量成分を成す場合の必要な特性として、小さ
な面積で大きな容量を得るためには絶縁膜を薄くできる
事が必要であり、また蓄積された電荷が放出されにくい
事が必要である。シリサイド膜上の絶縁膜を容量成分と
する場合、SiH,Cjj、ガスとNz Oガスとの化
学気相成長法によって作成したシリコン酸化膜を用いる
事により良好な容量特性を示す事ができる。第1図に示
す構造も容量成分を成すが、第2図を用いて詳細に説明
する。第2図の6.7゜8.9.10は第1図の1.2
,3,4.5の膜にそれぞれ対応する。シリサイド膜8
上には1000Å以下の非常に薄いCVDシリコン酸化
膜9が積層され、さらにその上に上部電橋・配線10が
形成され、シリサイド膜8+  5iHz C1,ガス
とN20ガスの反応により形成したシリコン酸化膜9お
よび上部電橋・配線10により容量成分が形成されてい
る。シリコン酸化膜9は必要なら100Å以下の極めて
薄い膜にする事も可能である。一つの成長条件として、
SiH2Cl2ガスを25secm、 N、0ガスを2
50secm流し、生成圧力0.4a+bar、生成温
度850℃のもとで、横型減圧CVD装置を用いた時、
成長速度が6.2人/ m i n +均一性±5%以
下であるため100Å以下のシリコン酸化膜も制御性良
く形成できる。このシリコン酸化膜の絶縁性は非常に良
好であるため、小さな面積で放電の少ない容量を形成す
る事が可能である。
この発明は、フローティングゲートを有する不運発性メ
モリにも応用できる事を第3図を用いて説明する。第3
図において、フローティングゲート電極16はシリサイ
ドで形成されている。フローティングゲート電極16の
上に100〜500 人の薄いCVDシリコン酸化膜1
7が積層され、さらにコントロールゲート電極18が作
成される。シリコン基板ll内の濃いN型不純物領域1
2から薄いシリコン酸化膜15を通してフローティング
ゲート電i16へ電子を注入する。これによりフローテ
ィングゲート電圧を変える事ができる。シリサイドの熱
酸化膜は薄くなると絶縁耐圧が悪くなるが、本発明を用
いるとフローティングゲート電極(シリサイド)16の
上にも極めて薄い絶縁膜を形成できるので、フローティ
ングゲート電極の電圧を外部電極であるコントロールゲ
ート電極18を用いて、さらに変化させる事が可能とな
る。又、S iHz C18ガスとN□Oガスの化学気
相成長によって形成した薄いシリコン酸化膜は絶縁特性
が非常に優れているため、CVDシリコン酸化膜17を
通して外部に漏れる電流は非常に少なく、フローティン
グゲート1を極16に注入された電子は極めて長時間保
存される。従って、書換回数および保持時間とも従来の
シリコンゲートを用いたものと同程度の特性を有する。
さらに、シリサイドを用いているため従来より高速で読
み出しや書換えを行う事ができる。さて、本発明を用い
てシリサイド電極・配線を2層以上何層も重ねて形成で
きる。すなわち第1層目のシリサイドを形成した後、薄
いCVDシリコン酸化膜を積層する。さらに、第2層目
のシリサイドを形成した後、また薄いCVDシリコン酸
化膜を積層する。これを繰り返す事により、シリサイド
電極配線を何層でも重ねる事が可能となる、近年の不揮
発性メモリにおいて、371ポリシリコン電極配線を用
いる構造もあるが、本発明を用いる事により3Nシリサ
イド電極・配線の不揮発性メモリにする事が可能である
又、本発明の実施例ではシリサイド電極・配線の上に直
接CVDシリコン酸化膜を積層したが、シリサイドを酸
化した後に薄いCVDシリコン酸化膜を積層しても同様
の特性が得られる。
〔発明の効果〕
この発明は以上説明した様に、化学気相成長法を用いて
形成した薄いシリコン酸化膜をシリサイド電極・配線の
上に形成する事により、薄い絶縁膜を使用するデバイス
にシリサイド電極・配線の適用を可能になり、従来以上
の高速化を実現できる。
【図面の簡単な説明】
第1図は本発明の構造を示す断面図、第2図は本発明に
よる容量成分の構造を示す断面図、第3図は本発明を用
いて形成した不揮発性メモリの構造を示す断面図である
。 1.6・・・基板 2.7・・・絶縁膜 3.8・・・シリサイド 4.9・・・CVDシリコン酸化膜 5.10・・・電極・配線 11・・・・・基板 12、13・・・ソース・ドレイン領域14・・・・・
シリコン酸化膜 15・・・・・薄いシリコン酸化膜 16・・・・・フローティングゲート電極17・・・・
・薄いCVDシリコン酸化膜18・・・・・コントロー
ル(外部)電極以上

Claims (5)

    【特許請求の範囲】
  1. (1)金属とシリコンとの合金であるシリサイド電極配
    線の上の絶縁膜を化学気相成長法で形成したシリコン酸
    化膜である事を特徴とする半導体装置。
  2. (2)下層電極と上層電極とこれら二つの電極の間の絶
    縁膜から成る容量成分において、下層電極をシリサイド
    、絶縁膜を化学気相成長法で形成したシリコン酸化膜で
    ある事を特徴とする特許請求の範囲第1項記載の半導体
    装置。
  3. (3)シリサイド電極・配線の上の絶縁膜の厚みは10
    00Å以下である事を特徴とする特許請求の範囲第1項
    記載の半導体装置。
  4. (4)シリサイド電極・配線の上の絶縁膜は、SiH_
    2Cl_2ガス及びN_2Oガスの化学気相反応により
    形成したシリコン酸化膜である事を特徴とする特許請求
    の範囲第1項記載の半導体装置。
  5. (5)シリサイド電極・配線の上の絶縁膜は、0.1m
    bar〜2mbarの減圧下及び700℃〜950℃の
    温度のもとでSiH_2Cl_2ガス及びN_2Oガス
    の化学気相反応により形成したシリコン酸化膜である事
    を特徴とする特許請求の範囲第1項記載の半導体装置。
JP7944187A 1987-03-31 1987-03-31 半導体装置 Pending JPS63244863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7944187A JPS63244863A (ja) 1987-03-31 1987-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7944187A JPS63244863A (ja) 1987-03-31 1987-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS63244863A true JPS63244863A (ja) 1988-10-12

Family

ID=13689963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7944187A Pending JPS63244863A (ja) 1987-03-31 1987-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS63244863A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660033A (en) * 1979-10-22 1981-05-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS60158672A (ja) * 1984-01-27 1985-08-20 Seiko Instr & Electronics Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660033A (en) * 1979-10-22 1981-05-23 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS60158672A (ja) * 1984-01-27 1985-08-20 Seiko Instr & Electronics Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3263429B2 (ja) 半導体装置及びその製造方法
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPS62234360A (ja) 半導体装置およびその製造方法
JP2518617B2 (ja) 不揮発性メモリおよびその製造方法
JP2861129B2 (ja) 半導体装置
JPH0582797A (ja) 不揮発性メモリ装置の製造方法
JPS60132353A (ja) 半導体装置の製造方法
JPS63244863A (ja) 半導体装置
JP3182889B2 (ja) 強誘電体装置
JP3242732B2 (ja) キャパシタ
JPS62111466A (ja) 半導体装置
KR980012492A (ko) 강유전체막을 구비하는 캐패시터 및 그 제조방법
JPH02151060A (ja) 半導体装置の製造方法
JPH01283872A (ja) Mis型半導体装置の製造方法
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
KR20000053449A (ko) 반도체 장치 및 집적회로 디바이스
JPS61265856A (ja) キャパシタおよびその製造方法
JPH04364759A (ja) 半導体装置及びその製造方法
JPH10107218A (ja) 電極配線
JP3514940B2 (ja) 強誘電体薄膜の形成方法
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS63293982A (ja) 半導体装置の製造方法
JPS61174628A (ja) 半導体装置の製造方法
JPH01105547A (ja) 半導体装置の製造方法