JPS62234360A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS62234360A JPS62234360A JP61269659A JP26965986A JPS62234360A JP S62234360 A JPS62234360 A JP S62234360A JP 61269659 A JP61269659 A JP 61269659A JP 26965986 A JP26965986 A JP 26965986A JP S62234360 A JPS62234360 A JP S62234360A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- dielectric film
- semiconductor device
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 78
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010937 tungsten Substances 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 4
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- -1 neobium oxide Chemical compound 0.000 claims 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 78
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 39
- 239000000377 silicon dioxide Substances 0.000 abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052710 silicon Inorganic materials 0.000 abstract description 32
- 239000010703 silicon Substances 0.000 abstract description 32
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000002950 deficient Effects 0.000 abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 13
- 230000007774 longterm Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体および製造方法に係り、特に高容量、高
信頼性のキャパシタを有する半導体装置および製造方法
に関する。
信頼性のキャパシタを有する半導体装置および製造方法
に関する。
周知のように、各種半導体メモリのキャパシタは、二酸
化シリコン膜を絶縁膜とするキャパシタが広く用いられ
ている。
化シリコン膜を絶縁膜とするキャパシタが広く用いられ
ている。
しかし、半導体集積回路の集積密度が増大するにともな
い、キャパシタの面積も著るしく小さくなった。キャパ
シタｉＡの面積が小さくなると。
い、キャパシタの面積も著るしく小さくなった。キャパ
シタｉＡの面積が小さくなると。
容量が減少して、半導体メモリの信頼性が低下してしま
う。そのため、キャパシタの誘電体膜として、たとえば
Ｔａ、Ｏｓなど、誘電率の大きい遷移金属酸化物を用い
て容量の低下を防止することが提案されている。
う。そのため、キャパシタの誘電体膜として、たとえば
Ｔａ、Ｏｓなど、誘電率の大きい遷移金属酸化物を用い
て容量の低下を防止することが提案されている。
たとえば、特開昭５９−４１５２号には、シリコン基板
上に酸化タンタル膜を形成した後、湿性酸素雰囲気にて
、熱処理して、酸化タンタル膜とシリコン基板の界面に
二酸化シリコン膜を成長させた後、高融点金属、或いは
高融点金属のシリサイドからなる上部電極を、上記酸化
タンタル膜上に形成してキャパシタを形成していた。
上に酸化タンタル膜を形成した後、湿性酸素雰囲気にて
、熱処理して、酸化タンタル膜とシリコン基板の界面に
二酸化シリコン膜を成長させた後、高融点金属、或いは
高融点金属のシリサイドからなる上部電極を、上記酸化
タンタル膜上に形成してキャパシタを形成していた。
しかし、本願発明者の検討によれば、このような方法に
よって形成されたキャパシタは、長期信頼性が低く、シ
かも、酸化タンタル膜とシリコン基板の間に形成される
二酸化シリコン膜の膜厚が大きくなってしまって容量が
低下し、酸化タンタルを誘電体膜として用いた効果が、
著るしく低くなってしまうことが見出された。
よって形成されたキャパシタは、長期信頼性が低く、シ
かも、酸化タンタル膜とシリコン基板の間に形成される
二酸化シリコン膜の膜厚が大きくなってしまって容量が
低下し、酸化タンタルを誘電体膜として用いた効果が、
著るしく低くなってしまうことが見出された。
すなわち、上記従来技術はシリコン基板と酸化タンタル
膜の間に二酸化シリコン膜を形成することにより、酸化
タンタル膜の欠陥密度が減少し、耐圧が向上するという
効果は有しているが単位面積当りの容量は著しく減少す
る。また、二酸化シリコン膜厚が４０Å以上となると、
一定電圧を印加した場合の経時的絶縁破壊寿命は界面の
二酸化シリコン膜が破壊され寿命に依存しており、二酸
化シリコン膜をうわまわる長期信頼度を得ることはでき
なかった。
膜の間に二酸化シリコン膜を形成することにより、酸化
タンタル膜の欠陥密度が減少し、耐圧が向上するという
効果は有しているが単位面積当りの容量は著しく減少す
る。また、二酸化シリコン膜厚が４０Å以上となると、
一定電圧を印加した場合の経時的絶縁破壊寿命は界面の
二酸化シリコン膜が破壊され寿命に依存しており、二酸
化シリコン膜をうわまわる長期信頼度を得ることはでき
なかった。
本発明の目的は、上記従来の問題を解決し、欠陥密度が
少なくて耐圧が十分大きく、長期信頼性が高く、容量の
大きなキャパシタを有する半導体装置およびその製造方
法を提供することである。
少なくて耐圧が十分大きく、長期信頼性が高く、容量の
大きなキャパシタを有する半導体装置およびその製造方
法を提供することである。
上記目的を達成するため、本発明は、シリコン基板や下
部電極上に遷移金属の酸化物膜を形成した後、乾燥した
酸化性雰囲気中において熱処理を行なって、耐圧低下を
防止するものである。
部電極上に遷移金属の酸化物膜を形成した後、乾燥した
酸化性雰囲気中において熱処理を行なって、耐圧低下を
防止するものである。
シリコン基板や下部電極上に遷移金属の酸化物膜を形成
した後、乾燥した酸化性雰囲気中で熱処理を行なうと、
上記遷移金属酸化物膜の欠陥部分の下には厚く、他の部
分の下には薄く、下地材料の酸化物膜が形成される。こ
れによって、上記遷移金属酸化物膜の欠陥部分における
絶縁膜の合計の膜厚は十分厚くなり、耐圧の低下は効果
的に防止される。
した後、乾燥した酸化性雰囲気中で熱処理を行なうと、
上記遷移金属酸化物膜の欠陥部分の下には厚く、他の部
分の下には薄く、下地材料の酸化物膜が形成される。こ
れによって、上記遷移金属酸化物膜の欠陥部分における
絶縁膜の合計の膜厚は十分厚くなり、耐圧の低下は効果
的に防止される。
本発明の最も代表的な例として、下部電極および遷移金
属の酸化物として、シリコン基板および酸化タンタル（
’ｒａｚｏｓ）をそれぞれ用いた場合について説明する
。
属の酸化物として、シリコン基板および酸化タンタル（
’ｒａｚｏｓ）をそれぞれ用いた場合について説明する
。
シリコン基板と酸化タンタル膜の間の界面の耐圧劣化が
生ずる原因となる領域では、他の領域よりも酸化タンタ
ル膜厚が薄い。本発明によれば、選択的にこの欠陥領域
に二酸化シリコンが成長し、合°計の膜厚が厚くなるの
で、耐圧が向上し、キャパシタの耐圧劣化を防止できる
。一方１本発明者の検討によれば二酸化シリコン膜厚が
４０Å以上となると長期信頼度は４０Å以下の場合より
低下する。そこで、上記欠陥領域以外の領域では、シリ
コンと酸化タンタル膜の界面の二酸化シリコン膜厚は４
０Å以下として、長期信頼度の低下を防止する。
生ずる原因となる領域では、他の領域よりも酸化タンタ
ル膜厚が薄い。本発明によれば、選択的にこの欠陥領域
に二酸化シリコンが成長し、合°計の膜厚が厚くなるの
で、耐圧が向上し、キャパシタの耐圧劣化を防止できる
。一方１本発明者の検討によれば二酸化シリコン膜厚が
４０Å以上となると長期信頼度は４０Å以下の場合より
低下する。そこで、上記欠陥領域以外の領域では、シリ
コンと酸化タンタル膜の界面の二酸化シリコン膜厚は４
０Å以下として、長期信頼度の低下を防止する。
一方、欠陥領域の下に形成される二酸化シリコン膜は、
膜厚が４０Å以上となる部分もあるが。
膜厚が４０Å以上となる部分もあるが。
この場合は後で説明するように、欠陥部分以外の領域の
耐圧よりも十分大きい耐圧となる様に二酸化シリコン膜
が成長するので、長期信頼度も他の隔部分の面積はキャ
パシタ全体の面積と比較して極めて小さいので、キャパ
シタの全容量に与える影響はほとんどなく、全体の容量
は、欠陥部分以外の領域の容量とほぼ等しい。欠陥領域
以外の領域では界面に形成された二酸化シリコン膜の膜
厚は４０Å以下なので、極めて大きい容量を実現するこ
とができる。
耐圧よりも十分大きい耐圧となる様に二酸化シリコン膜
が成長するので、長期信頼度も他の隔部分の面積はキャ
パシタ全体の面積と比較して極めて小さいので、キャパ
シタの全容量に与える影響はほとんどなく、全体の容量
は、欠陥部分以外の領域の容量とほぼ等しい。欠陥領域
以外の領域では界面に形成された二酸化シリコン膜の膜
厚は４０Å以下なので、極めて大きい容量を実現するこ
とができる。
酸化タンタル膜の下に他の部分よりも厚いＳｉｎ、膜を
形成するには、酸化タンタル膜を形成した後、乾燥した
酸化性雰囲気中で熱処理する必要がある。もし湿った酸
化雰囲気中で熱処理を行なうと、上記欠陥領域の下部の
みでなく、酸化タンタル膜とシリコン基板の全界面に厚
いＳｉｎ。
形成するには、酸化タンタル膜を形成した後、乾燥した
酸化性雰囲気中で熱処理する必要がある。もし湿った酸
化雰囲気中で熱処理を行なうと、上記欠陥領域の下部の
みでなく、酸化タンタル膜とシリコン基板の全界面に厚
いＳｉｎ。
膜が形成され、大きな容量を得るのが不可能になってし
まう。
まう。
上記下部電極としては、シリコン基板のみでなく、多結
晶シリコン膜や、たとえばチタンシリサイドなどシリサ
イド膜を使用できることはいうまでももない。また、窒
化チタン、もしくはアルミニウム（アルミニウム合金で
も同じ）を用いても、上記シリコンを用いたときと同様
に乾燥した酸化性雰囲気中において熱処理することによ
って、酸化タンタル膜の欠陥領域の下に、酸化チタン膜
もしくは酸化アルミニウム膜を、他の部分よりも厚く形
成し、上記本発明の目的を達成できる。
晶シリコン膜や、たとえばチタンシリサイドなどシリサ
イド膜を使用できることはいうまでももない。また、窒
化チタン、もしくはアルミニウム（アルミニウム合金で
も同じ）を用いても、上記シリコンを用いたときと同様
に乾燥した酸化性雰囲気中において熱処理することによ
って、酸化タンタル膜の欠陥領域の下に、酸化チタン膜
もしくは酸化アルミニウム膜を、他の部分よりも厚く形
成し、上記本発明の目的を達成できる。
３を形成した後、８００℃〜１０００℃の乾燥酸化雰囲
気において熱処理して、酸化タンタル膜３とシリコン基
板１の界面に二酸化シリコン膜２をヤパシタの断面図で
ある。
気において熱処理して、酸化タンタル膜３とシリコン基
板１の界面に二酸化シリコン膜２をヤパシタの断面図で
ある。
ここで、シリコン基板１と酸化タンタル膜３の界面に形
成される二酸化シリコン膜２の膜厚は酸化タンタル膜３
の膜厚と上記酸化性雰囲気での熱処理の温度に依存して
いる。この関係を第３図を用いて以下説明する。第３図
では、横軸はシリコン基板１上に形成された酸化タンタ
ル膜３の膜厚を示している。縦軸は熱処理により酸化タ
ンタル膜３とシリコン基板１の界面に形成された二酸化
シリコン膜２の膜厚を示している。熱処理温度として８
００℃とした場合、酸化タンタル膜３の膜厚が１０ｎｍ
以上であると、殆んど二酸化シリコンは界面に成長しな
いが、酸化タンタル膜３の膜厚が１０ｎｍよりも薄くな
るにつれて、二酸化シリコン膜２はより厚く成長するこ
とがわかった。
成される二酸化シリコン膜２の膜厚は酸化タンタル膜３
の膜厚と上記酸化性雰囲気での熱処理の温度に依存して
いる。この関係を第３図を用いて以下説明する。第３図
では、横軸はシリコン基板１上に形成された酸化タンタ
ル膜３の膜厚を示している。縦軸は熱処理により酸化タ
ンタル膜３とシリコン基板１の界面に形成された二酸化
シリコン膜２の膜厚を示している。熱処理温度として８
００℃とした場合、酸化タンタル膜３の膜厚が１０ｎｍ
以上であると、殆んど二酸化シリコンは界面に成長しな
いが、酸化タンタル膜３の膜厚が１０ｎｍよりも薄くな
るにつれて、二酸化シリコン膜２はより厚く成長するこ
とがわかった。
同様に熱処理温度を１，０００℃とした場合は、膜厚が
約１０ｎｍ以上の酸化タンタル膜の下に形成される５ｉ
０２膜の膜厚は約２ｎｍ以下に過ぎないが、酸化タンタ
ル膜の膜厚が１０ｎｍより薄くなると、それ下に形成さ
れるＳ ｉ Ｏ２膜の膜厚は急激に大きくなる。
約１０ｎｍ以上の酸化タンタル膜の下に形成される５ｉ
０２膜の膜厚は約２ｎｍ以下に過ぎないが、酸化タンタ
ル膜の膜厚が１０ｎｍより薄くなると、それ下に形成さ
れるＳ ｉ Ｏ２膜の膜厚は急激に大きくなる。
従って、シリコン基板や下部電極の上に酸化タンタル膜
を形成した後、乾燥した酸化性雰囲気中で熱処理を行な
えば、第１図に示したように、酸化タンタル膜３の欠陥
領域（膜厚の薄い部分）の下は膜厚が厚く、正常な領域
（膜厚が厚い部分）の下は膜厚が薄いＳｉＯ□膜２が形
成される。そなることによって生ずる耐圧低下はぼ果的
に防止され、極めて信頼性の高いキャパシタが形成され
る。
を形成した後、乾燥した酸化性雰囲気中で熱処理を行な
えば、第１図に示したように、酸化タンタル膜３の欠陥
領域（膜厚の薄い部分）の下は膜厚が厚く、正常な領域
（膜厚が厚い部分）の下は膜厚が薄いＳｉＯ□膜２が形
成される。そなることによって生ずる耐圧低下はぼ果的
に防止され、極めて信頼性の高いキャパシタが形成され
る。
酸化タンタル膜を形成した後、上記熱処理を行なわず、
上部電極４を形成して形成されたキャパＦＪｔｉ：ｉか
ら明らかなように、上記熱処理を行なわないと、膜厚が
全面にわたって等しい、薄いＳｉｎ、膜２′が形成され
る。このＳｉｏ２膜２′はシリコンの自然酸化膜であり
、酸化タンタル膜を酸化性雰囲気中におけるスパッタリ
ングによって形成した場合は、その際にも若干酸化され
る。
上部電極４を形成して形成されたキャパＦＪｔｉ：ｉか
ら明らかなように、上記熱処理を行なわないと、膜厚が
全面にわたって等しい、薄いＳｉｎ、膜２′が形成され
る。このＳｉｏ２膜２′はシリコンの自然酸化膜であり
、酸化タンタル膜を酸化性雰囲気中におけるスパッタリ
ングによって形成した場合は、その際にも若干酸化され
る。
このＳ ｉ Ｏ，膜２′は膜厚が約１５ｎｍにすぎない
ため欠陥領域（酸化タンタル膜の膜厚の薄い部分）にお
いては誘電体膜の合計の膜厚（酸化タンタル膜３とＳｉ
ｎ、膜２′の膜厚の和）が不十分で耐圧不良の原因とな
る。
ため欠陥領域（酸化タンタル膜の膜厚の薄い部分）にお
いては誘電体膜の合計の膜厚（酸化タンタル膜３とＳｉ
ｎ、膜２′の膜厚の和）が不十分で耐圧不良の原因とな
る。
また、酸化タンタル膜を形成した後の熱処理を湿った酸
化性雰囲気中において行なうと、非常に厚いＳｉｎ、膜
が、欠陥領域の下のみではなく酸化タンタル膜と下部電
極の界面の全面に形成されてしまい、高い容量を得るの
は不可能になる。
化性雰囲気中において行なうと、非常に厚いＳｉｎ、膜
が、欠陥領域の下のみではなく酸化タンタル膜と下部電
極の界面の全面に形成されてしまい、高い容量を得るの
は不可能になる。
従って、酸化タンタル膜を形成した後には、乾燥した雰
囲気中での熱処理を行なって、第１図に示したように、
膜厚が部分的に異なるＳ’ｉ ０．膜このように、酸化
タンタル膜３には、膜厚が局所的に薄い部分（欠陥領域
）が存在し、しかも、界面に形成されるＳｉＯ□膜の膜
厚が薄く均一であると、酸化タンタル膜の膜厚が薄い部
分において耐圧が低下し、信頼性が低下する。
囲気中での熱処理を行なって、第１図に示したように、
膜厚が部分的に異なるＳ’ｉ ０．膜このように、酸化
タンタル膜３には、膜厚が局所的に薄い部分（欠陥領域
）が存在し、しかも、界面に形成されるＳｉＯ□膜の膜
厚が薄く均一であると、酸化タンタル膜の膜厚が薄い部
分において耐圧が低下し、信頼性が低下する。
本発明は、酸化タンタル膜と下部電極の間の界面に、膜
厚が部分的に異なる５ｉｎ２膜を、乾燥雰囲気中におけ
る熱処理によって形成する点に特において、下部電極上
に形成された酸化タンタル膜３の膜厚が７５人の場合に
ついて説明する。熱処理条件としては８００℃、３０分
の条件選んだ。
厚が部分的に異なる５ｉｎ２膜を、乾燥雰囲気中におけ
る熱処理によって形成する点に特において、下部電極上
に形成された酸化タンタル膜３の膜厚が７５人の場合に
ついて説明する。熱処理条件としては８００℃、３０分
の条件選んだ。
上記のように、下部電極であるシリコン基板表面上に形
成される酸化タンタル膜の膜厚は均一にな膜厚７５人の
酸化タンタル膜の下には、厚さ約０．５ｎｍのＳｉＯ□
膜が成長するので、上記熱処理前に形成されていたＳｉ
ｎ、膜と合わせて１合計約２０ｎｍ膜厚を有するＳｉＯ
２膜が形成される。本発明は、酸化タンタル膜を形成し
た後に熱処理を行なうか、第４図に示す様に、縦軸に実
効電界強度をとり、横軸に酸化タンタル膜厚をとって、
酸化性雰囲気での熱処理効果を説明する。ここで、実効
電界強度は、酸化タンタルと二酸化シリコンの二層膜の
単位面積当りの容量に等しい二酸化シリコン膜の膜厚で
キャパシタに印加される電圧で割った値であり、二酸化
シリコン膜厚換算の電界強度である。第２図において酸
化タンタル膜３の膜厚が７５人である領域で実効電界強
度１３ Ｍ Ｖ ／ｃｍを印加すると、熱処理を行なわ
抗ない場合には、酸化タンタル膜厚が７５人よりも薄い
領域では、１３ＭＶ／ｃｍより大きい高電界が印加され
る。例えば、酸化タンタル膜３の膜厚が２０人である領
域には、約１９ＭＶ／ｃｍの実効電界強度が印加されて
しまう、一方、８００℃、３０分の酸化性雰囲気での熱
処理を行うと、実効電界強度は酸化タンタルが７５人よ
りも薄く形成されている領域では、酸化タンタルが７５
Ａ形成されている領域に１３ＭＶ／ｃｍの実効電界強度
が印加されるのに対し、それよりも低い実効電界強度が
印加される。第３図に示したように、酸化タンタル膜の
膜厚が２０人である領域では上記熱処理によって約４０
人の厚さＳ ｉ Ｏ２膜が生長するので印加される実効
電界強度は約８ＭＶ／ａｍに過ぎない。従って、酸化タ
ンタル膜が局所的に薄く形成されている部分では実効的
に耐圧が向上する。
成される酸化タンタル膜の膜厚は均一にな膜厚７５人の
酸化タンタル膜の下には、厚さ約０．５ｎｍのＳｉＯ□
膜が成長するので、上記熱処理前に形成されていたＳｉ
ｎ、膜と合わせて１合計約２０ｎｍ膜厚を有するＳｉＯ
２膜が形成される。本発明は、酸化タンタル膜を形成し
た後に熱処理を行なうか、第４図に示す様に、縦軸に実
効電界強度をとり、横軸に酸化タンタル膜厚をとって、
酸化性雰囲気での熱処理効果を説明する。ここで、実効
電界強度は、酸化タンタルと二酸化シリコンの二層膜の
単位面積当りの容量に等しい二酸化シリコン膜の膜厚で
キャパシタに印加される電圧で割った値であり、二酸化
シリコン膜厚換算の電界強度である。第２図において酸
化タンタル膜３の膜厚が７５人である領域で実効電界強
度１３ Ｍ Ｖ ／ｃｍを印加すると、熱処理を行なわ
抗ない場合には、酸化タンタル膜厚が７５人よりも薄い
領域では、１３ＭＶ／ｃｍより大きい高電界が印加され
る。例えば、酸化タンタル膜３の膜厚が２０人である領
域には、約１９ＭＶ／ｃｍの実効電界強度が印加されて
しまう、一方、８００℃、３０分の酸化性雰囲気での熱
処理を行うと、実効電界強度は酸化タンタルが７５人よ
りも薄く形成されている領域では、酸化タンタルが７５
Ａ形成されている領域に１３ＭＶ／ｃｍの実効電界強度
が印加されるのに対し、それよりも低い実効電界強度が
印加される。第３図に示したように、酸化タンタル膜の
膜厚が２０人である領域では上記熱処理によって約４０
人の厚さＳ ｉ Ｏ２膜が生長するので印加される実効
電界強度は約８ＭＶ／ａｍに過ぎない。従って、酸化タ
ンタル膜が局所的に薄く形成されている部分では実効的
に耐圧が向上する。
一方、誘電体膜が酸化タンタル膜と二酸化シリコン膜の
２層膜からなるキャパシタの長期信頼度については、第
５図に示す結果が得キ覧。この結果は、キャパシタに一
定の電界を印加して、キャｈ庚 タンタル膜とシリコン基板の界面に形成された二酸化シ
リコン膜の膜厚が５０Å以上となると、キャパシタは被
壊されやすくなるが、膜厚が４０Å以下の場合は、平均
寿命はかるかに長くなる。従って、酸化タンタル膜と二
酸化シリコン膜の２層膜を誘電体膜として用いたキャパ
シタにおいては、二酸化シリコン膜の膜厚を４０Å以下
にすれば極めてよい結果が得られる。
２層膜からなるキャパシタの長期信頼度については、第
５図に示す結果が得キ覧。この結果は、キャパシタに一
定の電界を印加して、キャｈ庚 タンタル膜とシリコン基板の界面に形成された二酸化シ
リコン膜の膜厚が５０Å以上となると、キャパシタは被
壊されやすくなるが、膜厚が４０Å以下の場合は、平均
寿命はかるかに長くなる。従って、酸化タンタル膜と二
酸化シリコン膜の２層膜を誘電体膜として用いたキャパ
シタにおいては、二酸化シリコン膜の膜厚を４０Å以下
にすれば極めてよい結果が得られる。
第６図は、膜厚７５人の酸化タンタル膜およびシリコン
基板と酸化タンタル界面に形成された二酸化シリコン膜
からなる二層膜を誘電体とするキャパシタに、実効電界
強度１３ Ｍ Ｖ ／ａｍを印加した場合の絶縁破壊に
至る寿命を上記二酸化シリコン膜の膜厚を２０人〜６０
人の範囲で変えて測定した結果を示している。第６図か
ら明らかなように、二酸化シリコン膜厚が４０Å以下と
なると急激に寿命が長くなることがわかる。この原因は
、二酸化シリコン膜厚が薄くなると、電子の伝導機構が
より多く直接トンネル成分を含む様になり二酸化シリコ
ンがダメージを受けにくくなり被壊しなくなるためであ
る。酸化タンタン膜の膜厚が７５人以外の場合でも同様
の結果が得られた。
基板と酸化タンタル界面に形成された二酸化シリコン膜
からなる二層膜を誘電体とするキャパシタに、実効電界
強度１３ Ｍ Ｖ ／ａｍを印加した場合の絶縁破壊に
至る寿命を上記二酸化シリコン膜の膜厚を２０人〜６０
人の範囲で変えて測定した結果を示している。第６図か
ら明らかなように、二酸化シリコン膜厚が４０Å以下と
なると急激に寿命が長くなることがわかる。この原因は
、二酸化シリコン膜厚が薄くなると、電子の伝導機構が
より多く直接トンネル成分を含む様になり二酸化シリコ
ンがダメージを受けにくくなり被壊しなくなるためであ
る。酸化タンタン膜の膜厚が７５人以外の場合でも同様
の結果が得られた。
従って、酸化タンタル膜の欠陥領域以外の部分の下に形
成される二酸化シリコン膜の膜厚は４０Å以下にするこ
とが好ましい。
成される二酸化シリコン膜の膜厚は４０Å以下にするこ
とが好ましい。
第４図で示した様に、酸化タンタル膜３の膜厚が４０人
より薄い領域では、酸化タンタル膜３とシリコン基板１
の界面に形成される二酸化シリコン膜２の膜厚は４０Å
以上となる。しかし、第４図に示す様にこの領域に印加
される実効電界強度は９．５ＭＶ／ａｍより小さくなる
。この場合、第５図に示す様に１０５秒以上の寿命を示
し、酸化タンタルが７５人の厚さに形成されている領域
の寿命と比較しても劣らないことがわかる。従って、酸
化タンタル膜の欠陥領域の下に膜厚が４０Å以上の二酸
化シリコン膜が形成されても、耐圧や平均寿命が低下す
る恐れはない。酸化タンタルのみではなく、Ｔｉ、Ｈｆ
、ＮｂもしくはＺｒの酸化物についても同様な効果が認
められた。
より薄い領域では、酸化タンタル膜３とシリコン基板１
の界面に形成される二酸化シリコン膜２の膜厚は４０Å
以上となる。しかし、第４図に示す様にこの領域に印加
される実効電界強度は９．５ＭＶ／ａｍより小さくなる
。この場合、第５図に示す様に１０５秒以上の寿命を示
し、酸化タンタルが７５人の厚さに形成されている領域
の寿命と比較しても劣らないことがわかる。従って、酸
化タンタル膜の欠陥領域の下に膜厚が４０Å以上の二酸
化シリコン膜が形成されても、耐圧や平均寿命が低下す
る恐れはない。酸化タンタルのみではなく、Ｔｉ、Ｈｆ
、ＮｂもしくはＺｒの酸化物についても同様な効果が認
められた。
〔実施例２〕
本実施例は、キャパシタの下部電極を多結晶シリコン膜
厚として、分離絶縁膜や素子領域上に形成することので
きる信頼度の優れたキャパシタを有°する半導体デバイ
スの例である。
厚として、分離絶縁膜や素子領域上に形成することので
きる信頼度の優れたキャパシタを有°する半導体デバイ
スの例である。
第７図は、蓄積キャパシタと転送トランジスタを有する
メモリセルの断面図を示している。第７図において記号
５はＰ型シリコン基板、６はゲート絶縁膜、７はフィー
ルド絶縁膜、８，９はソース、ドレインとなるｎ゛領域
１０はキャパシタの第１の電極（下部電極）である多結
晶シリコン膜５，４はタングステン電極、１２は層間絶
縁膜、１１はアルミニウム配線である。１３および１４
は、それぞれ多結晶シリコンからなる第１のワード線お
よび第２のワード線である。ここでアルミニウム配線１
１はビット線となっている。以上の様なメモリセルで、
蓄積キャパシタの第１の電極は多結晶シリコン膜１０で
あり、この多結晶シリ五 コン膜１０上に、木酸化タンタル膜３と二酸化シリコン
膜２の二層膜からなる誘電体膜が形成されている。第７
図に示されているように、酸化タンタル膜３の局所的に
薄くなっている領域の下の二酸化シリコン膜２は、他の
部分よりも厚く形成されている。酸化タンタルが局所的
に薄くなっている領域以外の領域では、酸化タンタル膜
３の下の二酸化シリコン膜２の膜厚は４０Å以下である
。
メモリセルの断面図を示している。第７図において記号
５はＰ型シリコン基板、６はゲート絶縁膜、７はフィー
ルド絶縁膜、８，９はソース、ドレインとなるｎ゛領域
１０はキャパシタの第１の電極（下部電極）である多結
晶シリコン膜５，４はタングステン電極、１２は層間絶
縁膜、１１はアルミニウム配線である。１３および１４
は、それぞれ多結晶シリコンからなる第１のワード線お
よび第２のワード線である。ここでアルミニウム配線１
１はビット線となっている。以上の様なメモリセルで、
蓄積キャパシタの第１の電極は多結晶シリコン膜１０で
あり、この多結晶シリ五 コン膜１０上に、木酸化タンタル膜３と二酸化シリコン
膜２の二層膜からなる誘電体膜が形成されている。第７
図に示されているように、酸化タンタル膜３の局所的に
薄くなっている領域の下の二酸化シリコン膜２は、他の
部分よりも厚く形成されている。酸化タンタルが局所的
に薄くなっている領域以外の領域では、酸化タンタル膜
３の下の二酸化シリコン膜２の膜厚は４０Å以下である
。
上部電極としてタングステン膜４を形成して形成された
キャパシタの性能は、実施例１に示したシリコン基板上
に形成したキャパシタと等しい特性を示した。第７図に
示したように、本実施例によるキャパシタは、素子領域
（転送トランジスタ）や、素子分離絶縁膜領域（厚いＳ
ｉｎ、膜７）上にキャパシタを形成することができるの
で、高集積メモリの製造において極めて有効である。
キャパシタの性能は、実施例１に示したシリコン基板上
に形成したキャパシタと等しい特性を示した。第７図に
示したように、本実施例によるキャパシタは、素子領域
（転送トランジスタ）や、素子分離絶縁膜領域（厚いＳ
ｉｎ、膜７）上にキャパシタを形成することができるの
で、高集積メモリの製造において極めて有効である。
酸化タンタルのみではなく、Ｔｉ、Ｈｆｆ Ｎｂもしく
はＺｒ４の酸化物を用いても同様な効果が認められた。
はＺｒ４の酸化物を用いても同様な効果が認められた。
〔実施例３〕
第８図に示すように、表面に急峻な段差を有するシリコ
ン基板５上に、周知のスパッタリング法によって酸化タ
ンタル膜３およびタングステン膜からなる上部電極４を
形成して、キャパシタを形成する。このようにすると、
酸化タンタル膜３のうち、段差の側面上に形成された酸
化部分の膜厚は、水平部上に形成された部分の膜厚より
薄くなり、耐圧不良が生じやすい。
ン基板５上に、周知のスパッタリング法によって酸化タ
ンタル膜３およびタングステン膜からなる上部電極４を
形成して、キャパシタを形成する。このようにすると、
酸化タンタル膜３のうち、段差の側面上に形成された酸
化部分の膜厚は、水平部上に形成された部分の膜厚より
薄くなり、耐圧不良が生じやすい。
しかし、Ｔａ２０５膜を段差部上に形成した後、９００
℃の乾燥酸化雰囲気でのアニールを行なうと、第９図に
示したように、Ｔａ、Ｏｓ膜３の膜厚が薄い側面部では
、Ｔａ２０５膜３とシリコン基板５の界面に平面部より
厚く５ｉ０２膜が形成されるので、側面部の耐圧は劣化
しないため、第８図に示すキャパシタの耐圧よりも大き
い耐圧が得られる。一方、平面部に形成されたＴａ２０
５膜３とＳｉ基板５の界面に形成される５ｉｎ２膜は極
めて薄いので、平面部の容量は第８図に示すキャパシタ
と殆んど変わらない。従って１本発明によれば、シリコ
ン基板の段差がある領域でも、高容量、高信頼で、かつ
十分な耐圧のあるキャパシタを形成することが可能であ
る。
℃の乾燥酸化雰囲気でのアニールを行なうと、第９図に
示したように、Ｔａ、Ｏｓ膜３の膜厚が薄い側面部では
、Ｔａ２０５膜３とシリコン基板５の界面に平面部より
厚く５ｉ０２膜が形成されるので、側面部の耐圧は劣化
しないため、第８図に示すキャパシタの耐圧よりも大き
い耐圧が得られる。一方、平面部に形成されたＴａ２０
５膜３とＳｉ基板５の界面に形成される５ｉｎ２膜は極
めて薄いので、平面部の容量は第８図に示すキャパシタ
と殆んど変わらない。従って１本発明によれば、シリコ
ン基板の段差がある領域でも、高容量、高信頼で、かつ
十分な耐圧のあるキャパシタを形成することが可能であ
る。
〔実施例４〕
上記実施例では、キャパシタの下部電極として。
シリコン基板もしくは多結晶シリコン膜を用いたが１本
実施例では、下部電極として、窒化チンタン（Ｔ ｉ
Ｎ）膜を用いた。
実施例では、下部電極として、窒化チンタン（Ｔ ｉ
Ｎ）膜を用いた。
第１０図において、記号１はシリコン基板であり、１５
はキャパシタの第１の電極であるＴｉＮ膜であり、１６
は酸化チタン膜であり、３は酸化タンタル膜であり、４
はキャパシタの第２の電極であるタングステン膜をそれ
ぞれ示している。本実施例では、まず、ＴｉＮ膜１膜製
５リコン膜１上にＴｉをターゲットとして用い、Ｎ２−
Ａｒ混合ガスによる周知の反応性スパッタリング法によ
り５００人の膜厚で形成する。このＴｉＮ膜１膜上５上
ンタルをターゲットとしてＡｒ−〇□混合ガス中での反
応性スパッタリング法により厚さ１００人の酸化タンタ
ル膜３を形成した後、６００℃の高温乾燥酸化性雰囲気
で熱処理を行った。この熱処理によって酸化タ、ンタル
膜３と第１の電極であるＴｉＮ膜１膜製５界面に酸化チ
タン膜１６が成長する。酸化タンタル膜３上にタングス
テン膜からなる第２の（上部）電極４を形成してキャパ
シタとした。第１０図に示したように、酸化タンタル膜
３の膜厚が薄くなっている領域では、この領域の下の酸
化チタン膜１６の膜厚は他の部分よりも厚い。従って、
この部分は耐圧劣化の原因とならない。もし、酸化を行
なわないとすると、この部分には厚い酸化チタン膜が形
成されないので、耐圧劣化の原因となる。酸化タンタル
膜を形成した後に酸化処理を行った場合と、しない場合
での耐圧を比較したヒストグラフを第１１図に示す。上
記酸化処理をすることにより、著しく耐圧が向上してい
ることがわかる。また、酸化チタンの誘電率は、５ｉｎ
２よりも大きいので、キャパシタの誘電体膜の一部とし
て、酸化チタン膜を用いても、容量の低下は無視するこ
とができ、この点も極めて有利である。なお、ＴｉＮを
用いた場合、好ましい熱処理温度の範囲は５００〜８０
０℃である。
はキャパシタの第１の電極であるＴｉＮ膜であり、１６
は酸化チタン膜であり、３は酸化タンタル膜であり、４
はキャパシタの第２の電極であるタングステン膜をそれ
ぞれ示している。本実施例では、まず、ＴｉＮ膜１膜製
５リコン膜１上にＴｉをターゲットとして用い、Ｎ２−
Ａｒ混合ガスによる周知の反応性スパッタリング法によ
り５００人の膜厚で形成する。このＴｉＮ膜１膜上５上
ンタルをターゲットとしてＡｒ−〇□混合ガス中での反
応性スパッタリング法により厚さ１００人の酸化タンタ
ル膜３を形成した後、６００℃の高温乾燥酸化性雰囲気
で熱処理を行った。この熱処理によって酸化タ、ンタル
膜３と第１の電極であるＴｉＮ膜１膜製５界面に酸化チ
タン膜１６が成長する。酸化タンタル膜３上にタングス
テン膜からなる第２の（上部）電極４を形成してキャパ
シタとした。第１０図に示したように、酸化タンタル膜
３の膜厚が薄くなっている領域では、この領域の下の酸
化チタン膜１６の膜厚は他の部分よりも厚い。従って、
この部分は耐圧劣化の原因とならない。もし、酸化を行
なわないとすると、この部分には厚い酸化チタン膜が形
成されないので、耐圧劣化の原因となる。酸化タンタル
膜を形成した後に酸化処理を行った場合と、しない場合
での耐圧を比較したヒストグラフを第１１図に示す。上
記酸化処理をすることにより、著しく耐圧が向上してい
ることがわかる。また、酸化チタンの誘電率は、５ｉｎ
２よりも大きいので、キャパシタの誘電体膜の一部とし
て、酸化チタン膜を用いても、容量の低下は無視するこ
とができ、この点も極めて有利である。なお、ＴｉＮを
用いた場合、好ましい熱処理温度の範囲は５００〜８０
０℃である。
ＴｉＮのみではなく、ＮｂＮもしくはＴａＮを下部電極
として用い、酸化タンタル膜を形成した後、乾燥した酸
化性雰囲気中で５００〜８００℃の熱処理を行なうこと
により、キャパシタの耐圧と長期安定性を著るしく向上
できた。ＡＱやＡＱ金合金ＡＱ−Ｓｉ合金など）を下部
電極として用い、上記熱処理を３００〜５００℃で行な
っても、良好な結果を得ることができた。また、たとえ
ば、タンタル・シリサイド、タングステン・シリサイド
、モリブデンシリサイドもしくはチタンシリサイドなど
、各種シリサイドをキャパシタの下部電極として用いる
ことができる。この場合の熱処理温度の範囲は、単結晶
シリコン基板や多結晶シリコン膜を用いたときほぼ同じ
であり、６００〜１．０００℃の範囲で熱処理を行なえ
ば良好な結果が得られる。上記上部電極（第２の電極′
）としては、ＡＱ、ＡＱ−ＳｉなどのＡＱ金合金多結晶
シリコン、Ｗ、Ｍｏ、Ｗ−シリサイド、Ｔａ−シリサイ
ド、Ｍｏ−シリサイド、Ｔｉ−シリサイドなど、電極や
配線として用いられる多くの材料を用い得ることはいう
までもない。
として用い、酸化タンタル膜を形成した後、乾燥した酸
化性雰囲気中で５００〜８００℃の熱処理を行なうこと
により、キャパシタの耐圧と長期安定性を著るしく向上
できた。ＡＱやＡＱ金合金ＡＱ−Ｓｉ合金など）を下部
電極として用い、上記熱処理を３００〜５００℃で行な
っても、良好な結果を得ることができた。また、たとえ
ば、タンタル・シリサイド、タングステン・シリサイド
、モリブデンシリサイドもしくはチタンシリサイドなど
、各種シリサイドをキャパシタの下部電極として用いる
ことができる。この場合の熱処理温度の範囲は、単結晶
シリコン基板や多結晶シリコン膜を用いたときほぼ同じ
であり、６００〜１．０００℃の範囲で熱処理を行なえ
ば良好な結果が得られる。上記上部電極（第２の電極′
）としては、ＡＱ、ＡＱ−ＳｉなどのＡＱ金合金多結晶
シリコン、Ｗ、Ｍｏ、Ｗ−シリサイド、Ｔａ−シリサイ
ド、Ｍｏ−シリサイド、Ｔｉ−シリサイドなど、電極や
配線として用いられる多くの材料を用い得ることはいう
までもない。
上記熱処理が行なわれる雰囲気は、水蒸気含有量が約１
．ＯＯＯｐｐｍ以下であることが好ましい。
．ＯＯＯｐｐｍ以下であることが好ましい。
雰囲気中の水蒸気含有量が多いと、上記のように、欠陥
部以外の部分の下にも、厚い酸化膜が形成されてしまう
が、水蒸気含有量を１．ＯＯＯｐｐｍ以下にすれば、好
ましい結果を得ることができる。
部以外の部分の下にも、厚い酸化膜が形成されてしまう
が、水蒸気含有量を１．ＯＯＯｐｐｍ以下にすれば、好
ましい結果を得ることができる。
上記説明から明らかなように、本発明によれば、耐圧や
長期寿命を低下させることなしに、キャパシタの容量を
著るしく大きくすることができるので、半導体集積回路
の集積密度の向上に極めて有用である。
長期寿命を低下させることなしに、キャパシタの容量を
著るしく大きくすることができるので、半導体集積回路
の集積密度の向上に極めて有用である。
第１図は本発明の詳細な説明するための断面図、第２図
は熱処理を行なわなかったときに生ずるＳｉｎ、膜の構
造を示す断面図、第３図乃至第６図は、それぞれ、本発
明の詳細な説明するための図、第７図は本発明の一実施
例を示す断面図、第８図および第９図は本発明の他の実
施例を説明するための図、第１０図および第１１図は、
それぞれ、本発明さらに他の実施例を説明するための断
面図およびヒストグラムである。 １・・・シリコン基板、２・・・二酸化リシコン、３・
・・酸化タンタル、４・・・タングステン、５・・・Ｐ
型シリコン、６・・・ゲート絶縁膜、７・・・フィール
ド絶縁膜、８・・・ソース、９・・・ドレイン、１０・
・・多結晶シリコン、１１・・・アルミニウム（ビット
線）、１２・・・層間絶縁膜、１３・・・多結晶シリコ
ン（ワード線）、１４・・・多結晶シリコン（ワード線
）。
は熱処理を行なわなかったときに生ずるＳｉｎ、膜の構
造を示す断面図、第３図乃至第６図は、それぞれ、本発
明の詳細な説明するための図、第７図は本発明の一実施
例を示す断面図、第８図および第９図は本発明の他の実
施例を説明するための図、第１０図および第１１図は、
それぞれ、本発明さらに他の実施例を説明するための断
面図およびヒストグラムである。 １・・・シリコン基板、２・・・二酸化リシコン、３・
・・酸化タンタル、４・・・タングステン、５・・・Ｐ
型シリコン、６・・・ゲート絶縁膜、７・・・フィール
ド絶縁膜、８・・・ソース、９・・・ドレイン、１０・
・・多結晶シリコン、１１・・・アルミニウム（ビット
線）、１２・・・層間絶縁膜、１３・・・多結晶シリコ
ン（ワード線）、１４・・・多結晶シリコン（ワード線
）。
Claims (1)
- 【特許請求の範囲】 １、導電性物質からなる第１の電極と、該第１の電極上
に形成された第１の誘電体と、該第１の誘電体膜上に形
成された導電性物質からなる第２の電極と、上記第１の
電極と上記第１の誘電体膜の間に形成された第２の誘電
体膜をそなえ、上記第２の誘電体膜は、上記第１の電極
を構成する金属もしくは半導体物質の酸化物からなり、
かつ、上記第１の誘電体膜の膜厚の薄い領域の下の部分
における上記第２の誘電体膜の膜厚は、他の部分におけ
る上記第２の誘電体膜の膜厚より厚いキャパシタをそな
えた半導体装置。 ２、上記第１の電極は、単結晶シリコン基板、多結晶シ
リコン膜、シリサイド膜、窒化チタン膜、アルミニウム
膜およびアルミニウム・合金膜からなる群から選ばれる
特許請求の範囲第１項記載の半導体装置。 ３、上記シリサイドは、タングステン・シリサイド、モ
リブデン・シリサイド、チタン・シリサイドおよびタン
タルシリサイドから選ばれる特許請求の範囲第２項記載
の半導体装置。 ４、上記第１の誘電体膜は、酸化タンタル、酸化チタン
、酸化ハフニウム、酸化ネオビウムおよび酸化ジルコニ
ウムからなる群から選ばれた材料の膜である特許請求の
範囲第１項乃至第３項記載の半導体装置。 ５、上記第１の誘電体膜の膜厚が薄い領域以外の部分の
下における上記第２の誘電体膜の膜厚は４０Å以下であ
る特許請求範囲第１項乃至第４項記載の半導体装置。 ６、上記第２の電極は、多結晶シリコン、アルミニウム
、アルミニウム合金、タングステン、モリブデン、タン
グステン・シリサイド、モリブデン・シリサイドおよび
チタン・シリサイドなる群から選ばれた材料の膜である
特許請求の範囲第１項乃至第５項記載の半導体装置。 ７、上記半導体装置はＭＯＳトランジスタとキヤパシタ
を有する半導体記憶装置である特許請求の範囲第１項乃
至第６項記載の半導体装置。 ８、上記キャパシタは上記ＭＯＳトランジスタのゲート
電極の上方から、素子分離用の厚い絶縁膜上へ延伸して
形成されている特許請求の範囲第７項記載の半導体装置
。 ９、第１の電極上に第１の誘電体膜を形成する工程と乾
燥した酸化性雰囲気中で熱処理し、上記第１の誘電体膜
の膜厚の薄い部分の下では厚く、上記第１の誘電体膜の
膜厚の厚い部分の下では薄い第２の誘電体膜を上記第１
の電極と上記第１の誘電体膜の間に形成する工程および
上記第１の誘電体膜上に第２の電極を形成する工程を含
む半導体装置の製造方法。 １０、上記酸化性雰囲気中の水蒸気含有量は１，０００
ｐｐｍ以下である特許請求の範囲第９項記載の半導体装
置の製造方法。 １１、上記第１の誘電体膜はスパッタリングによって形
成される特許請求の範囲第９項乃至第１０項記載の半導
体装置の製造方法。 １２、上記第１の電極は単結晶シリコン基板もしくは多
結晶シリコン膜であり、上記熱処理の温度は６００℃〜
１，０００℃である特許請求の範囲第９項乃至第１１項
記載の半導体装置の製造方法。 １３、上記第１の電極はシリサイドであり上記熱処理の
温度は６００℃〜１，０００℃である特許請求の範囲第
９項乃至第１２項記載の半導体装置の製造方法。 １４、上記シリサイドは、タンタル・シリサイド、タン
グステンシリサイド、モリブデン・シリサイドおよびチ
タン・シリサイドからなる群から選ばれる特許請求の範
囲第９項乃至第１３項記載の半導体装置の製造方法。 １５、上記第１の電極は窒化チタン膜、窒化ネオビウム
膜もしくは窒化タンタル膜であり、上記熱処理の温度は
５００℃〜８００℃である特許請求の範囲第９項乃至第
１１項記載の半導体装置の製造方法。 １６、上記第１の電極はアルミニウム膜もしくはアルミ
ニウム合金膜であり、上記熱処理の温度は３００℃〜５
００℃である特許請求の範囲第９項乃至第１１項記載の
半導体装置の製造方法。 １７、上記第１の誘電体膜は、酸化 タンタル、酸化チタン、酸化ハフニウム、酸化ネオビウ
ムおよび酸化ジルコニウムからなる群から選ばれた材料
の膜である特許請求の範囲第９項乃至第１６項記載の半
導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60-267113 | 1985-11-29 | ||
| JP26711385 | 1985-11-29 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8026598A Division JP2918835B2 (ja) | 1996-02-14 | 1996-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62234360A true JPS62234360A (ja) | 1987-10-14 |
| JP2617457B2 JP2617457B2 (ja) | 1997-06-04 |
Family
ID=17440241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269659A Expired - Lifetime JP2617457B2 (ja) | 1985-11-29 | 1986-11-14 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4937650A (ja) |
| JP (1) | JP2617457B2 (ja) |
| KR (1) | KR930010089B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226754A (ja) * | 1989-02-28 | 1990-09-10 | Toshiba Corp | 半導体集積回路用キャパシタ |
| JPH02310958A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 半導体集積回路装置 |
| US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
| KR100386855B1 (ko) * | 1998-05-08 | 2003-06-09 | 엔이씨 일렉트로닉스 코포레이션 | 반도체 장치에서 캐패시터의 구조 및 캐패시터 구조를 형성하는 방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166904A (en) * | 1988-02-05 | 1992-11-24 | Emanuel Hazani | EEPROM cell structure and architecture with increased capacitance and with programming and erase terminals shared between several cells |
| US5189503A (en) * | 1988-03-04 | 1993-02-23 | Kabushiki Kaisha Toshiba | High dielectric capacitor having low current leakage |
| KR100266046B1 (ko) * | 1990-09-28 | 2000-09-15 | 야스카와 히데아키 | 반도체장치 |
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JPH04369861A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 化合物半導体集積回路用容量素子の製造方法 |
| KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| JPH05109982A (ja) * | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
| KR960004462B1 (ko) * | 1992-08-07 | 1996-04-06 | 삼성전자주식회사 | 반도체 장치의 커패시터 제조방법 |
| KR960005681B1 (ko) * | 1992-11-07 | 1996-04-30 | 금성일렉트론주식회사 | 반도체 메모리 장치의 캐패시터 제조방법 |
| US5636100A (en) * | 1993-10-12 | 1997-06-03 | The United States Of America As Represented By The Secretary Of The Army | Capacitor having an enhanced dielectric breakdown strength |
| KR0183732B1 (ko) * | 1995-09-01 | 1999-03-20 | 김광호 | 반도체 장치의 캐패시터 제작방법 |
| US5838530A (en) * | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
| US5831325A (en) * | 1996-08-16 | 1998-11-03 | Zhang; Guobiao | Antifuse structures with improved manufacturability |
| US5712813A (en) * | 1996-10-17 | 1998-01-27 | Zhang; Guobiao | Multi-level storage capacitor structure with improved memory density |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| JP2001168301A (ja) * | 1999-12-09 | 2001-06-22 | Nec Corp | 半導体装置及びその製造方法 |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| KR100493206B1 (ko) * | 2001-01-16 | 2005-06-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| KR100552704B1 (ko) * | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
| US8513634B2 (en) * | 2003-12-17 | 2013-08-20 | Samsung Electronics Co., Ltd. | Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| KR20200141809A (ko) | 2019-06-11 | 2020-12-21 | 삼성전자주식회사 | 집적회로 장치 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538088A (en) * | 1976-07-12 | 1978-01-25 | Hitachi Ltd | Production of semiconductor device |
| JPS6050950A (ja) * | 1983-08-29 | 1985-03-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 誘電体材料の製造方法 |
| JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
| JPS5861763A (ja) * | 1981-10-09 | 1983-04-12 | 武笠 均 | 触感知器消化装置 |
| JPS59171157A (ja) * | 1983-03-18 | 1984-09-27 | Hitachi Ltd | 半導体装置 |
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
-
1986
- 1986-11-14 JP JP61269659A patent/JP2617457B2/ja not_active Expired - Lifetime
- 1986-11-22 KR KR1019860009883A patent/KR930010089B1/ko not_active IP Right Cessation
-
1988
- 1988-09-21 US US07/247,343 patent/US4937650A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538088A (en) * | 1976-07-12 | 1978-01-25 | Hitachi Ltd | Production of semiconductor device |
| JPS6050950A (ja) * | 1983-08-29 | 1985-03-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 誘電体材料の製造方法 |
| JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02226754A (ja) * | 1989-02-28 | 1990-09-10 | Toshiba Corp | 半導体集積回路用キャパシタ |
| JPH02310958A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 半導体集積回路装置 |
| KR100386855B1 (ko) * | 1998-05-08 | 2003-06-09 | 엔이씨 일렉트로닉스 코포레이션 | 반도체 장치에서 캐패시터의 구조 및 캐패시터 구조를 형성하는 방법 |
| US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2617457B2 (ja) | 1997-06-04 |
| US4937650A (en) | 1990-06-26 |
| KR930010089B1 (ko) | 1993-10-14 |
| KR870005465A (ko) | 1987-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62234360A (ja) | 半導体装置およびその製造方法 | |
| US6017791A (en) | Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer | |
| JPH08274256A (ja) | 半導体装置及びその製造方法 | |
| US5079191A (en) | Process for producing a semiconductor device | |
| JPH0231865B2 (ja) | ||
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| JPH04366504A (ja) | 誘電体薄膜 | |
| JPS6072261A (ja) | 半導体装置 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| US6818500B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| JPH0311552B2 (ja) | ||
| JP2918835B2 (ja) | 半導体装置の製造方法 | |
| US6436786B1 (en) | Method for fabricating a semiconductor device | |
| JP2003017581A (ja) | 半導体装置及びその製造方法 | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| JP2972270B2 (ja) | 半導体装置の製造方法 | |
| JP2001036027A (ja) | 半導体装置及びその製造方法 | |
| JP3588609B2 (ja) | 半導体装置の製造方法 | |
| JPH10200068A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH10107218A (ja) | 電極配線 | |
| US6815224B2 (en) | Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JP3127451B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH0637257A (ja) | 半導体装置の製造方法 | |
| JP2723148B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |