JPH02226754A

JPH02226754A - 半導体集積回路用キャパシタ

Info

Publication number: JPH02226754A
Application number: JP1047250A
Authority: JP
Inventors: Keitarou Imai; 馨太郎今井; Kyoichi Suguro; 恭一須黒; Kikuo Yamabe; 紀久夫山部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10
Anticipated expiration: 2013-11-25
Also published as: JP2829023B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の構成］（産業上の利用分野）本発明は、金属−絶縁膜一半導体（Ｍｉｓ）又は金属−
絶縁膜−金属（ＭｊＭ’）構造のキャパシタに係わり、
特にキャパシタ絶縁膜の改良をはかった半導体集積回路
用キャパシタに関する。

（従来の技術）従来より、半導体メモリの一つとして、トランジスタと
キャパシタとを組み合わせたＤＲＡＭが知られている。

このＤＲＡＭでは、キャパシタ電極と半導体基板との間
に形成されるキャパシタ絶縁膜として、一般にＳ【０２
が用いられる。

近年の素子の急速な集積化に伴い、キャパシタ絶縁膜と
しての５ｉ０２膜は薄膜化の一途を辿っており、ＩＭビ
ットＤＲＡＭにおいては、１００人を切るに至っている
。さらに、４ＭビットＤＲＡＭにおいては、従来の平面
キャパシタに代わって、実効的なキャパシタ面積を稼ぐ
ために、シリコン表面に溝を掘るトレンチキャパシタや
積み上げ型のスタックドキャパシタ等が用いられようと
している。

また、より一層の集砧化に対しては構造的な工夫だけで
は不十分であり、キャパシタ絶縁膜としてＳｉｎ、に代
わり、５１０２よりも誘電率の大きいシリコン窒化膜や
遷移金属酸化膜が検討されている。このような高誘電率
を持つ誘電体膜として、代表的にはＴａｚ　０３があげ
られる。このＴａ２Ｏ３膜の誘電率は凡そ２７であり、
Ｓｉｎ、の場合に比べて７倍も大きい。従って、ＳｉＯ
２を用いる場合に比べて、少ない面積で大きなキャパシ
タ容量を稼ぐことができる。

しかしながら、この種のキャパシタにあっては次のよう
な問題があった。即ち、Ｔａ、０゜等の高誘電体膜をシ
リコン表面上に形成する場合、高誘電体膜とシリコン表
面との間に誘電率の小さいシリコンの自然酸化膜ができ
易く、その結果、キャパシタ絶縁膜の誘電率が低下し、
十分なキャパシタ容量が得られない。また、般に誘電率
の高い物質はどバンドギャップが小さくなる傾向がある
ため、リーク電流が増大する問題がある。従って、キャ
パシタ絶縁膜に徒に誘電率の高い絶縁膜を用いることは
、キャパシタのリーク電流を増大させ、素子の特性を劣
化させる要因となる。

（発明が解決しようとするｉ題）このように従来、キャパシタ絶縁膜としてＴａ２０５等
を用いた場合、絶縁膜とシリコンとの間に自然酸化膜が
形成され易く、この自然酸化膜の影響で十分なキャパシ
タ容量が得られない。また、リーク電流が増大し、素子
特性を劣化させる虞れがあった。

本発明は、上記事情を考慮してなされたもので１．その
目的とするところは、キャパシタ容量の増大及びリーク
電流の低減をはかり得る半導体集積回路用キャパシタを
提供することにある。

［発明の構成］（課題を解決するための手・段）本発明の骨子は、キャパシタ絶縁膜としてＴａ２０９等
の高誘電体膜を用いると共に、リーク電流防止のために
キャパシタ絶縁膜を２層以上にすることにある。

即ち本発明は、２つの導電体の間にキャパシタ絶縁膜を
挟んで構成された半導体集積回路用キャパシタにおいて
、キャパシタ絶縁膜として、５ｉｎ２よりも誘電率の高
い遷移金属酸化物（例えばＴａ２Ｏ，）による第１の絶
縁膜と、該第１の絶縁膜と導電体との少な（とも一方と
の間に配置された第１の絶縁膜よりも誘電率の高い第２
の絶縁膜（例えばＷＯ２）とで形成するようにした。も
のである。

（作用）本発明によれば、第１の絶縁膜として、５１０２よりも
誘電率の高い遷移金属酸化物（７１ｚＯｓ）を用いるこ
とにより、キャパシタ絶縁膜の誘電率を高めキャパシタ
容量の増大をはかり得る。さらに、第２の絶縁膜として
第１の絶縁膜よりも誘電率の高いＷＯ２等の絶縁膜を用
いることにより、リーク電流の低減をはかり得る。

ここで、シリコン表面上に遷移金属酸化物による高誘電
体絶縁膜を形成した場合、絶縁膜シリコン界面に誘電率
の低い５ｉｎ２膜が形成されるため、キャパシタの容量
の低下が生じる。

このような界面におけるＳｉＯ２膜は、高誘電体絶縁膜
形成前にシリコン表面に存在していた自然酸化膜以外に
高誘電体絶縁膜形成後に膜中の酸素又は外部酸素の拡散
によって界面に形成される。このような誘電率の小さい
ＳｉＯ２膜の存在はキャパシタ容量を低下させる。

一方、キャパシタ容量の低下を保証するために、Ｔｌ２
Ｏ，等よりも誘電率の高いＷＯ□等をキャパシタ絶縁膜
に用いることは、膜のリーク電流を増大させるため素子
の特性を劣化させる。これは、一般に高誘電率を有する
物質はどバンドギャップの値が小さいからである。

そこで本発明では、絶縁膜−電極界面にのみより誘電率
の高い絶縁＋１（ＷＯ２等）を形成し、他の部分は５ｉ
０２よりも誘電率の高い絶縁膜（Ｔａ２０．等）で形成
することによって、高いキャパシタ容量を有し且つリー
ク電流の低いキャパシタを形成することができる。即ち
、キャパシタ容量の低下をもたらさずに、優れた電気的
特性を有するキャパシタ絶縁膜を備えたＭＳＩ又はＭＩ
Ｍ構造のキャパシタを実現することが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体装置の製造工
程を示す断面図である。なお、この実施例は、タングス
テン金属電極上にＴａ、０．膜をキャパシタ絶縁膜とし
て利用したスタックドキャパシタセルを有するＤＲＡＭ
である。

まず、第１図（ａ）に示す如く、比抵抗ｌＯΩφ備を有
し、表面が（１００）面のｐ型シリコン基板１１上に、
素子分離を行うための例えば熱酸化１！１２を選択的に
形成する。次いで、ゲート酸化膜となる薄い熱酸化膜１
３を形成し、続いてゲート電極となる第１の０１型ポリ
シリコン膜１４を形成した後、通常の写真食刻工程を経
てバターニングを行う。その後、前記ゲートに対して自
己整合的にイオン注入法によりｎ型層（ソース争ドレイ
ン領域）１５を形成する。

次いで、第１図（ｂ）に示す如く、厚いＣＶＤ酸化膜１
６を全面に形成した後、通常の写真食刻工程を経て、ｎ
−型層１５の一部と接続する開口部１７を形成する。

次いで、第１図（Ｃ）に示す如く、全面に第２のポリシ
リコン膜１８を形成し、その上にタングステン膜１９を
スパッタ法により形成した後、通常の写真食刻工程を経
てバターニングする。

この後、タングステン膜１９上に薄いＷＯ２（第２の絶
縁膜）２０を形成した後、その上にＴ　ａ　２０５　　
（第１の絶縁膜）膜２１を形成する。

薄いＷＯ２膜２０は３００℃程度の酸素雰囲気中に晒す
ことによって形成するか、又は低圧下酸素プラズマ中に
晒すことによって形成してもよく、或いは他の方法を用
いてもよい。また、上記Ｔ　ａ　２０９　ｌｌＩ２１は
ＣＶＤ法、反応性スパッタ法のいずれで形成してもよく
、または他の方法で形成してもよい。

最後に、第１図（ｄ）に示す如く、キャパシタ電極とな
る第２のタングステン膜２２を全面に形成後、通常の写
真食刻工程を経てバターニングすることによって、１ト
ランジスタ／１キヤパシタのＤＲＡＭセルが完成するこ
とになる。

次に、本実施例の効果について説明する。上記実施例工
程に従って”ｒａ２０ｓ／Ｗ界面にＷＯ２ｌ１！を形成
した場合と、そうでないＴａ２Ｏ，のみの従来法による
場合のスタックドキャパシタのリーク特性を比較した。

第２図はその比較データである。図から明らかなように
、本実施例では従来例に比較して絶縁膜のリーク電流が
減少している。

ここで、リーク電流が減少するのは次のような理由によ
ると考えられる。即ち、Ｔ　ｉ　２０５又はＷＯ２には
ウィークスポットと呼ばれる一種の欠陥が生じ、この欠
陥を介してリーク電流が流れる。このため、Ｔｌ２Ｏ％
又はＷＯ２の一方をキャパシタ絶縁膜として用いると、
リーク電流の増加は避けられない。これに対して本実施
例のように、キャパシタ絶縁膜をＴａｇ。

とＴｉ２０．或いはＷＯ２の２層とすると、それぞれの
膜のウィークスポットの位置が異なるため、ウィークス
ポットを介してのリーク電流は著しく小さ（なるのであ
る。

また、ＷＯ□膜を形成することにより、シリコンの自然
酸化膜が形成されるのを防止でき、これによりキャパシ
タ絶縁膜の誘電率の低下を防止できることになる。なお
、ＷＯ２膜形成に伴うキャパシタンス増加は極めて少な
い。これは、ＷＯ２＠の誘電率が格段に大きいためであ
る。タングステン酸化膜にはＷＯ２、ＷＯｌ等があり、
ＷＯ２の場合その誘電率は約４０と大きい。いま、’ｒ
ａ２ｃ）、／Ｗ０２層絶縁膜構造を、第３図に示すよう
な２つの直列のキャパシタとして、ＷＯ２の膜厚とＴａ
２Ｏ，の膜厚の比に対する全体のキャパシタンスの関係
を見積モると、第４図に示すような関係が得られる。但
し、縦軸のキャパシタンスはＴａ２Ｏ，膜のみの場合を
１と規格化してあり、Ｔａ２Ｏ，膜の厚さは一定として
いる。

これから判るように、より誘電率の大きいＷＯ２を界面
に形成しても、全体のキャパシタンスの低下は少なくて
済むことが理解できる。

こうして、本実施例によれば、高誘電率を有し且つリー
ク電流の少ないキャパシタを実現することができる。な
お、本発明者等の実験によれば、ＷＯ□膜の膜厚はＴｉ
２０．膜の膜厚が一定の条件で、Ｔｉ２Ｏ５に対して１
１２０〜ｌ／３の範囲が望ましいのが確認されている。

ここで、ｌ／２０以下ではリーク電流低減の効果が十分
に得られず、１ノ３以上ではキャパシタ容量が大きく低
下するからである。

なお、本発明は上述した実施例に限定されるものではな
い。実施例ではＴ　ａ　２０５　／ＷＯ２構造を取り上
げて説明したが、本発明においてはこの場合に限ること
なく、他の絶縁材を用いることができる。例えば、誘電
率の大きいチタン酸化膜を界面に形成して。Ｔ　ａ　２
０　ｑ　／Ｔ　ｉ　０２構造を取ることも可能である。

また、本実施例に示したようなスタックドキャパシタに
限らず、−船釣にシリコン或いは金属電極上における遷
移金属酸化膜を有する場合に応用できる。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。

また、第１の絶縁膜はＴａの酸化膜に限るものではなく
、Ｎｂ、Ｔｉ、Ｚｒ、Ｈｆ又はＹの酸化膜を用いること
もできる。さらに、導電体としては、ＳｉやＷに限るも
のではな（、Ｔｔ。

Ｚｒ、Ｈｆ、Ｎｂ、Ｔａの窒化物、硼化物、炭化物、珪
化物又はＷ、Ｍｏの珪化物、窒化物のうちの少なくとも
一つから構成されたものであってもよい。また、第１の
絶縁膜は、これを構成する遷移金属よりもイオン化状態
における正の電荷数が小なる異種金属元素が添加されて
いるものであってもよい。但し、望ましくは添加される
異種金属元素のイオン化状態における正の電荷数が、第
１の絶縁膜を構成する遷移金属の電荷数よりも１小さい
方がよい。さらに、添加される異種金属元素の添加量は
、第１の絶縁膜を構成する遷移金属の５原子％未満とし
た方がよい。

［発明の効果］以上詳述したように本発明によれば、遷移金属酸化膜と
電極との界面に、より誘電率の大きい絶縁膜層を設ける
ことにより、キャパシタンスの低下が少なく且つリーク
電流の低いキャパシタを実現することができる。これに
よって、高信頼性を有する高集積半導体素子の実現等に
寄与することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるＤＲＡＭセル製造工
程を示す断面図、第２図乃至第４図はそれぞれ上記実施
例の効果を説明するためのもので、第２図はキャパシタ
絶縁膜のリーク電流を従来例と比較して示す図、第３図
はキャパシタ構造を模式的に示す図、第４図は界面にお
けるＷ　Ｏ，２膜厚とキャパシタンスとの関係を示す図
である。１１・・・ｐ型シリコン基板、１２・・・素子分離用酸化膜、１３・・・ゲート酸化膜、１４・・・ｎ＋型ポリシリコン膜、１５・・・ｎ−型層、１６・・・ＣＶＤ酸化膜、１７・・・開口部、１８・・・第２のｎ＋型ポリシリコン膜、１９・・・第
１のタングステン膜、２０・・・タングステン酸化膜、２１・Ｔａ２Ｏ，膜、２２・・・第２のタングステン膜。

Claims

【特許請求の範囲】

（１）２つの導電体の間にキャパシタ絶縁膜を挟んで構
成された半導体集積回路用キャパシタにおいて、前記キャパシタ絶縁膜は、ＳｉＯ＿２よりも誘電率の高
い遷移金属酸化物による第１の絶縁膜と、該第１の絶縁
膜と前記導電体の少なくとも一方との間に配置された第
１の絶縁膜よりも誘電率の高い第２の絶縁膜とからなる
ことを特徴とする半導体集積回路用キャパシタ。
（２）前記第１の絶縁膜はＴａ＿２Ｏ＿３であり、前記
導電体はＳｉ、Ｗ又はＴｉであり、前記第２の絶縁膜は
ＷＯ＿２又はＴｉＯ＿２であることを特徴とする請求項
１記載の半導体集積回路用キャパシタ。
（３）前記第２の絶縁膜の第１の絶縁膜に対する厚さの
比は、１／２０〜１／３であることを特徴とする請求項
１又は２記載の半導体集積回路用キャパシタ。