JPH10335581A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10335581A JPH10335581A JP14019097A JP14019097A JPH10335581A JP H10335581 A JPH10335581 A JP H10335581A JP 14019097 A JP14019097 A JP 14019097A JP 14019097 A JP14019097 A JP 14019097A JP H10335581 A JPH10335581 A JP H10335581A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- contact hole
- forming
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高誘電体または強誘電体をキャパシタ絶縁膜
とするキャパシタには電気的ストレス、メカニカルスト
レス、化学的ストレス等によりキャパシタの特性が劣化
するという問題点があった。 【解決手段】 コンタクトホール１０をキャパシタ上と
周辺回路上とに形成する際、セルプレート電極８ｃ上に
高誘電体または強誘電体からなる保護層８ｅを形成し、
保護層８ｅの膜厚＝（キャパシタ上部層間絶縁膜９の一
部と枠付け酸化膜８ｄとキャパシタ下部層間絶縁膜６と
の総計の膜厚）／エッチング選択比となるようにする。 【効果】 セルプレート電極へのプラズマダメージが抑
えられ、バリアメタルの消失も防止できる。
とするキャパシタには電気的ストレス、メカニカルスト
レス、化学的ストレス等によりキャパシタの特性が劣化
するという問題点があった。 【解決手段】 コンタクトホール１０をキャパシタ上と
周辺回路上とに形成する際、セルプレート電極８ｃ上に
高誘電体または強誘電体からなる保護層８ｅを形成し、
保護層８ｅの膜厚＝（キャパシタ上部層間絶縁膜９の一
部と枠付け酸化膜８ｄとキャパシタ下部層間絶縁膜６と
の総計の膜厚）／エッチング選択比となるようにする。 【効果】 セルプレート電極へのプラズマダメージが抑
えられ、バリアメタルの消失も防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特にキャパシタ絶縁膜やトランジスタゲート絶縁膜
に高誘電体または強誘電体を有する超ＬＳＩに関するも
のである。
し、特にキャパシタ絶縁膜やトランジスタゲート絶縁膜
に高誘電体または強誘電体を有する超ＬＳＩに関するも
のである。
【０００２】
【従来の技術】現在の超ＬＳＩにおけるキャパシタ絶縁
膜やトランジスタのゲート絶縁膜等は蓄積電荷量、印加
電界等の性能を極限まで引き出して使用している。この
ため、キャパシタ絶縁膜やゲート絶縁膜等は電気的、力
学的さらに化学的ストレスに対して非常に鋭敏なものと
なり、厳しい要求が課せられている。
膜やトランジスタのゲート絶縁膜等は蓄積電荷量、印加
電界等の性能を極限まで引き出して使用している。この
ため、キャパシタ絶縁膜やゲート絶縁膜等は電気的、力
学的さらに化学的ストレスに対して非常に鋭敏なものと
なり、厳しい要求が課せられている。
【０００３】図８は従来の半導体装置を示す模式的断面
図である。図において、１はシリコン基板、２はフィー
ルド酸化膜、３は不純物拡散層、４はワード線、５はビ
ット線、６はキャパシタ下部層間絶縁膜、７は導電性プ
ラグ、８ａはキャパシタ下部電極、８ｂはキャパシタ絶
縁膜、８ｃはキャパシタ上部電極、８ｄは枠付け酸化
膜、９はキャパシタ上部層間絶縁膜、１０はコンタクト
ホール、１１は配線層である。
図である。図において、１はシリコン基板、２はフィー
ルド酸化膜、３は不純物拡散層、４はワード線、５はビ
ット線、６はキャパシタ下部層間絶縁膜、７は導電性プ
ラグ、８ａはキャパシタ下部電極、８ｂはキャパシタ絶
縁膜、８ｃはキャパシタ上部電極、８ｄは枠付け酸化
膜、９はキャパシタ上部層間絶縁膜、１０はコンタクト
ホール、１１は配線層である。
【０００４】図８に示すように、配線層１１を形成する
際、配線層１１のリソグラフィーおよび加工を容易にす
るために、キャパシタ上部層間絶縁膜９を平坦化するこ
とが一般的に行われている。このために、キャパシタ上
部層間絶縁膜９と周辺回路である不純物拡散層３上の層
間絶縁膜６，８ｄ，９との膜厚に大きな差異が生じるこ
とになる。
際、配線層１１のリソグラフィーおよび加工を容易にす
るために、キャパシタ上部層間絶縁膜９を平坦化するこ
とが一般的に行われている。このために、キャパシタ上
部層間絶縁膜９と周辺回路である不純物拡散層３上の層
間絶縁膜６，８ｄ，９との膜厚に大きな差異が生じるこ
とになる。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、図８に示すように、配線層
１１を形成するためプラズマエッチングによりコンタク
トホール１０を開口する際、キャパシタ上部電極８ｃ上
の開口部がオーバーエッチングされてしまい、プラズマ
からの電流がキャパシタへ注入され続けることになる。
この結果、キャパシタ電極８ｃがプラズマによりダメー
ジを受ける。このため、キャパシタのリーク電流が著し
く増加し、キャパシタ特性が劣化するという問題点があ
った。
上のように構成されており、図８に示すように、配線層
１１を形成するためプラズマエッチングによりコンタク
トホール１０を開口する際、キャパシタ上部電極８ｃ上
の開口部がオーバーエッチングされてしまい、プラズマ
からの電流がキャパシタへ注入され続けることになる。
この結果、キャパシタ電極８ｃがプラズマによりダメー
ジを受ける。このため、キャパシタのリーク電流が著し
く増加し、キャパシタ特性が劣化するという問題点があ
った。
【０００６】さらに、一般に、配線層１１はアルミから
なり、バリアメタルとしてＴｉＮ／Ｔｉの積層膜が用い
られている。また、高誘電体または強誘電体をキャパシ
タ絶縁膜８ｂとして使用する場合、キャパシタ上部電極
８ｃとしては金属膜または金属の硅化物、窒化物等が用
いられる。キャパシタ上部電極８ｃが金属膜の場合、お
もに白金族元素からなることが多い。白金族元素はＴｉ
と容易に反応して合金を形成する。このときに発生する
メカニカルストレスまたはキャパシタ上部電極８ｃ内に
拡散したＴｉによる高誘電体または強誘電体の還元が起
こり、キャパシタ特性が劣化するという問題点があっ
た。これを防止するものとしてキャパシタ上部電極８ｃ
には白金族元素層上にＴｉＮ等のバリアメタルを形成す
るのであるが、コンタクトホール１０開口時のオーバー
エッチングによってキャパシタ上部電極８ｃ上のバリア
メタルの消失が起こるという問題点があった。
なり、バリアメタルとしてＴｉＮ／Ｔｉの積層膜が用い
られている。また、高誘電体または強誘電体をキャパシ
タ絶縁膜８ｂとして使用する場合、キャパシタ上部電極
８ｃとしては金属膜または金属の硅化物、窒化物等が用
いられる。キャパシタ上部電極８ｃが金属膜の場合、お
もに白金族元素からなることが多い。白金族元素はＴｉ
と容易に反応して合金を形成する。このときに発生する
メカニカルストレスまたはキャパシタ上部電極８ｃ内に
拡散したＴｉによる高誘電体または強誘電体の還元が起
こり、キャパシタ特性が劣化するという問題点があっ
た。これを防止するものとしてキャパシタ上部電極８ｃ
には白金族元素層上にＴｉＮ等のバリアメタルを形成す
るのであるが、コンタクトホール１０開口時のオーバー
エッチングによってキャパシタ上部電極８ｃ上のバリア
メタルの消失が起こるという問題点があった。
【０００７】また、上述したように、キャパシタ上部電
極８ｃとしては金属膜または金属の硅化物、窒化物等が
用いられるのであるが、金属膜は展・延性に富み、上部
構造に発生したストレスをそのままキャパシタ絶縁膜８
ｃに伝えてしまうという問題点がある。また、硅化物、
窒化物では膜自身のストレスが大きいという問題点があ
る。さらに、キャパシタ上部層間絶縁膜９を平坦化する
際にも応力が発生する。
極８ｃとしては金属膜または金属の硅化物、窒化物等が
用いられるのであるが、金属膜は展・延性に富み、上部
構造に発生したストレスをそのままキャパシタ絶縁膜８
ｃに伝えてしまうという問題点がある。また、硅化物、
窒化物では膜自身のストレスが大きいという問題点があ
る。さらに、キャパシタ上部層間絶縁膜９を平坦化する
際にも応力が発生する。
【０００８】図９はキャパシタ絶縁膜へのメカニカルス
トレスを表した図である。図において、１２はキャパシ
タ上部電極８ｃの塑性変形によるストレスを表してお
り、１３はキャパシタ上部層間絶縁膜９に発生したスト
レスを表している。図に示したメカニカルストレス１
２，１３によりキャパシタ絶縁膜８ｂ内に応力が発生
し、キャパシタのリーク電流が増加しキャパシタ特性が
劣化するという問題点があった。
トレスを表した図である。図において、１２はキャパシ
タ上部電極８ｃの塑性変形によるストレスを表してお
り、１３はキャパシタ上部層間絶縁膜９に発生したスト
レスを表している。図に示したメカニカルストレス１
２，１３によりキャパシタ絶縁膜８ｂ内に応力が発生
し、キャパシタのリーク電流が増加しキャパシタ特性が
劣化するという問題点があった。
【０００９】また、チタン酸ストロンチウムバリウム系
材料（以下、ＢＳＴと称す），ビスマス系材料（以下、
ＳＢＴと称す），チタン酸ジルコン酸鉛系材料（以下、
ＰＺＴと称す）等の強誘電体や，五酸化タンタル等の高
誘電体の多くは遷移金属の酸化物である。遷移金属は多
くの酸化数を取り得るため、酸化／還元性雰囲気にさら
されると容易に酸化／還元を受ける。一般的に、高誘電
体または強誘電体をキャパシタ絶縁膜に用いる場合、酸
化数は取り得る最も高いものであることが多く、酸化数
の低い状態（即ち還元され酸素欠損した状態）では絶縁
性が低いことが多い。
材料（以下、ＢＳＴと称す），ビスマス系材料（以下、
ＳＢＴと称す），チタン酸ジルコン酸鉛系材料（以下、
ＰＺＴと称す）等の強誘電体や，五酸化タンタル等の高
誘電体の多くは遷移金属の酸化物である。遷移金属は多
くの酸化数を取り得るため、酸化／還元性雰囲気にさら
されると容易に酸化／還元を受ける。一般的に、高誘電
体または強誘電体をキャパシタ絶縁膜に用いる場合、酸
化数は取り得る最も高いものであることが多く、酸化数
の低い状態（即ち還元され酸素欠損した状態）では絶縁
性が低いことが多い。
【００１０】図１０はキャパシタ絶縁膜８ｂへの化学的
ストレスを表したものである。図に示すように、シリコ
ンプロセスの場合、キャパシタ上部層間絶縁膜９は一般
にプラズマ酸化膜やプラズマ窒化膜で形成されている。
これらの膜は膜中にＳｉ−Ｈ結合を多数含有しているの
で熱処理によって容易に水素を遊離してしまう。この水
素がキャパシタ絶縁膜８ｂ中へ拡散すると、キャパシタ
絶縁膜８ｂにおいて水素による還元作用が起こり、キャ
パシタ絶縁膜８ｂの絶縁性が低くなりキャパシタ特性が
劣化するという問題点があった。
ストレスを表したものである。図に示すように、シリコ
ンプロセスの場合、キャパシタ上部層間絶縁膜９は一般
にプラズマ酸化膜やプラズマ窒化膜で形成されている。
これらの膜は膜中にＳｉ−Ｈ結合を多数含有しているの
で熱処理によって容易に水素を遊離してしまう。この水
素がキャパシタ絶縁膜８ｂ中へ拡散すると、キャパシタ
絶縁膜８ｂにおいて水素による還元作用が起こり、キャ
パシタ絶縁膜８ｂの絶縁性が低くなりキャパシタ特性が
劣化するという問題点があった。
【００１１】例えば、図１０において、キャパシタ絶縁
膜８ｂがＢＳＴの場合、ｎ・ＢａＳｒＴｉＯ3＋２Ｈ→
ｎ・ＢａＳｒＴｉＯ(3-1/n)＋Ｈ2Ｏ↑ような過程で酸素
欠損を起こして導電性化合物となってしまう。さらに、
この様な還元反応はトランジスタ特性改善のために行う
水素アニールの工程時にも起こり得る問題である。
膜８ｂがＢＳＴの場合、ｎ・ＢａＳｒＴｉＯ3＋２Ｈ→
ｎ・ＢａＳｒＴｉＯ(3-1/n)＋Ｈ2Ｏ↑ような過程で酸素
欠損を起こして導電性化合物となってしまう。さらに、
この様な還元反応はトランジスタ特性改善のために行う
水素アニールの工程時にも起こり得る問題である。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、高誘電体または強誘電体で構成
されたキャパシタ絶縁膜を有する良好で安定したキャパ
シタを備えた半導体装置を提供することを目的としてい
る。
ためになされたもので、高誘電体または強誘電体で構成
されたキャパシタ絶縁膜を有する良好で安定したキャパ
シタを備えた半導体装置を提供することを目的としてい
る。
【００１３】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、キャパシタ上部電極とキャパシタの上
部に存在する絶縁膜であるキャパシタ上部層間絶縁膜と
の界面に高誘電体または強誘電体よりなる保護層を設け
たものである。
る半導体装置は、キャパシタ上部電極とキャパシタの上
部に存在する絶縁膜であるキャパシタ上部層間絶縁膜と
の界面に高誘電体または強誘電体よりなる保護層を設け
たものである。
【００１４】この発明の請求項２に係る半導体装置の製
造方法は、キャパシタ上部電極上に保護層を形成する工
程と、上記保護層上にキャパシタ上部層間絶縁膜を形成
する工程と、上記キャパシタ上部層間絶縁膜を上記保護
層の一部を残すようにエッチングしてキャパシタへのコ
ンタクトホールを形成すると同時に、上記キャパシタ上
部層間絶縁膜に続く絶縁膜をエッチングして周辺回路部
へのコンタクトホールを形成する工程と、上記コンタク
トホール内へ金属配線を形成する工程とを備えたもので
ある。
造方法は、キャパシタ上部電極上に保護層を形成する工
程と、上記保護層上にキャパシタ上部層間絶縁膜を形成
する工程と、上記キャパシタ上部層間絶縁膜を上記保護
層の一部を残すようにエッチングしてキャパシタへのコ
ンタクトホールを形成すると同時に、上記キャパシタ上
部層間絶縁膜に続く絶縁膜をエッチングして周辺回路部
へのコンタクトホールを形成する工程と、上記コンタク
トホール内へ金属配線を形成する工程とを備えたもので
ある。
【００１５】この発明の請求項３に係る半導体装置の製
造方法は、キャパシタ上部電極上に保護層を形成する工
程と、上記保護層上にキャパシタ上部層間絶縁膜を形成
する工程と、上記キャパシタ上部層間絶縁膜を上記保護
層を残すようにエッチングしてキャパシタへのコンタク
トホールを形成すると同時に、上記キャパシタ上部層間
絶縁膜に続く絶縁膜をエッチングして周辺回路部へのコ
ンタクトホールを形成する工程と、上記キャパシタへの
コンタクトホール内の保護層をウエットエッチングで除
去する工程と、上記コンタクトホール内へ金属配線を形
成する工程とを備えたものである。
造方法は、キャパシタ上部電極上に保護層を形成する工
程と、上記保護層上にキャパシタ上部層間絶縁膜を形成
する工程と、上記キャパシタ上部層間絶縁膜を上記保護
層を残すようにエッチングしてキャパシタへのコンタク
トホールを形成すると同時に、上記キャパシタ上部層間
絶縁膜に続く絶縁膜をエッチングして周辺回路部へのコ
ンタクトホールを形成する工程と、上記キャパシタへの
コンタクトホール内の保護層をウエットエッチングで除
去する工程と、上記コンタクトホール内へ金属配線を形
成する工程とを備えたものである。
【００１６】この発明の請求項４に係る半導体装置は、
キャパシタ上部電極が金属と非金属との積層構造よりな
るものである。
キャパシタ上部電極が金属と非金属との積層構造よりな
るものである。
【００１７】この発明の請求項５に係る半導体装置は、
キャパシタ上部電極が金属と遷移金属元素の酸化物との
積層構造あるいは金属と高誘電体または強誘電体との積
層構造よりなるものである。
キャパシタ上部電極が金属と遷移金属元素の酸化物との
積層構造あるいは金属と高誘電体または強誘電体との積
層構造よりなるものである。
【００１８】
実施の形態１．図１はこの発明の半導体装置を示す模式
的断面図である。図において、１はシリコン基板、２は
熱酸化により形成した厚さ２００〜６００ｎｍのフィー
ルド酸化膜、３は不純物拡散層、４は厚さ５０〜３００
ｎｍ，線幅０．１〜０．６μｍのリンドープトポリシリ
コンよりなるワード線、５は厚さ５０〜３００ｎｍ，線
幅０．１〜０．６μｍのリンドープトポリシリコンより
なるビット線、６はボロン，リンを不純物として含む厚
さ２００〜１０００ｎｍのシリコン酸化膜よりなるキャ
パシタ下部層間絶縁膜である。
的断面図である。図において、１はシリコン基板、２は
熱酸化により形成した厚さ２００〜６００ｎｍのフィー
ルド酸化膜、３は不純物拡散層、４は厚さ５０〜３００
ｎｍ，線幅０．１〜０．６μｍのリンドープトポリシリ
コンよりなるワード線、５は厚さ５０〜３００ｎｍ，線
幅０．１〜０．６μｍのリンドープトポリシリコンより
なるビット線、６はボロン，リンを不純物として含む厚
さ２００〜１０００ｎｍのシリコン酸化膜よりなるキャ
パシタ下部層間絶縁膜である。
【００１９】続いて、７はリンドープトポリシリコンよ
りなる導電性プラグ、８ａは厚さ２０〜１００ｎｍのチ
タン硅化窒化物を下層とし、厚さ３０〜１００ｎｍの白
金を上層として構成されたキャパシタ下部電極であるス
トレージノード電極、８ｂは厚さ２０〜６０ｎｍのＢＳ
Ｔよりなるキャパシタ絶縁膜、８ｃは厚さ１０〜５０ｎ
ｍのＴｉＮおよび厚さ３０〜１００ｎｍの白金の積層膜
よりなるキャパシタ上部電極であるセルプレート電極、
８ｄは枠付け酸化膜、８ｅは厚さ１０〜３０ｎｍのＢＳ
Ｔよりなる保護層、９はボロン，リンを不純物として含
む厚さ３００〜１０００ｎｍのシリコン酸化膜よりなる
キャパシタ上部層間絶縁膜、１０はコンタクトホール、
１１は厚さ３００〜１０００ｎｍのアルミニウムよりな
る配線層である。なお、枠付け酸化膜８ｄは省略される
こともある。
りなる導電性プラグ、８ａは厚さ２０〜１００ｎｍのチ
タン硅化窒化物を下層とし、厚さ３０〜１００ｎｍの白
金を上層として構成されたキャパシタ下部電極であるス
トレージノード電極、８ｂは厚さ２０〜６０ｎｍのＢＳ
Ｔよりなるキャパシタ絶縁膜、８ｃは厚さ１０〜５０ｎ
ｍのＴｉＮおよび厚さ３０〜１００ｎｍの白金の積層膜
よりなるキャパシタ上部電極であるセルプレート電極、
８ｄは枠付け酸化膜、８ｅは厚さ１０〜３０ｎｍのＢＳ
Ｔよりなる保護層、９はボロン，リンを不純物として含
む厚さ３００〜１０００ｎｍのシリコン酸化膜よりなる
キャパシタ上部層間絶縁膜、１０はコンタクトホール、
１１は厚さ３００〜１０００ｎｍのアルミニウムよりな
る配線層である。なお、枠付け酸化膜８ｄは省略される
こともある。
【００２０】次に、図１に示す半導体装置の製造方法を
図２（ａ）〜（ｅ）に従って順次説明する。まず、図２
（ａ）に示すように、通常のＤＲＡＭプロセスによりビ
ット線５まで形成する。その後、ＳｉＨ4，ＰＨ3，Ｂ2
Ｈ6，Ｏ2を用いた常圧ＣＶＤ法により厚さ５００ｎｍの
不純物含有シリコン酸化膜を形成し、キャパシタ下部層
間絶縁膜６とする。さらに、キャパシタ下部層間絶縁膜
６の所定の位置にフォトリソグラフィーにより導電性プ
ラグ７用コンタクトホール７ａを開口する。
図２（ａ）〜（ｅ）に従って順次説明する。まず、図２
（ａ）に示すように、通常のＤＲＡＭプロセスによりビ
ット線５まで形成する。その後、ＳｉＨ4，ＰＨ3，Ｂ2
Ｈ6，Ｏ2を用いた常圧ＣＶＤ法により厚さ５００ｎｍの
不純物含有シリコン酸化膜を形成し、キャパシタ下部層
間絶縁膜６とする。さらに、キャパシタ下部層間絶縁膜
６の所定の位置にフォトリソグラフィーにより導電性プ
ラグ７用コンタクトホール７ａを開口する。
【００２１】次に、図２（ｂ）に示すように、Ｓｉ
Ｈ4，ＰＨ3を用いた減圧ＣＶＤ法により厚さ５００ｎｍ
のリンドープトポリシリコン膜を形成し、全面エッチバ
ックによりコンタクトホール７ａの部分にのみリンドー
プトポリシリコン膜を残し、導電性プラグ７を形成す
る。
Ｈ4，ＰＨ3を用いた減圧ＣＶＤ法により厚さ５００ｎｍ
のリンドープトポリシリコン膜を形成し、全面エッチバ
ックによりコンタクトホール７ａの部分にのみリンドー
プトポリシリコン膜を残し、導電性プラグ７を形成す
る。
【００２２】次に、図２（ｃ）に示すように、スパッタ
法を用いて、チタン８ａ1およびチタンシリコンナイト
ライド８ａ2の積層膜をバリアメタルとして形成する。
その上に白金膜８ａ3を５０ｎｍ形成した後、フォトリ
ソグラフィーによって所定のストレージノードパターン
に加工してストレージノード電極８ａを形成する。その
後、全面に酸化膜を堆積した後、エッチバックしストレ
ージノード電極８ａ側面に枠付け酸化膜８ｄを形成す
る。
法を用いて、チタン８ａ1およびチタンシリコンナイト
ライド８ａ2の積層膜をバリアメタルとして形成する。
その上に白金膜８ａ3を５０ｎｍ形成した後、フォトリ
ソグラフィーによって所定のストレージノードパターン
に加工してストレージノード電極８ａを形成する。その
後、全面に酸化膜を堆積した後、エッチバックしストレ
ージノード電極８ａ側面に枠付け酸化膜８ｄを形成す
る。
【００２３】次に、図２（ｄ）に示すように、Ｂａ（Ｄ
ＰＭ）2，Ｓｒ（ＤＰＭ）2，Ｔｉ（ＤＰＭ）2等をソー
スガスとしてＭＯＣＶＤ法によりＢＳＴよりなるキャパ
シタ絶縁膜８ｂを２０〜５０ｎｍ形成する。続いてセル
プレート電極８ｃとしてＴｉＮ／白金積層膜を１５０ｎ
ｍ，さらに、ＢＳＴよりなる保護層８ｅを３０ｎｍ形成
した後、キャパシタ絶縁膜８ｂとセルプレート電極８ｃ
と保護層８ｅとをフォトリソグラフィーにより所定のパ
ターンに加工する。
ＰＭ）2，Ｓｒ（ＤＰＭ）2，Ｔｉ（ＤＰＭ）2等をソー
スガスとしてＭＯＣＶＤ法によりＢＳＴよりなるキャパ
シタ絶縁膜８ｂを２０〜５０ｎｍ形成する。続いてセル
プレート電極８ｃとしてＴｉＮ／白金積層膜を１５０ｎ
ｍ，さらに、ＢＳＴよりなる保護層８ｅを３０ｎｍ形成
した後、キャパシタ絶縁膜８ｂとセルプレート電極８ｃ
と保護層８ｅとをフォトリソグラフィーにより所定のパ
ターンに加工する。
【００２４】次に、図２（ｅ）に示すように、全面にＳ
ｉＨ4，ＰＨ3，Ｂ2Ｈ6，Ｏ2を用いた常圧ＣＶＤ法によ
り厚さ５００ｎｍの不純物含有シリコン酸化膜よりなる
キャパシタ上部層間絶縁膜９を形成した後、フォトリソ
グラフィーにより周辺回路上およびキャパシタ上にコン
タクトホール１０を開口する。
ｉＨ4，ＰＨ3，Ｂ2Ｈ6，Ｏ2を用いた常圧ＣＶＤ法によ
り厚さ５００ｎｍの不純物含有シリコン酸化膜よりなる
キャパシタ上部層間絶縁膜９を形成した後、フォトリソ
グラフィーにより周辺回路上およびキャパシタ上にコン
タクトホール１０を開口する。
【００２５】このとき、コンタクトホール１０形成のた
めのエッチングはＣＦ4，Ｏ2をエッチングガスとして反
応性ＲＩＥ法によって行う。このエッチングにおいては
シリコン酸化膜のＢＳＴ膜に対する選択比は約１０〜２
０であるので、周辺回路上のキャパシタ下部層間絶縁膜
６を５００ｎｍエッチングするのに要する時間とセルプ
レート電極８ｃ上の保護層８ｅを２５ｎｍエッチングす
るのに要する時間とが等しくなる。
めのエッチングはＣＦ4，Ｏ2をエッチングガスとして反
応性ＲＩＥ法によって行う。このエッチングにおいては
シリコン酸化膜のＢＳＴ膜に対する選択比は約１０〜２
０であるので、周辺回路上のキャパシタ下部層間絶縁膜
６を５００ｎｍエッチングするのに要する時間とセルプ
レート電極８ｃ上の保護層８ｅを２５ｎｍエッチングす
るのに要する時間とが等しくなる。
【００２６】図３（ａ）〜（ｃ）はコンタクトホール形
成時におけるエッチング過程を示した工程断面図であ
る。図３に示すように、保護層８ｅ膜厚＝（キャパシタ
上部層間絶縁膜９の一部と枠付け酸化膜８ｄとキャパシ
タ下部層間絶縁膜６との総計の膜厚）／エッチング選択
比となるような厚さに形成すれば、周辺回路およびキャ
パシタ上にコンタクトホール１０を同時に開口する際
に、キャパシタ上のコンタクトホール１０形成工程にお
いて不要なオーバーエッチングを防止することができ
る。
成時におけるエッチング過程を示した工程断面図であ
る。図３に示すように、保護層８ｅ膜厚＝（キャパシタ
上部層間絶縁膜９の一部と枠付け酸化膜８ｄとキャパシ
タ下部層間絶縁膜６との総計の膜厚）／エッチング選択
比となるような厚さに形成すれば、周辺回路およびキャ
パシタ上にコンタクトホール１０を同時に開口する際
に、キャパシタ上のコンタクトホール１０形成工程にお
いて不要なオーバーエッチングを防止することができ
る。
【００２７】その後、図１に示すように、通常のＬＳＩ
プロセスによりアルミニウムによる配線層１１を形成す
ることによってメタル配線を行う。
プロセスによりアルミニウムによる配線層１１を形成す
ることによってメタル配線を行う。
【００２８】このように、シリコン酸化膜よりエッチン
グレートの低いＢＳＴの膜厚をコントロールしてセルプ
レート電極８ｃ上に保護層８ｅを形成することによりキ
ャパシタ上と周辺回路上とのコンタクトホール１０の開
口はほぼ同時に終了し、コンタクトホール１０開口時に
おけるセルプレート電極８ｃへのプラズマによるダメー
ジも最小限に抑えられる。さらに、セルプレート電極８
ｃ上のバリアメタルの消失も防止できる。
グレートの低いＢＳＴの膜厚をコントロールしてセルプ
レート電極８ｃ上に保護層８ｅを形成することによりキ
ャパシタ上と周辺回路上とのコンタクトホール１０の開
口はほぼ同時に終了し、コンタクトホール１０開口時に
おけるセルプレート電極８ｃへのプラズマによるダメー
ジも最小限に抑えられる。さらに、セルプレート電極８
ｃ上のバリアメタルの消失も防止できる。
【００２９】ここで、保護層８ｅはＢＳＴに限ることな
く、キャパシタ下部層間絶縁膜９に用いたシリコン酸化
膜よりエッチングレートが小さくかつ絶縁性を有する材
料であれば良く、例えば、ＰＺＴ，ＳＢＴ，五酸化タン
タル等でも良い。
く、キャパシタ下部層間絶縁膜９に用いたシリコン酸化
膜よりエッチングレートが小さくかつ絶縁性を有する材
料であれば良く、例えば、ＰＺＴ，ＳＢＴ，五酸化タン
タル等でも良い。
【００３０】実施の形態２．上記実施の形態１ではセル
プレート電極とコンタクトをとるためには、キャパシタ
上部層間絶縁膜を開口する際に、コンタクトホール内の
ＢＳＴを完全に除去しなければならず、コンタクト不良
を防止するためには１０〜２０％の程度のオーバーエッ
チングが必要であった。
プレート電極とコンタクトをとるためには、キャパシタ
上部層間絶縁膜を開口する際に、コンタクトホール内の
ＢＳＴを完全に除去しなければならず、コンタクト不良
を防止するためには１０〜２０％の程度のオーバーエッ
チングが必要であった。
【００３１】ところが、図４（ａ）〜（ｃ）に示すよう
に、セルプレート電極８ｃへのプラズマダメージを小さ
くするためにコンタクトホール開口時のエッチングをジ
ャストもしくはアンダーエッチングとして残膜を配線層
１１の金属で還元してもよい。
に、セルプレート電極８ｃへのプラズマダメージを小さ
くするためにコンタクトホール開口時のエッチングをジ
ャストもしくはアンダーエッチングとして残膜を配線層
１１の金属で還元してもよい。
【００３２】まず、図４（ａ）に示すように、保護層８
ｅとしてスパッタ法にてＢＳＴを１０ｎｍ形成し、図２
（ｄ）と同様にパターニングする。次に、図４（ｂ）に
示すように、図２（ｅ）と同様に、キャパシタ上部層間
絶縁膜９形成後、所定の位置にコンタクトホール１０の
開口を行う。このとき、ＣＨ4／Ｏ2系のエッチングでは
ＢＳＴはエッチングされない。従って、キャパシタ上の
コンタクトホール１０は完全に開口できずコンタクトホ
ール底部に極薄いＢＳＴが残る。
ｅとしてスパッタ法にてＢＳＴを１０ｎｍ形成し、図２
（ｄ）と同様にパターニングする。次に、図４（ｂ）に
示すように、図２（ｅ）と同様に、キャパシタ上部層間
絶縁膜９形成後、所定の位置にコンタクトホール１０の
開口を行う。このとき、ＣＨ4／Ｏ2系のエッチングでは
ＢＳＴはエッチングされない。従って、キャパシタ上の
コンタクトホール１０は完全に開口できずコンタクトホ
ール底部に極薄いＢＳＴが残る。
【００３３】次に、図４（ｃ）において、通常のＬＳＩ
プロセスにより配線層１１を形成する。ここで、配線層
１１のアルミニウムのバリアメタルとしてチタンナイト
ライド／チタンの積層膜を形成し、ランプアニールによ
るシリサイド化によってコンタクト抵抗の低減を計る。
このとき、コンタクトホール１０内のＢＳＴはチタンに
より還元され酸素欠損状態のＢＳＴ１４となる。酸素欠
損状態のＢＳＴ１４はＮ型半導体となり導電性を示すの
で、セルプレート電極８ｃをプラズマにさらすことなく
良好なコンタクトホール１０を形成することができる。
また、五酸化タンタル，ＰＺＴ，ＳＢＴ等でも同様の効
果が得られる。
プロセスにより配線層１１を形成する。ここで、配線層
１１のアルミニウムのバリアメタルとしてチタンナイト
ライド／チタンの積層膜を形成し、ランプアニールによ
るシリサイド化によってコンタクト抵抗の低減を計る。
このとき、コンタクトホール１０内のＢＳＴはチタンに
より還元され酸素欠損状態のＢＳＴ１４となる。酸素欠
損状態のＢＳＴ１４はＮ型半導体となり導電性を示すの
で、セルプレート電極８ｃをプラズマにさらすことなく
良好なコンタクトホール１０を形成することができる。
また、五酸化タンタル，ＰＺＴ，ＳＢＴ等でも同様の効
果が得られる。
【００３４】実施の形態３．上記実施の形態２では残っ
た保護層８ｅを除去せずに導電性物質に変える場合につ
いて示したが、残った保護層８ｅをウエットエッチング
で除去しても良い。
た保護層８ｅを除去せずに導電性物質に変える場合につ
いて示したが、残った保護層８ｅをウエットエッチング
で除去しても良い。
【００３５】図５（ａ）に示すように、図２（ｅ）と同
様にしてコンタクトホール１０を開口するのであるが、
このときプラズマダメージを小さくするためにキャパシ
タ上のコンタクトホール１０は完全に開口せずに一部保
護層８ｅを残している。次に、図５（ｂ）に示すよう
に、硝酸等を用いてウエットエッチングを施し残った保
護層８ｅを除去する。
様にしてコンタクトホール１０を開口するのであるが、
このときプラズマダメージを小さくするためにキャパシ
タ上のコンタクトホール１０は完全に開口せずに一部保
護層８ｅを残している。次に、図５（ｂ）に示すよう
に、硝酸等を用いてウエットエッチングを施し残った保
護層８ｅを除去する。
【００３６】この場合、上記実施の形態２と同様の効果
を有するとともに、上記実施の形態２では配線層１１の
バリアメタルと保護層８ｅとの固相反応は界面近傍に限
られており、残った保護層８ｅが厚い場合には全体を還
元することが出来ずコンタクト不良を起こすことがあっ
た。しかし、ウエットエッチングで除去すれば残った保
護層８ｅが厚いときにも充分除去することができるの
で、保護層８ｅの残量マージンを大きくできる。
を有するとともに、上記実施の形態２では配線層１１の
バリアメタルと保護層８ｅとの固相反応は界面近傍に限
られており、残った保護層８ｅが厚い場合には全体を還
元することが出来ずコンタクト不良を起こすことがあっ
た。しかし、ウエットエッチングで除去すれば残った保
護層８ｅが厚いときにも充分除去することができるの
で、保護層８ｅの残量マージンを大きくできる。
【００３７】さらに、ウエットエッチングが等方性であ
ることから保護層８ｅがサイドエッチングされノッチが
入ることが考えられるが、この程度の残量であれば配線
層１１のバリアメタルによって容易に還元されるので問
題はない。また、ここではＢＳＴの場合について説明を
行ったがこれに限ることなく五酸化タンタル、ＰＺＴ、
ＳＢＴ等の材料を使用しても良い。
ることから保護層８ｅがサイドエッチングされノッチが
入ることが考えられるが、この程度の残量であれば配線
層１１のバリアメタルによって容易に還元されるので問
題はない。また、ここではＢＳＴの場合について説明を
行ったがこれに限ることなく五酸化タンタル、ＰＺＴ、
ＳＢＴ等の材料を使用しても良い。
【００３８】実施の形態４．上記実施の形態１〜３では
キャパシタのセルプレート電極８ｃへのプラズマによる
ダメージを回避する方法について説明をしたが、ここで
は高誘電体または強誘電体をキャパシタ絶縁膜に用いた
場合のキャパシタ上部構造からのメカニカルストレスを
回避する方法について図６（ａ）（ｂ）を用いて説明す
る。
キャパシタのセルプレート電極８ｃへのプラズマによる
ダメージを回避する方法について説明をしたが、ここで
は高誘電体または強誘電体をキャパシタ絶縁膜に用いた
場合のキャパシタ上部構造からのメカニカルストレスを
回避する方法について図６（ａ）（ｂ）を用いて説明す
る。
【００３９】まず、図６（ａ）に示すように、図２
（ａ）〜（ｃ）と同様にしてストレージノド電極８ａま
で形成し、その後、やはり実施の形態１と同様にしてキ
ャパシタ絶縁膜８ｂを形成する。キャパシタ絶縁膜８ｂ
上に、セルプレート電極として白金膜８ｃ，チタンシリ
コンナイトライド膜８ｆ，ポリシリコン膜８ｇを各々ス
パッタ法で５０，５０，２００ｎｍ形成した後、パター
ニングを行う。このとき、チタンシリコンナイトライド
膜８ｆはポリシリコン膜８ｇと白金膜８ｃとの間のバリ
アメタルである。
（ａ）〜（ｃ）と同様にしてストレージノド電極８ａま
で形成し、その後、やはり実施の形態１と同様にしてキ
ャパシタ絶縁膜８ｂを形成する。キャパシタ絶縁膜８ｂ
上に、セルプレート電極として白金膜８ｃ，チタンシリ
コンナイトライド膜８ｆ，ポリシリコン膜８ｇを各々ス
パッタ法で５０，５０，２００ｎｍ形成した後、パター
ニングを行う。このとき、チタンシリコンナイトライド
膜８ｆはポリシリコン膜８ｇと白金膜８ｃとの間のバリ
アメタルである。
【００４０】次に、図６（ｂ）に示すように、通常のＬ
ＳＩプロセスにより配線層１１を形成する。ポリシリコ
ン膜８ｇは内部応力が小さく且つ展・延性を示さない性
質をもっている。従って、このときキャパシタ上部層間
絶縁膜９および配線層１１形成のために発生するストレ
ス１２，１３はポリシリコン膜８ｇで受け止めることが
できる。その結果、キャパシタ部への伝達を防止するこ
とができ、メカニカルストレスによるキャパシタのリー
ク増大を防止することができる。
ＳＩプロセスにより配線層１１を形成する。ポリシリコ
ン膜８ｇは内部応力が小さく且つ展・延性を示さない性
質をもっている。従って、このときキャパシタ上部層間
絶縁膜９および配線層１１形成のために発生するストレ
ス１２，１３はポリシリコン膜８ｇで受け止めることが
できる。その結果、キャパシタ部への伝達を防止するこ
とができ、メカニカルストレスによるキャパシタのリー
ク増大を防止することができる。
【００４１】本実施の形態ではポリシリコン膜８ｇによ
ってメカニカルストレスの緩和を行う場合について説明
したが、金属のシリサイド等でも良く、チタンシリコン
ナイトライドなど、要するに内部応力が小さく且つ展・
延性を示さない膜であれば良い。
ってメカニカルストレスの緩和を行う場合について説明
したが、金属のシリサイド等でも良く、チタンシリコン
ナイトライドなど、要するに内部応力が小さく且つ展・
延性を示さない膜であれば良い。
【００４２】実施の形態５．高誘電体または強誘電体を
キャパシタ絶縁膜に用いた場合のキャパシタ上部構造か
らの化学的ストレスを回避する方法について図７（ａ）
〜（ｃ）を用いて説明する。
キャパシタ絶縁膜に用いた場合のキャパシタ上部構造か
らの化学的ストレスを回避する方法について図７（ａ）
〜（ｃ）を用いて説明する。
【００４３】まず、図７（ａ）に示すように、図２
（ａ）〜（ｃ）と同様にしてストレージノド電極８ａま
で形成し、その後、やはり実施の形態１と同様にしてキ
ャパシタ絶縁膜８ｂを形成する。その後、キャパシタ絶
縁膜８ｂ上に、セルプレート電極として白金膜８ｃ，ス
パッタ法にてタンタル層８ｈを５０ｎｍ形成する。
（ａ）〜（ｃ）と同様にしてストレージノド電極８ａま
で形成し、その後、やはり実施の形態１と同様にしてキ
ャパシタ絶縁膜８ｂを形成する。その後、キャパシタ絶
縁膜８ｂ上に、セルプレート電極として白金膜８ｃ，ス
パッタ法にてタンタル層８ｈを５０ｎｍ形成する。
【００４４】次に、図７（ｂ）に示すように、酸素雰囲
気下でのアニールにより、タンタル層８ｈを酸化し、Ｔ
ａ2Ｏ5層８ｉとする。タンタル層８ｈの酸化法としては
この他に酸素プラズマ、酸素イオン注入等いずれの手段
を用いても良い。
気下でのアニールにより、タンタル層８ｈを酸化し、Ｔ
ａ2Ｏ5層８ｉとする。タンタル層８ｈの酸化法としては
この他に酸素プラズマ、酸素イオン注入等いずれの手段
を用いても良い。
【００４５】ここで、セルプレート電極の白金膜８ｃ上
に遷移金属元素の酸化物であるＴａ2Ｏ5層８ｉを形成し
たのでＴａ2Ｏ5＋Ｈ2→２ＴａＯ2＋Ｈ2Ｏ↑に反応によ
りキャパシタ上部構造の形成時および水素雰囲気中での
アニール時における水素をＴａ2Ｏ5層８ｉ内にトラップ
することができ、キャパシタ絶縁膜８ｂへの透過を防止
できる。従って、キャパシタ絶縁膜８ｂの還元による絶
縁性劣化を防止することができる。
に遷移金属元素の酸化物であるＴａ2Ｏ5層８ｉを形成し
たのでＴａ2Ｏ5＋Ｈ2→２ＴａＯ2＋Ｈ2Ｏ↑に反応によ
りキャパシタ上部構造の形成時および水素雰囲気中での
アニール時における水素をＴａ2Ｏ5層８ｉ内にトラップ
することができ、キャパシタ絶縁膜８ｂへの透過を防止
できる。従って、キャパシタ絶縁膜８ｂの還元による絶
縁性劣化を防止することができる。
【００４６】なお、図７（ｃ）に示すように、白金８ｃ
上に直接タンタル層８ｈを形成すると６００℃程度で白
金とタンタルとの合金化が起こり、耐熱性に問題が生じ
る。これを防止するものとして、チタンシリコンナイト
ライドのようなバリアメタル８ｆを白金８ｃとタンタル
層８ｈとの間に形成しても良い。この場合、耐熱性とし
て７５０℃程度が得られる。
上に直接タンタル層８ｈを形成すると６００℃程度で白
金とタンタルとの合金化が起こり、耐熱性に問題が生じ
る。これを防止するものとして、チタンシリコンナイト
ライドのようなバリアメタル８ｆを白金８ｃとタンタル
層８ｈとの間に形成しても良い。この場合、耐熱性とし
て７５０℃程度が得られる。
【００４７】また、本実施の形態ではＴａ2Ｏ5を用いた
例を示したが、Ｔｉ，Ｐｔ，Ｗ，Ｒｕ，Ｐｄ等の酸化物
でも良く、さらに、ＢＳＴ，ＰＺＴ，ＳＢＴ等の高誘電
体または強誘電体でも同様の効果が得られる。
例を示したが、Ｔｉ，Ｐｔ，Ｗ，Ｒｕ，Ｐｄ等の酸化物
でも良く、さらに、ＢＳＴ，ＰＺＴ，ＳＢＴ等の高誘電
体または強誘電体でも同様の効果が得られる。
【００４８】
【発明の効果】以上のようにこの発明によれば、キャパ
シタ上部電極とキャパシタの上部に存在する絶縁膜であ
るキャパシタ上部層間絶縁膜との界面に高誘電体または
強誘電体よりなる保護層を設けたので、キャパシタ上と
周辺回路上とのコンタクトホールの開口をほぼ同時に終
了でき、コンタクトホール開口時におけるキャパシタ上
部電極へのプラズマによるダメージも最小限に抑えら
れ、キャパシタ上部電極上のバリアメタルの消失も防止
できる効果がある。
シタ上部電極とキャパシタの上部に存在する絶縁膜であ
るキャパシタ上部層間絶縁膜との界面に高誘電体または
強誘電体よりなる保護層を設けたので、キャパシタ上と
周辺回路上とのコンタクトホールの開口をほぼ同時に終
了でき、コンタクトホール開口時におけるキャパシタ上
部電極へのプラズマによるダメージも最小限に抑えら
れ、キャパシタ上部電極上のバリアメタルの消失も防止
できる効果がある。
【００４９】また、キャパシタ上部電極上に保護層を形
成する工程と、上記保護層上にキャパシタ上部層間絶縁
膜を形成する工程と、上記キャパシタ上部層間絶縁膜を
上記保護層の一部を残すようにエッチングしてキャパシ
タへのコンタクトホールを形成すると同時に、上記キャ
パシタ上部層間絶縁膜に続く絶縁膜をエッチングして周
辺回路部へのコンタクトホールを形成する工程と、上記
コンタクトホール内へ金属配線を形成する工程とを備え
たので、コンタクトホール内に残っている保護層は金属
配線により還元されて酸素欠損状態となり導電性を示す
ので、キャパシタ上部電極をプラズマにさらすことなく
キャパシタ上部電極上のバリアメタルの消失も防止で
き、良好なコンタクトホールを形成することができる効
果がある。
成する工程と、上記保護層上にキャパシタ上部層間絶縁
膜を形成する工程と、上記キャパシタ上部層間絶縁膜を
上記保護層の一部を残すようにエッチングしてキャパシ
タへのコンタクトホールを形成すると同時に、上記キャ
パシタ上部層間絶縁膜に続く絶縁膜をエッチングして周
辺回路部へのコンタクトホールを形成する工程と、上記
コンタクトホール内へ金属配線を形成する工程とを備え
たので、コンタクトホール内に残っている保護層は金属
配線により還元されて酸素欠損状態となり導電性を示す
ので、キャパシタ上部電極をプラズマにさらすことなく
キャパシタ上部電極上のバリアメタルの消失も防止で
き、良好なコンタクトホールを形成することができる効
果がある。
【００５０】また、キャパシタ上部電極上に保護層を形
成する工程と、上記保護層上にキャパシタ上部層間絶縁
膜を形成する工程と、上記キャパシタ上部層間絶縁膜を
上記保護層を残すようにエッチングしてキャパシタへの
コンタクトホールを形成すると同時に、上記キャパシタ
上部層間絶縁膜に続く絶縁膜をエッチングして周辺回路
部へのコンタクトホールを形成する工程と、上記キャパ
シタへのコンタクトホール内の上記保護層をウエットエ
ッチングで除去する工程と、上記コンタクトホール内へ
金属配線を形成する工程とを備えたので、キャパシタ上
部電極をプラズマにさらすことなくキャパシタ上部電極
上のバリアメタルの消失も防止でき、良好なコンタクト
ホールを形成することができるとともに保護層が厚く残
ったとしても充分除去することができ、保護層の残量マ
ージンを大きくできる効果がある。
成する工程と、上記保護層上にキャパシタ上部層間絶縁
膜を形成する工程と、上記キャパシタ上部層間絶縁膜を
上記保護層を残すようにエッチングしてキャパシタへの
コンタクトホールを形成すると同時に、上記キャパシタ
上部層間絶縁膜に続く絶縁膜をエッチングして周辺回路
部へのコンタクトホールを形成する工程と、上記キャパ
シタへのコンタクトホール内の上記保護層をウエットエ
ッチングで除去する工程と、上記コンタクトホール内へ
金属配線を形成する工程とを備えたので、キャパシタ上
部電極をプラズマにさらすことなくキャパシタ上部電極
上のバリアメタルの消失も防止でき、良好なコンタクト
ホールを形成することができるとともに保護層が厚く残
ったとしても充分除去することができ、保護層の残量マ
ージンを大きくできる効果がある。
【００５１】また、キャパシタ上部電極が金属と非金属
との積層構造よりなるので、キャパシタ上部層間絶縁膜
および配線層形成のために発生するストレスを非金属で
受け止め、キャパシタ部への伝達を防止することができ
るので、メカニカルストレスによるキャパシタのリーク
増大を防止することができる効果がある。
との積層構造よりなるので、キャパシタ上部層間絶縁膜
および配線層形成のために発生するストレスを非金属で
受け止め、キャパシタ部への伝達を防止することができ
るので、メカニカルストレスによるキャパシタのリーク
増大を防止することができる効果がある。
【００５２】また、キャパシタ上部電極が金属と遷移金
属元素の酸化物との積層構造あるいは金属と高誘電体ま
たは強誘電体との積層構造よりなるので、キャパシタ上
部構造の形成時および水素雰囲気中でのアニール時にお
ける水素を金属と遷移金属元素の酸化物あるいは高誘電
体または強誘電体内に捕獲することができ、キャパシタ
絶縁膜への透過を防止でき、キャパシタ絶縁膜の還元に
よる絶縁性劣化を防止することができる効果がある。
属元素の酸化物との積層構造あるいは金属と高誘電体ま
たは強誘電体との積層構造よりなるので、キャパシタ上
部構造の形成時および水素雰囲気中でのアニール時にお
ける水素を金属と遷移金属元素の酸化物あるいは高誘電
体または強誘電体内に捕獲することができ、キャパシタ
絶縁膜への透過を防止でき、キャパシタ絶縁膜の還元に
よる絶縁性劣化を防止することができる効果がある。
【図１】 この発明の実施の形態１の半導体装置を示す
模式的断面図である。
模式的断面図である。
【図２】 図１の製造方法を示す工程図である。
【図３】 実施の形態１のコンタクトホール形成のエッ
チング過程を示した図である。
チング過程を示した図である。
【図４】 この発明の実施の形態２の製造方法を示す工
程図である。
程図である。
【図５】 この発明の実施の形態３の製造方法を示す工
程図である。
程図である。
【図６】 この発明の実施の形態４の製造方法を示す工
程図である。
程図である。
【図７】 この発明の実施の形態５の製造方法を示す工
程図である。
程図である。
【図８】 従来の半導体装置を示す模式的断面図であ
る。
る。
【図９】 従来の半導体装置の問題点を示す断面図であ
る。
る。
【図１０】 従来の半導体装置の問題点を示す断面図で
ある。
ある。
６ キャパシタ下部層間絶縁膜、８ｂ キャパシタ絶縁
膜、８ｃ セルプレート電極、８ｄ 枠付け酸化膜、８
ｅ 保護層、８ｇ ポリシリコン膜、８ｉ Ｔａ2Ｏ
5層、９ キャパシタ上部層間絶縁膜、１０ コンタク
トホール、１１ 配線層。
膜、８ｃ セルプレート電極、８ｄ 枠付け酸化膜、８
ｅ 保護層、８ｇ ポリシリコン膜、８ｉ Ｔａ2Ｏ
5層、９ キャパシタ上部層間絶縁膜、１０ コンタク
トホール、１１ 配線層。
Claims (5)
- 【請求項１】 シリコン酸化膜よりなる絶縁膜中に、キ
ャパシタ下部電極と高誘電体または強誘電体よりなるキ
ャパシタ絶縁膜とキャパシタ上部電極とを有するキャパ
シタおよび周辺回路部を備え、上記絶縁膜上端より上記
キャパシタおよび周辺回路部へのコンタクトホールを備
え、上記キャパシタへのコンタクトホール長が上記周辺
回路部へのコンタクトホール長よりも短くなる半導体装
置において、 上記キャパシタ上部電極と上記キャパシタの上部に存在
する上記絶縁膜であるキャパシタ上部層間絶縁膜との界
面に高誘電体または強誘電体よりなる保護層を設けたこ
とを特徴とする半導体装置。 - 【請求項２】 キャパシタ上部電極上に保護層を形成す
る工程と、上記保護層上にキャパシタ上部層間絶縁膜を
形成する工程と、上記キャパシタ上部層間絶縁膜を上記
保護層の一部を残すようにエッチングしてキャパシタへ
のコンタクトホールを形成すると同時に、上記キャパシ
タ上部層間絶縁膜に続く絶縁膜をエッチングして周辺回
路部へのコンタクトホールを形成する工程と、上記コン
タクトホール内へ金属配線を形成する工程とを備えた請
求項１記載の半導体装置の製造方法。 - 【請求項３】 キャパシタ上部電極上に保護層を形成す
る工程と、上記保護層上にキャパシタ上部層間絶縁膜を
形成する工程と、上記キャパシタ上部層間絶縁膜を上記
保護層を残すようにエッチングしてキャパシタへのコン
タクトホールを形成すると同時に、上記キャパシタ上部
層間絶縁膜に続く絶縁膜をエッチングして周辺回路部へ
のコンタクトホールを形成する工程と、上記キャパシタ
へのコンタクトホール内の上記保護層をウエットエッチ
ングで除去する工程と、上記コンタクトホール内へ金属
配線を形成する工程とを備えた請求項１記載の半導体装
置の製造方法。 - 【請求項４】 シリコン酸化膜よりなる絶縁膜中に、キ
ャパシタ下部電極と高誘電体または強誘電体よりなるキ
ャパシタ絶縁膜とキャパシタ上部電極とを有するキャパ
シタおよび周辺回路部を備え、上記絶縁膜上端より上記
キャパシタおよび周辺回路部へのコンタクトホールを備
え、上記キャパシタへのコンタクトホール長が周辺回路
部へのコンタクトホール長よりも短くなる半導体装置に
おいて、 上記キャパシタ上部電極が金属と非金属との積層構造よ
りなることを特徴とする半導体装置。 - 【請求項５】 シリコン酸化膜よりなる絶縁膜中に、キ
ャパシタ下部電極と高誘電体または強誘電体よりなるキ
ャパシタ絶縁膜とキャパシタ上部電極とを有するキャパ
シタと周辺回路部とを備え、上記絶縁膜上端より上記キ
ャパシタおよび周辺回路部へのコンタクトホールを備
え、上記キャパシタへのコンタクトホール長が上記周辺
回路部へのコンタクトホール長よりも短くなる半導体装
置において、 上記キャパシタ上部電極が金属と遷移金属元素の酸化物
との積層構造あるいは金属と高誘電体または強誘電体と
の積層構造よりなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019097A JPH10335581A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14019097A JPH10335581A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335581A true JPH10335581A (ja) | 1998-12-18 |
Family
ID=15263011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14019097A Pending JPH10335581A (ja) | 1997-05-29 | 1997-05-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335581A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319765B1 (en) | 1998-12-30 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a memory device with a high dielectric capacitor |
| US6756262B1 (en) | 1999-11-11 | 2004-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit device having spaced-apart electrodes and the method thereof |
| KR100536590B1 (ko) * | 2002-09-11 | 2005-12-14 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조 방법 |
| US11488984B2 (en) | 2019-01-10 | 2022-11-01 | Japan Display Inc. | Wiring structure, semiconductor device and display device |
-
1997
- 1997-05-29 JP JP14019097A patent/JPH10335581A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319765B1 (en) | 1998-12-30 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a memory device with a high dielectric capacitor |
| US6756262B1 (en) | 1999-11-11 | 2004-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit device having spaced-apart electrodes and the method thereof |
| KR100536590B1 (ko) * | 2002-09-11 | 2005-12-14 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조 방법 |
| US7230291B2 (en) | 2002-09-11 | 2007-06-12 | Samsung Electronics Co., Ltd. | Ferroelectric capacitors having oxidation barrier conductive layers and lower electrodes disposed in trenches defined by supporting insulating layers |
| US7601548B2 (en) | 2002-09-11 | 2009-10-13 | Samsung Electronics Co., Ltd. | Methods of fabricating ferroelectric capacitors having oxidation barrier conductive layers and lower electrodes disposed in trenches defined by supporting insulating layers |
| US11488984B2 (en) | 2019-01-10 | 2022-11-01 | Japan Display Inc. | Wiring structure, semiconductor device and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874456B2 (ja) | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 | |
| US7244982B2 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| KR0170308B1 (ko) | 강유전체 캐패시터의 제조방법 | |
| JP3495955B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3396131B2 (ja) | 半導体装置およびその製造方法 | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| JP4064695B2 (ja) | 半導体装置の製造方法 | |
| KR20000029395A (ko) | 양호한 전기적 특성과 높은 신뢰성을 갖는 반도체기억장치의 제조방법 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2006210511A (ja) | 半導体装置 | |
| JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| US6458604B1 (en) | Method for fabricating capacitor | |
| JPH10335581A (ja) | 半導体装置およびその製造方法 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP2826717B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| KR100614576B1 (ko) | 캐패시터 제조 방법 | |
| JPH1126722A (ja) | 半導体装置及びその製造方法 | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| KR100414737B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100223893B1 (ko) | 반도체 메모리소자의 제조방법 | |
| JP2002100745A (ja) | 容量素子を有する半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040109 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060123 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070515 |