JPH11274417A - 少なくとも1つのコンデンサを有する回路装置、および少なくとも1つのコンデンサを有する回路装置の形成方法 - Google Patents

少なくとも1つのコンデンサを有する回路装置、および少なくとも1つのコンデンサを有する回路装置の形成方法

Info

Publication number
JPH11274417A
JPH11274417A JP11036038A JP3603899A JPH11274417A JP H11274417 A JPH11274417 A JP H11274417A JP 11036038 A JP11036038 A JP 11036038A JP 3603899 A JP3603899 A JP 3603899A JP H11274417 A JPH11274417 A JP H11274417A
Authority
JP
Japan
Prior art keywords
capacitor
circuit device
condenser
wsi
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11036038A
Other languages
English (en)
Inventor
Josef Dr Willer
ヴィラー ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11274417A publication Critical patent/JPH11274417A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 少なくとも1つのコンデンサを有する回路装
置を提供し、コンデンサを高いパッケージ密度で従来技
術に比較して低減されたプロセスコストで製造できるよ
うにすることである。さらに少なくとも1つのコンデン
サを有する回路装置の製造方法を提供する。 【解決手段】 コンデンサの少なくとも1つのコンデン
サ電極はWSi 0.3<x<0.7を含んでおり、
コンデンサのコンデンサ誘電体は強誘電体を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、少なくとも1つの
コンデンサを有する回路装置、および少なくとも1つの
コンデンサを有する回路装置の形成方法に関する。
【0002】
【従来の技術】構成ユニットを高い集積密度でますます
高速化するために、集積回路装置の構造サイズは世代ご
とに低減されてきている。構成ユニットとしてのコンデ
ンサについてはパッケージ密度の増大は問題である。な
ぜならコンデンサのサイズを単純に低減させただけで
は、コンデンサ電極の表面積が低下して、これによりキ
ャパシタンスが低下してしまうからである。
【0003】この問題を解決するために、高い誘電率を
有するコンデンサ誘電体が開発されてきた。この誘電体
はコンデンサのコンデンサ電極の表面が小さいにもかか
わらず大きなキャパシタンスで作動することができる
(例えばLee et al.,Integration of (Ba,Sr)TiO3 Capa
citor with Platinum Electrodes Having SiO 2 Spacer,
Conference Proceedings IEDM-97, IEEE 1997 249頁〜
252頁参照)。
【0004】Y.Kawamoto et al., "A 1.28μm2 Bit-Li
ne Shielded Memory Cell Technology for 64 Mbit DRAMs", Techn. Digest of VL
SI Symposium 1990 13頁〜14頁には、コンデンサを有す
るDRAMセル装置が記載されている。この装置ではコ
ンデンサ電極が王冠状の構造体として構成されている。
この王冠状構造は断面積が小さくても大きな表面積を有
している。したがって王冠状のコンデンサ電極により、
同時に高いパッケージ密度でコンデンサの大きなキャパ
シタンスが得られる。コンデンサ電極のための材料とし
てポリシリコンが使用される。
【0005】チタン酸バリウムストロンチウム(BS
T)から成るコンデンサ誘電体を有するコンデンサのた
めに、コンデンサ電極の材料として最近では主として白
金が使用されている(例えばKhamankar et al., A Nove
l BST Storage Capacitor NodeTechnology Using Plati
num Electrodes for Gbit DRAMs, IEDM 1997 245頁〜24
8頁参照)。白金を使用することの重大な欠点は、従
来、半導体製造技術において一般的な1μm/min.
までの通常のエッチング速度が実現可能な適切な異方性
のエッチングプロセスが知られていないことである。緩
慢で不完全な異方性のエッチングプロセスにより、比較
的薄い白金層しかパターン化されない。このため複雑な
王冠状の構造体を厚い白金層から形成してコンデンサ電
極の表面積を拡大し、これにより高いパッケージ密度を
得ると同時にコンデンサのキャパシタンスを増大させる
ことは現在のところ不可能である。
【0006】Y.Nishioka et al., Giga-bit DRAM Cell
with New Simple Ru/(Ba,Sr)TiO3/Ru Stacked Capacito
rs using X-ray Lithography, IEDM 1995, 903頁〜906
頁にルテニウムをコンデンサ電極の材料として使用する
ことが提案されている。ただしルテニウムはこれまで半
導体製造技術には導入されておらず、そのため収量を制
限するコンタミネーションの危険を有している。さらに
ルテニウムを使用すれば、新たな製造装置のための大き
な開発コストが必要となるはずである。
【0007】Mark Nicolett Amorphous Metallic Alloy
s in Semiconductor Contact Metallaizations 400 Solid State Technology 26, 198
3 Dec., Nr.12, Port Washington, New York, USAから、基板と金属化平面と
の間にアモルファス金属化合物からなる薄いシートを配
設することが公知である。この化合物は金属化平面から
基板への原子の拡散を阻止する。アモルファス金属は、
原子のための迅速な拡散路となる粒界を有さない。各元
素は、組合せによってアモルファス金属化合物を生じさ
せるような規則で選択される。この規則によれば各元素
の原子半径が相互に少なくとも10%異なることが重要
である。
【0008】ヨーロッパ特許出願第0412185号明
細書から、例えばWSi 0.3>x>0.7を、金
属化平面とGaAs基板との間に設けられる薄い拡散バ
リアの材料として使用することが公知である。
【0009】ドイツ連邦共和国特許第4300808号
公報に多層形コンデンサの製造方法が記載されている。
このコンデンサの製造のために基板上に層構造体が堆積
され、この層構造体は交互に導電体層と誘電体層とを有
しており、その際に上下に連続する導電体層はそれぞれ
2つの異なる材料から形成され、これらの導電体層は相
互に選択的にエッチング可能である。層構造体には2つ
の開口部が形成されており、第1の開口部に一方の材料
で選択的に、また第2の開口部に他方の材料で選択的に
エッチングすることによりアンダカットが形成され、そ
れぞれエッチングされない材料から成る導電体層のみが
開口部に設けられているコンタクトに隣接している。重
要なのは第1の材料を第2の材料に対して選択的にエッ
チング可能であることである。第1の材料をタングステ
ンから形成し、第2の材料をWSi0.4から形成するこ
とが提案されている。これはWSi0.4が明白なエッチ
ング特性を有するからである。
【0010】
【発明が解決しようとする課題】本発明の課題は、少な
くとも1つのコンデンサを有する回路装置を提供し、コ
ンデンサを高いパッケージ密度で従来技術に比較して低
減されたプロセスコストで製造できるようにすることで
ある。さらに少なくとも1つのコンデンサを有する回路
装置の製造方法を提供する。
【0011】
【課題を解決するための手段】この課題は、コンデンサ
の少なくとも1つのコンデンサ電極はWSi 0.3
<x<0.7を含んでおり、コンデンサのコンデンサ誘
電体は強誘電体を含む構成により解決される。課題はま
た、コンデンサの少なくとも1つのコンデンサ電極を少
なくとも部分的にWSi 0.3<x<0.7から形
成し、強誘電体を含むコンデンサのコンデンサ誘電体を
形成して解決される。本発明の別の実施形態は従属請求
項に記載されている。
【0012】
【発明の実施の形態】コンデンサは少なくとも1つの第
1のコンデンサ電極を有しており、このコンデンサ電極
は少なくとも部分的にWSi 0.3>x>0.7を
有している。さらにこのコンデンサは強誘電体を含むコ
ンデンサ誘電体を有する。
【0013】本発明の範囲内で、第2のコンデンサ電極
もWSi 0.3>x>0.7を材料として有するこ
とができる。第2のコンデンサ電極はかならずしもWS
を有する必要はない。この場合以下の説明は第1の
コンデンサ電極のみに該当する。
【0014】WSiをコンデンサ電極の材料として使
用する場合プロセスコストが低減される。すなわち第1
に元素Wは半導体製造においては繁用されており、コン
タミネーションの危険がない点、第2にWSiは通常
の製造装置を使用してエッチングされるので、開発コス
トが節約される点、第3にWSiから成る層の形成に
必要なスパッタリング装置またはCVD装置を使用でき
る点である。プロセスコストの低減は特に回路装置がケ
イ素を有する基板、例えば単結晶ケイ素ディスクまたは
SOI基板内に形成される場合に特に有利になる。
【0015】WSiには高いエッチング速度で異方性
エッチングを行うことができる。エッチング剤として例
えばフッ素を含むガスが適している。WSiのエッチ
ングは容易なため厚い層をパターン化することができ
る。これは厚い層から大きな表面積を有する構造を大き
なパッケージ密度と同時に得ることができるので有利で
ある。このような構造がコンデンサ電極として使用され
る場合、電極の大きな表面積によりコンデンサの大きな
キャパシタンスが得られる。電極の構造は例えば柱状、
立方体状または王冠状である。コンデンサ電極は凹部、
突出部および/または折り曲げ部を有することができ
る。表面が主として平坦で基板表面に対して平行に延在
している形状とは異なり、この構造体は基板の表面に対
して平行に延在し、かつ構造体表面全体よりはるかに小
さい横断面を有している。これは例えば構造のエッジす
なわち基板の表面に対してほぼ垂直に延在する面が、構
造の表面全体の大きなパーセンテージを占める場合であ
る。すなわちこの構造の基板表面に対して垂直な寸法は
約100nm以上周囲から突出させることができる。
【0016】WSi 0.3>x>0.7は800℃
までアモルファス状態を有している。コンデンサ電極は
直接にコンデンサ誘電体に隣接して配設することがで
き、その際に材料がコンデンサ誘電体から拡散せず、ま
たコンデンサ誘電体中へ拡散しない。これにより高い誘
電率を有する材料例えば強誘電体をコンデンサ誘電体の
材料としてわずかな拡散がある場合にも使用することが
できる。強誘電体は例えばBST(チタン酸バリウムス
トロンチウム)、SBT(タンタル酸ストロンチウムビ
スマス)、PZT(ジルコン酸チタン酸鉛)またはBM
F(フッ化バリウムマグネシウム)である。
【0017】WSi 0.3>x>0.7は800℃
まで安定であるため、本発明のコンデンサ電極に高い温
度でのプロセスステップをかけることができる。これは
例えばBSTから成るコンデンサ誘電体が第1のコンデ
ンサ電極または第2のコンデンサ電極上に形成される場
合である。コンデンサ誘電体を高い誘電率を有する状態
で安定化させるために、400℃以上での熱的な後処理
が必要である。
【0018】WSi 0.3>x>0.7を使用する
ことの別の利点は、酸素雰囲気中で加熱を行うプロセス
ステップにおいて、コンデンサ電極の酸化の度合が小さ
いことである。これはWSiが化学的に飽和状態にあ
り、酸素親和性が低いからである。このようなプロセス
ステップは一般的に、高い誘電率を有するあらゆるコン
デンサ誘電体の形成に必要なものである(例えばS.Sun
& M.Tai, Effect ofBottom Electrode Materials on th
e Electrical and ReliabilityCaracteristics of (Bs,
Sr)TiO3 Capacitors 参照)。
【0019】WSi 0.3>x>0.7のアモルフ
ァス状態を安定化させるために、有利にはこの材料を窒
化する。これは例えばWSiが反応性であるので、N
2を含む組成のガス中でスパッタリングすることにより
行われる。このようなプロセスは通常Ar/N2混合物
の約20mTorrのガス圧で行われる。N2成分はプ
ロセス最適化のためにスパッタリングされる材料のN含
有量と応力の点で変更可能である。N成分は例えば50
%である。CVD法を使用する場合使用されるガス混合
物にNH3が添加され、このことによりNは堆積過程中
に材料へ組み込まれる。
【0020】本発明による回路装置特にメモリ機能を有
する装置に適している。
【0021】本発明による回路装置は特にDRAMセル
装置として適している。この場合コンデンサはすくなく
とも1つのトランジスタに接続されている。このトラン
ジスタは、情報の読み出しおよび書き込みに用いられる
ワード線およびビット線に接続された選択トランジスタ
であってよい。DRAMセル装置のトランジスタは平坦
であってもよいし、垂直的であってもよい。
【0022】コンデンサは4F2以下の断面積を有する
ことができる。ここでFは使用されるテクノロジで製造
可能な構造サイズの最小値である。
【0023】本発明の範囲内で、直接コンデンサ誘電体
に隣接しないコンデンサ電極の一部を別の導電性材料か
ら形成することができる。この導電性材料は例えばドー
プされたポリシリコン、窒化チタン、ケイ化物、金属例
えばタングステン、チタン、コバルトまたはモリブデ
ン、または合金である。
【0024】
【実施例】以下に本発明の図示されている実施例を詳細
に説明する。
【0025】実施例では単結晶ケイ素を含む基板1とD
RAMセル装置の選択トランジスタとを有しており、こ
の選択トランジスタのゲート電極はワード線(図示しな
い)に接続されている。基板1上に絶縁層Iが堆積さ
れ、この絶縁層内でコンタクトKが選択トランジスタの
ソース/ドレイン領域S/Dのために形成される(図1
を参照)。
【0026】続いて導電体層Lを形成するために、スパ
ッタリングによりWSi0.4が約300nmの厚さで堆
積される。
【0027】コンタクトKを覆うマスク(図示しない)
を用いて、例えばCF4により絶縁層Iが露出するまで
WSi0.4をエッチングする(図2を参照)。導電体層
Lから第1のコンデンサ電極P1が生じる。第1のコン
デンサ電極P1のエッジは約300nmの高さである。
【0028】コンデンサ誘電体Kdを形成するためにB
STが約30nmの厚さで堆積される(図2を参照)。
【0029】第2のコンデンサ電極P2を形成するため
にWSi0.4が約100nmの厚さで堆積され、化学的
機械的研磨法により平坦化される。第2のコンデンサ電
極P2は連続するコンデンサプレートを形成する(図3
を参照)。
【0030】同様に本発明の範囲内において実施例の多
数の変形が可能である。特に上述の層の厚さおよび構造
はそれぞれの要求に適合可能である。第1のコンデンサ
電極P1’は例えば王冠状構造の形で形成することがで
きる。このコンデンサ電極は表面積を増大させるために
折り曲げ部、突出部または凹部を設けることができる
(図4を参照)。WSi0.4の代わりにWSi 0.
3>x>0.7を使用可能である。WSiは窒化する
こともできる。BSTの代わりにコンデンサ誘電体のた
めの別の材料を使用可能である。第2のコンデンサ電極
はビット線に接続することができる。この場合第2のコ
ンデンサ電極は連続するコンデンサプレートを形成しな
い。
【図面の簡単な説明】
【図1】選択トランジスタを有する基板で絶縁層、コン
タクトおよび第1の導電体層が形成された後の様子を示
す断面図である。
【図2】図1から導電体層がパターン化されコンデンサ
誘電体が形成された後の様子を示す断面図である。
【図3】図2から第2のコンデンサ電極が形成された後
の様子を示す断面図である。
【図4】コンデンサ電極(P1’)の断面図である。
【符号の説明】
1 基板 I 絶縁層 K コンタクト L 導電体層 Kd コンデンサ誘電体 P1、P2、P1’ コンデンサ電極 S/D ソース/ドレイン領域

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 コンデンサの少なくとも1つのコンデン
    サ電極(P1)はWSi 0.3<x<0.7を含ん
    でおり、 コンデンサのコンデンサ誘電体(Kd)は強誘電体を含
    む、 ことを特徴とする少なくとも1つのコンデンサを有する
    回路装置。
  2. 【請求項2】 前記コンデンサ誘電体(Kd)はBST
    を含む、請求項1記載の回路装置。
  3. 【請求項3】 コンデンサ電極(P1)は基板(1)の
    表面に対して垂直に配置されており、該基板に前記回路
    装置が配置されており、前記コンデンサ電極(P1)の
    寸法は約100nmより大きい、請求項1または2記載
    の回路装置。
  4. 【請求項4】 コンデンサ電極(P1’)は折り曲げ
    部、突出部および/または凹部を有している、請求項3
    記載の回路装置。
  5. 【請求項5】 前記回路装置を有する基板(1)はケイ
    素を含む、請求項1から4までのいずれか1項記載の回
    路装置。
  6. 【請求項6】 前記回路装置はDRAMセル装置であ
    る、請求項1から5までのいずれか1項記載の回路装
    置。
  7. 【請求項7】 コンデンサの少なくとも1つのコンデン
    サ電極(P1)を少なくとも部分的にWSi 0.3
    <x<0.7から形成し、強誘電体を含むコンデンサの
    コンデンサ誘電体(Kd)を形成する、ことを特徴とす
    る、少なくとも1つのコンデンサを有する回路装置の形
    成方法。
  8. 【請求項8】 コンデンサ誘電体(Kd)をBSTから
    形成する、請求項7記載の方法。
  9. 【請求項9】 約100nmよりも厚い導電体層(L)
    をパターン化することによりコンデンサ電極(P1)を
    形成する、請求項7または8記載の方法。
  10. 【請求項10】 コンデンサ電極(P1)に折り曲げ
    部、突出部および/または凹部を設ける、請求項9記載
    の方法。
  11. 【請求項11】 基板(1)に形成される回路装置がケ
    イ素を含む、請求項7から10までのいずれか1項記載
    の方法。
  12. 【請求項12】 回路装置をDRAMセル装置として形
    成する、請求項7から11までのいずれか1項記載の方
    法。
  13. 【請求項13】 コンデンサ電極(P1)を形成するた
    めに、WSi 0.3<x<0.7を窒化させる、請
    求項7から12のいずれか1項記載の方法。
JP11036038A 1998-02-16 1999-02-15 少なくとも1つのコンデンサを有する回路装置、および少なくとも1つのコンデンサを有する回路装置の形成方法 Pending JPH11274417A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19806307.5 1998-02-16
DE19806307 1998-02-16

Publications (1)

Publication Number Publication Date
JPH11274417A true JPH11274417A (ja) 1999-10-08

Family

ID=7857861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036038A Pending JPH11274417A (ja) 1998-02-16 1999-02-15 少なくとも1つのコンデンサを有する回路装置、および少なくとも1つのコンデンサを有する回路装置の形成方法

Country Status (6)

Country Link
US (1) US6359296B1 (ja)
EP (1) EP0936678B1 (ja)
JP (1) JPH11274417A (ja)
KR (1) KR100602289B1 (ja)
DE (1) DE59813949D1 (ja)
TW (1) TW417279B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10022655C2 (de) * 2000-04-28 2002-03-07 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorstrukturen
DE10210044A1 (de) * 2002-03-07 2003-09-18 Philips Intellectual Property Integrierte monolithische SOI-Schaltung mit Kondensator
EP1532684A1 (en) * 2002-08-20 2005-05-25 Koninklijke Philips Electronics N.V. Ferroelectric device and method of manufacturing such a device
DE10324055B4 (de) * 2003-05-27 2005-10-13 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung eines integrierten Stapelkondensators

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0412185A1 (de) * 1989-08-09 1991-02-13 Siemens Aktiengesellschaft Metallisierung mit Diffusionsbarriere für Halbleiterbauelemente
US5382817A (en) * 1992-02-20 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a ferroelectric capacitor with a planarized lower electrode
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
JP2647005B2 (ja) * 1994-06-27 1997-08-27 日本電気株式会社 半導体装置およびその製造方法
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
KR970018748A (ko) * 1995-09-29 1997-04-30 김광호 강유전체 커패시터의 제조방법
KR970024140A (ko) * 1995-10-11 1997-05-30 김광호 강유전체 커패시터를 가지는 반도체 장치
KR100191780B1 (ko) * 1995-12-23 1999-06-15 윤종용 반도체 장치의 커패시터 및 그 제조방법
KR100230422B1 (ko) * 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
TW417279B (en) 2001-01-01
EP0936678A1 (de) 1999-08-18
KR100602289B1 (ko) 2006-07-14
KR19990072587A (ko) 1999-09-27
EP0936678B1 (de) 2007-03-21
DE59813949D1 (de) 2007-05-03
US6359296B1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JP3098474B2 (ja) 半導体装置の製造方法
US6294420B1 (en) Integrated circuit capacitor
KR940009628B1 (ko) 커패시터 및 그 제조방법
US5918118A (en) Dual deposition methods for forming contact metallizations, capacitors, and memory devices
US6664157B2 (en) Semiconductor integrated circuit device and the method of producing the same
JPH09266289A (ja) 半導体記憶装置およびその製造方法
JP4520562B2 (ja) Dramキャパシタを形成する方法、及びそれにより作製されたキャパシタ
US5396094A (en) Semiconductor memory device with a capacitor having a protection layer
US6335238B1 (en) Integrated dielectric and method
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
KR20030019250A (ko) 반도체 회로 배열용 커패시터 디바이스 및 그 제조 방법
JP2000174226A (ja) 高誘電体キャパシタ、半導体装置、およびその製造方法
EP0862203A1 (en) Method for fabricating a semiconductor memory capacitor
JPH11274417A (ja) 少なくとも1つのコンデンサを有する回路装置、および少なくとも1つのコンデンサを有する回路装置の形成方法
US20020025626A1 (en) Integrated dielectric and method
JP4011226B2 (ja) 半導体装置及びその製造方法
KR20070098500A (ko) 반도체 기억 장치
KR101075528B1 (ko) 반도체 장치의 캐패시터 제조방법
US6465300B2 (en) Method for forming a lower electrode for use in a semiconductor device
JP3030812B2 (ja) 化学的機械研磨法を利用したdramキャパシタの製造法
KR100329741B1 (ko) 텅스텐 실리사이드 하부전극을 갖는 캐패시터 형성 방법
KR100381028B1 (ko) 누설전류를 감소시킬 수 있는 캐패시터 제조 방법
KR100550636B1 (ko) 반도체 소자의 고유전체 캐패시터 형성방법
KR100520448B1 (ko) 메탈-절연막-메탈 커패시터를 갖는 반도체 장치 제조방법
KR100268940B1 (ko) 반도체 소자의 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070815