KR19990072587A - 적어도하나의커패시터를갖는회로및그제조방법 - Google Patents
적어도하나의커패시터를갖는회로및그제조방법 Download PDFInfo
- Publication number
- KR19990072587A KR19990072587A KR1019990004809A KR19990004809A KR19990072587A KR 19990072587 A KR19990072587 A KR 19990072587A KR 1019990004809 A KR1019990004809 A KR 1019990004809A KR 19990004809 A KR19990004809 A KR 19990004809A KR 19990072587 A KR19990072587 A KR 19990072587A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- circuit
- capacitor electrode
- wsi
- electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims description 21
- 230000008569 process Effects 0.000 title description 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 24
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910052788 barium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NSXCBNDGHHHVKT-UHFFFAOYSA-N [Ti].[Sr].[Ba] Chemical compound [Ti].[Sr].[Ba] NSXCBNDGHHHVKT-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 barium magnesium fluoride compound Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- QNZFKUWECYSYPS-UHFFFAOYSA-N lead zirconium Chemical compound [Zr].[Pb] QNZFKUWECYSYPS-UHFFFAOYSA-N 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법에 관한 것이다. 커패시터의 적어도 하나의 커패시터 전극(P1)용 재료로 0.3 ＜ x ＜ 0.7 인 WSix가 사용된다. 상기 도전 재료가 약 800℃ 까지 비정질이기 때문에 커패시터 전극(P1)으로의 원자 확산 또는 커패시터 전극(P1)으로부터의 원자 확산이 일어나지 않는다. 이러한 특성은, 커패시터의 커패시터 유전체가 강유전체를 포함하기 때문에 중요하다. 도전 재료는 쉽게 에칭될 수 있어서 커패시터 전극(P1)의 형성을 위해 두꺼운 층이 구조화될 수 있다. 회로의 충전 밀도가 높아짐에 따라 커패시터의 용량을 증가시키기 위해 바람직하게 큰 표면 및 작은 횡단면을 갖는 커패시터 전극(P1)이 형성된다.
Description
집적도가 높아짐에 따라 속도가 점점 더 빨라지는 반도체 소자와 관련하여 집적 회로의 구조물 크기가 세대마다 점점 줄어든다. 반도체 소자로서의 커패시터에 있어서 충전 밀도를 증가시키는 것은 문제가 된다. 왜냐 하면 단지 치수의 축소가 커패시터 전극 표면의 축소 및 그에 따른 커패시터의 용량 축소를 가져오기 때문이다.
이러한 문제를 해결하기 위해 커패시터의 작은 커패시터 전극 표면에도 불구하고 용량을 증가시킬 수 있는 높은 유전율을 가진 커패시터 유전체가 개발되었다(IEEE 1997, Conference Proceeding IEDM-97의 Lee et al., Integration of (Ba, Sr)TiO3Capacitor with Platinum Electrodes Having SiO2Spacer, 249 내지 252 쪽 참조)
Techn. Digest of VLSI Symposium 1990의 Y. Kawamoto et al, "A 1.28㎛2Bit-Line Shielded Memory Cell Technology for 64 Mbit DRAM's" 13 내지 14 쪽에는 커패시터 전극이 왕관 구조로 형성되고 커패시터를 갖는 셀 장치가 설명된다. 왕관 구조는 작은 횡단면에도 불구하고 큰 표면을 갖는다. 따라서 왕관 형태의 커패시터 전극은 충전 밀도가 높아짐에 따라 커패시터의 용량을 증가시킨다. 커패시터 전극용 재료로 폴리 실리콘이 사용된다.
커패시터 유전체가 바륨-스트론튬-티타늄(BST)으로 이루어지는 커패시터에 있어서, 커패시터 전극용 재료로 요즘에는 주로 플라티늄이 사용된다(예를 들어 Khamankar et al., A Novel BST Storage Capacitor Node Technology Using Platinim Electrodes for Gbit DRAM's IEDM(1997)의 245 내지 248 쪽 참조). 플라티늄을 사용함에 있어 큰 단점은, 지금까지 반도체 제조에서 분당 1㎛ 까지의 통상적인 에칭율이 실현할 수 있는 적합한 이방성 에칭 과정이 공지되어 있지 않다는 것이다. 느리고 완전하지 않은 이방성 에칭과정으로 비교적 얇은 플라티늄층이 구조화될 수 있다. 커패시터 전극 표면을 확대하기 위해 그리고 그것으로 충전 밀도가 높은 동시에 커패시터 용량을 확대하기 위해 두꺼운 플라티늄층으로 복잡한 왕관 구조물을 형성하는 것은 현재 불가능하다.
Y. Nishioka et al., Giga-bit DRAM Cell with New Simple Ru/ (Ba, Sr)TiO3/RU Stacked Capacitors using X-ray Lithography, IEDM(1995)의 903 내지 906 쪽에는 커패시터 전극용 재료로 루테늄을 사용하는 것이 제안된다. 물론 루테늄은 지금까지 반도체 제조에 사용되지 않았으며 따라서 대량 생산을 제한하는 오염의 위험을 지닌다. 또한 루테늄의 사용은 새로운 제조 설비를 위해 매우 많은 개발 비용이 요구된다.
USA, New Youk, Port Washington, 400 Solid State Technology(1983년 12월)의 Nr. 12, Mark Nicolett Amorphous Metallic Alloys in Semiconductor Contact Metallizations에는 기판과 금속판 사이에 금속면으로부터 기판으로의 원자 확산을 막는 비정질의 금속 화합물로 이루어진 얇은 박막이 제공되는 것이 공지되어 있다. 비정질 재료는 원자를 위한 빠른 확산 통로로 사용되는 그레인 경계선을 포함하지 않는다. 원소의 조합이 비정질의 금속 화합물을 형성하는 원자의 선택에 대한 규칙이 정해진다. 상기 규칙에 따라, 원소의 원자 반경이 적어도 서로 10 %의 차이가 있는 것이 중요하다.
유럽 특허 제 0 412 185 A1 호에는 금속면과 GaAs-기판 사이에 배치되는 얇은 확산 장벽용 재료로 예를 들어 0.3 ＜ x ＜ 0.7 인 WSix를 사용하는 것이 공지되어 있다.
독일 특허 43 00 808 호에는 다층 커패시터의 제조 방법이 공지되어 있다. 커패시터의 제조를 위해 기판상에, 교류 도전층 및 유전체층을 포함하는 층 구조물이 제공되며, 서로 선택적으로 에칭될 수 있는 각각 2개의 상이한 재료 중 하나로 이루어진 위아래로 놓이는 도전층이 형성된다. 층 구조물에는 2개의 개구가 형성되고, 제 1 개구에는 재료의 선택적 에칭에 의해 그리고 제 2 개구에는 다른 재료의 선택적 에칭에 의해 언더 에칭이 형성되어서, 에칭되지 않은 재료로 이루어진 도전층만이 개구에 삽입된 콘택에 인접한다. 제 1 재료가 제 2 재료에 선택적으로 에칭될 수 있는 것이 중요하다. 텅스텐으로 이루어진 제 1 재료 및 WSi0.4로 이루어진 제 2 재료를 형성하는 것이 제안된다. 왜냐 하면 WSi0.4가 뚜렷한 에칭 특성을 갖기 때문이다.
본 발명의 목적은, 높은 충전 밀도를 가지며 선행 기술과 비교하여 감소된 비용으로 제조될 수 있는, 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법을 제공하는 것이다.
도 1은 절연층, 콘택 및 제 1 도전층이 형성된 후의 선택 트랜지스터를 포함하는 기판의 횡단면도.
도 2는 도전층이 구조화되고 커패시터 유전체가 형성된 후의 도 1의 단면도.
도 3은 제 2 커패시터 전극이 형성된 후의 도 2의 횡단면도.
도 4는 커패시터 전극(P1')의 횡단면도.
*도면의 주용 부분에 대한 부호의 설명*
1 : 기판 I : 절연층
L : 도전층 K : 콘택
S/D : 소스-드레인 영역 P1 : 제 1 커패시터 전극
P2 : 제 2 커패시터 전극 Kd : 커패시터 유전체
상기 목적은 커패시터의 적어도 하나의 커패시터 전극(P1)이 0.3 ＜ x ＜ 0.7 인 WSix를 함유하고, 커패시터의 커패시터 유전체(Kd)가 강유전체를 포함하는 회로 및 커패시터의 적어도 하나의 커패시터 전극(P1)을 적어도 부분적으로 0.3 ＜ x ＜ 0.7 인 WSix로 형성하고, 강유전체를 갖는 커패시터의 커패시터 유전체(Kd)를 형성하는 방법에 의해 달성된다. 본 발명의 다른 실시예는 종속항에서 다루어진다.
커패시터는, 적어도 부분적으로 0.3 ＜ x ＜ 0.7 인 WSix를 함유하는 적어도 하나의 커패시터 전극을 포함한다. 또한 커패시터는 강유전체를 갖는 커패시터 유전체를 포함한다.
본 발명의 틀 안에서, 제 2 커패시터 전극이 재료로 0.3 ＜ x ＜ 0.7 인 WSix를 함유할 때도 있다. 제 2 커패시터 전극은 재료로 WSix만을 함유할 필요는 없다. 이 경우 하기의 설명은 제 1 커패시터 전극에만 해당된다.
커패시터 전극용 재료로 WSix를 사용하는 것은 제조비를 감소시킨다: 첫째, 원소 W 는 반도체 제조과정에서 가공되고 오염에 대한 위험이 없다.
둘째, WSix는 통상적인 제조 설비에서 에칭될 수 있으므로 개발비가 절약된다.
세째, WSix로 이루어진 층을 형성하기 위해 통상적인 스퍼터링 설비 또는 CVD 설비가 사용될 수 있다.
특히, 회로가 예를 들어 단결정 실리콘 웨이퍼 또는 SOI-기판과 같은 실리콘을 함유하는 기판에서 형성되면 제조비가 감소된다.
WSix는 높은 에칭율을 가지고 있어 이방성으로 에칭될 수 있다. 에칭재료는 예를 들어 플루오르를 함유하는 가스가 적합하다. WSix의 약하게 에칭될 수 있는 특성 때문에 두꺼운 층이 구조화될 수 있다. 이것은 바람직하다. 왜냐 하면, 두꺼운 층으로부터 충전 밀도가 증가함에 따라 큰 표면을 갖는 구조물이 형성될 수 있기 때문이다. 이러한 구조물은 커패시터 전극으로 사용되며 그것의 큰 표면은 커패시터의 용량을 증가시킨다. 구조물은 예를 들어 기둥 형태 또는 주사위 형태이거나 왕관 형태이다. 상기 구조물은 홈, 돌출부 및/또는 연장부를 포함할 수 있다. 표면이 기판 표면에 대해 평탄하고 평행하게 뻗는 형태와 반대로 상기 구조물은 기판에 대해 평행하게 뻗는 횡단면을 포함하며, 상기 횡단면은 구조물 표면보다 확실히 더 작다. 이것은 예를 들어, 구조물의 에지, 즉 기판 표면에 수직으로 뻗는 구조물면이 전체 구조물 표면의 상당부분을 차지할 때의 경우이다. 구조물은 둘출할 수 있다. 즉, 기판 표면에 수직인 치수가 약 100 nm 이상일 수 있다.
O.3 ＜ x ＜ 0.7 인 WSix는 800 ℃ 까지 비정질의 상태에 있다. 커패시터 전극은, 재료가 커패시터 유전체로부터 또는 커패시터 유전체로 확산되는 것 없이, 곧바로 커패시터 유전체에 인접하여 배치될 수 있다. 이에 따라, 재료가 쉽게 확산될 지라도, 커패시터 유전체용으로 예를 들어 강유전체와 같은 높은 유전율을 갖는 물질을 사용하는 것이 가능하다. 강유전체는 예를 들어 BST(바륨스트론튬티타늄) 또는 SBT(스트론튬비즈머스탄탈) 또는 PZT(납지르코늄티타늄) 또는 BMF(바륨마그네슘불소화합물)이다.
O.3 ＜ x ＜ 0.7 인 WSix가 800℃ 까지 안정된 상태이기 때문에 높은 온도의 커패시터 전극 제조 단계가 따를 수 있다. 이것은 예를 들어, BST로 이루어진 커패시터 유전체가 제 1 또는 제 2 커패시터 전극 상에 형성될 때의 경우이다. 이에 따라 커패시터 유전체는 높은 유전율을 갖는 상기 상태에서 안정되며 400℃ 이상의 열처리가 요구된다.
0.3 ＜ x ＜ 0.7 인 WSix를 사용함에 있어 추가의 장점은, 상기 WSix가 화학적으로 포화되고 그것의 산소 친화성이 작기 때문에 산소로의 가열이 이루어지는 제조 과정에서 커패시터 전극의 산화가 적다는 것이다. 이러한 제조 과정은 일반적으로 높은 유전율을 갖는 모든 커패시터 유전체의 제조에 요구된다(예를 들어 S. Sun와 M. Tai의 Effect of Bottom Electrode Materials on the Electrical and Reliability Caracteristics of (Ba, Sr)TiO3Capacitors와 비교).
0.3 ＜ x ＜ 0.7 인 WSix의 비정질 상태를 안정시키기 위해서 상기 물질을 질화물화 하는 것이 바람직하다. 이것은 예를 들어, WSix가 반응성으로 되는 것, 즉 N2를 함유하는 가스 조성물에서 스퍼터링됨으로써 이루어진다. 이러한 공정은 통상적으로 약 1 내지 20 m토르의 Ar/N2-혼합 가스 압력에서 진행된다. N2함량은 공정의 최적화를 위해 스퍼터링된 재료의 N 함유 및 그것의 응력을 고려하여 변경될 수 있다. N 함량은 예를 들어 50%일 수 있다. CVD 방법을 사용할 때는 사용된 혼합가스에 NH3를 첨가하는 것이 가능하며, 이것은 증착 과정 동안 재료에 N을 혼입시킨다.
본 발명에 따른 회로는 특히 메모리 기능이 있는 회로이다.
본 발명에 따른 회로는 특히 DRAM-셀 장치로서 적합하다. 이 경우 커패시터는 적어도 하나의 트랜지스터와 접속된다. 트랜지스터는 정보의 입력 및 출력에 사용되는 워드 라인 및 비트 라인과 접속되는 선택 트랜지스터일 수 있다. DRAM-셀 장치의 트랜지스터는 평탄하거나 수직일 수 있다.
커패시터는 4F2보다 작거나 동일한 횡단면을 가질 수 있으며, F는 선행 기술로 제조될 수 있는 최소의 구조물 크기이다.
본 발명의 틀 안에서, 커패시터 유전체에 접하지 않는 커패시터 전극의 부분을 예를 들어 도핑된 폴리 실리콘, 티타늄 질화물, 규화물, 또는 텅스텐, 티타늄, 코발트 같은 금속 또는 몰리브덴 또는 합금으로 생산할 수 있다.
실시예에서 단결정의 실리콘을 함유하는 기판(1)은 DRAM-셀 장치의 선택 트랜지스터를 포함하며, 상기 셀 장치의 게이트 전극은 워드 라인(도시되지 않음)과 접속된다. 기판(1) 상에는 절연층(I)이 증착되고, 상기 절연층(I)에 선택 트랜지스터의 소스/드레인 영역(S/D)으로의 콘택(K)이 형성된다(도 1 참조).
이어서 도전층(L)을 형성하기 위해 스퍼터링에 의해 WSi0.4가 약 300 nm의 두께로 증착된다(도 1 참조).
콘택(K)을 오버랩하는 마스크층(도시되지 않음)에 의해서 WSi04는 절연층(I)이 노출될 때 까지 예를 들어 CF4로 에칭된다(도 2 참조). 이 때 도전층(L)에서 제 1 커패시터 전극(P1)이 형성된다. 제 1 커패시터 전극(P1)의 에지의 높이는 약 300 nm이다.
커패시터 유전체(Kd)를 형성하기 위해 BST가 약 30 nm의 두께로 증착된다(도 2 참조).
제 2 커패시터 전극(P2)의 형성을 위해 WSi0.4가 100 nm의 두께로 증착되고 화학적-기계적 폴리싱에 의해 평탄화된다. 제 2 커패시터 전극(P2)은 연속 커패시터 플레이트를 형성한다(도 3 참조).
본 발명의 틀 안에서 실시예의 많은 변형예가 고려될 수 있다. 특히 설명한 층 및 구조물의 두께가 각각의 요구 사항에 맞춰질 수 있다. 제 1 커패시터 전극(P1')은 예를 들어 왕관 구조물의 형태로 형성될 수 있다. 상기 제 1 커패시터에는 그 표면의 확대를 위해 연장부, 돌출부 또는 홈이 제공된다(도 4 비교). WSi0.4대신에 0.3 ＜ x ＜ 0.7 인 WSix가 사용될 수 있다. WSix는 질화물화 될 수 있다. 커패시터 유전체용으로 BST 대신 다른 재료가 사용될 수 있다. 제 2 커패시터 전극은 비트 라인과 접속될 수 있다. 이 경우 제 2 커패시터 전극은 연속 커패시터 플레이트를 형성하지 않는다.
본 발명에 의해, 높은 충전 밀도를 가지며 선행 기술과 비교하여 감소된 비용으로 제조될 수 있는, 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법이 제공되었다.
Claims (16)
- 적어도 하나의 커패시터를 갖는 회로에 있어서,- 커패시터의 적어도 하나의 커패시터 전극(P1)이 0.3 ＜ x ＜ 0.7 인 WSix를 함유하고,- 커패시터의 커패시터 유전체(Kd)가 강유전체를 갖는 것을 특징으로 하는 회로.
- 제 1항에 있어서,- 커패시터 유전체(Kd)가 BST를 함유하는 것을 특징으로 하는 회로.
- 제 1항 또는 2항에 있어서,- 회로가 배치된 기판(1) 표면에 수직으로 커패시터 전극(P1)의 치수가 약 100 nm보다 큰 것을 특징으로 하는 회로.
- 제 3항에 있어서,- 커패시터 전극(P1')이 연장부, 돌출부 및/또는 홈을 갖는 것을 특징으로 하는 회로.
- 제 1항, 제 2항 또는 제 4항에 있어서,- 회로를 포함하는 기판(1)이 실리콘을 함유하는 것을 특징으로 하는 회로.
- 제 1항, 제 2항 또는 제 4항에 있어서,- 상기 회로가 DRAM-셀 장치인 것을 특징으로 하는 회로.
- 제 5항에 있어서,- 상기 회로가 DRAM-셀 장치인 것을 특징으로 하는 회로.
- 적어도 하나의 커패시터를 갖는 회로의 제조 방법에 있어서,- 커패시터의 적어도 하나의 커패시터 전극(P1)을 적어도 부분적으로 0.3 ＜ x ＜ 0.7 인 WSix로 형성하고,- 강유전체를 갖는 커패시터의 커패시터 유전체(Kd)를 형성하는 것을 특징으로 하는 방법.
- 제 8항에 있어서,- 커패시터 유전체(Kd)를 BST로 형성하는 것을 특징으로 하는 방법.
- 제 8항 또는 9항에 있어서,- 커패시터 전극(P1)을 약 100nm보다 두꺼운 도전층(L)의 구조화에 의해 형성하는 것을 특징으로 하는 방법.
- 제 10항에 있어서,- 커패시터 전극(P1)에 연장부, 돌출부 및/또는 홈을 제공하는 것을 특징으로 하는 방법.
- 제 8항, 제 9항 또는 제 11항에 있어서,- 회로를 실리콘을 함유하는 기판(1)에 형성하는 것을 특징으로 하는 방법.
- 제 8항, 제 9항 또는 제 11항에 있어서,- 회로를 DRAM-셀 장치로서 형성하는 것을 특징으로 하는 방법.
- 제 12항에 있어서,- 회로를 DRAM-셀 장치로서 형성하는 것을 특징으로 하는 방법.
- 제 8항, 제 9항, 제 11항 또는 제 14항에 있어서,- 커패시터 전극(P1)을 형성하기 위해 0.3 ＜ x ＜ 0.7 인 WSix를 질화물화 하는 것을 특징으로 하는 방법.
- 제 12항에 있어서,- 커패시터 전극(P1)을 형성하기 위해 0.3 ＜ x ＜ 0.7 인 WSix를 질화물화 하는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19806307.5 | 1998-02-16 | ||
| DE19806307 | 1998-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990072587A true KR19990072587A (ko) | 1999-09-27 |
| KR100602289B1 KR100602289B1 (ko) | 2006-07-14 |
Family
ID=7857861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990004809A KR100602289B1 (ko) | 1998-02-16 | 1999-02-11 | 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6359296B1 (ko) |
| EP (1) | EP0936678B1 (ko) |
| JP (1) | JPH11274417A (ko) |
| KR (1) | KR100602289B1 (ko) |
| DE (1) | DE59813949D1 (ko) |
| TW (1) | TW417279B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10022655C2 (de) * | 2000-04-28 | 2002-03-07 | Infineon Technologies Ag | Verfahren zur Herstellung von Kondensatorstrukturen |
| DE10210044A1 (de) * | 2002-03-07 | 2003-09-18 | Philips Intellectual Property | Integrierte monolithische SOI-Schaltung mit Kondensator |
| CN100421254C (zh) * | 2002-08-20 | 2008-09-24 | Nxp股份有限公司 | 铁电器件以及制造该器件的方法 |
| DE10324055B4 (de) * | 2003-05-27 | 2005-10-13 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung eines integrierten Stapelkondensators |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0412185A1 (de) * | 1989-08-09 | 1991-02-13 | Siemens Aktiengesellschaft | Metallisierung mit Diffusionsbarriere für Halbleiterbauelemente |
| US5382817A (en) * | 1992-02-20 | 1995-01-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a ferroelectric capacitor with a planarized lower electrode |
| DE4300808C1 (de) * | 1993-01-14 | 1994-03-17 | Siemens Ag | Verfahren zur Herstellung eines Vielschichtkondensators |
| JP2897631B2 (ja) * | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
| JP2647005B2 (ja) * | 1994-06-27 | 1997-08-27 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
| KR970018748A (ko) * | 1995-09-29 | 1997-04-30 | 김광호 | 강유전체 커패시터의 제조방법 |
| KR970024140A (ko) * | 1995-10-11 | 1997-05-30 | 김광호 | 강유전체 커패시터를 가지는 반도체 장치 |
| KR100191780B1 (ko) * | 1995-12-23 | 1999-06-15 | 윤종용 | 반도체 장치의 커패시터 및 그 제조방법 |
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
-
1998
- 1998-12-17 DE DE59813949T patent/DE59813949D1/de not_active Expired - Fee Related
- 1998-12-17 EP EP98124017A patent/EP0936678B1/de not_active Expired - Lifetime
-
1999
- 1999-01-14 TW TW088100511A patent/TW417279B/zh not_active IP Right Cessation
- 1999-02-11 KR KR1019990004809A patent/KR100602289B1/ko not_active IP Right Cessation
- 1999-02-15 JP JP11036038A patent/JPH11274417A/ja active Pending
- 1999-02-16 US US09/250,516 patent/US6359296B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE59813949D1 (de) | 2007-05-03 |
| TW417279B (en) | 2001-01-01 |
| EP0936678B1 (de) | 2007-03-21 |
| EP0936678A1 (de) | 1999-08-18 |
| KR100602289B1 (ko) | 2006-07-14 |
| US6359296B1 (en) | 2002-03-19 |
| JPH11274417A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100583703B1 (ko) | 집적회로캐패시터 | |
| US7018933B2 (en) | Method of forming a metal-insulator-metal capacitor | |
| KR940009628B1 (ko) | 커패시터 및 그 제조방법 | |
| US5619393A (en) | High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers | |
| US6197634B1 (en) | Rugged metal electrodes for metal-insulator-metal capacitors | |
| US6248640B1 (en) | Method for forming capacitor of semiconductor device using high temperature oxidation | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| US6072210A (en) | Integrate DRAM cell having a DRAM capacitor and a transistor | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| KR20030019250A (ko) | 반도체 회로 배열용 커패시터 디바이스 및 그 제조 방법 | |
| US5966612A (en) | Method of making a multiple mushroom shape capacitor for high density DRAMs | |
| US5568352A (en) | Capacitor and manufacturing method thereof | |
| EP0862203A1 (en) | Method for fabricating a semiconductor memory capacitor | |
| KR100602289B1 (ko) | 적어도 하나의 커패시터를 갖는 회로 및 그 제조 방법 | |
| JPH10233493A (ja) | 半導体デバイスにおけるキャパシタ製造方法 | |
| KR100453583B1 (ko) | 집적 반도체 메모리, 예컨대 ｄｒａｍ용 고체 유전체를가진 소형화된 커패시터 및 그의 제조 방법 | |
| US6893963B2 (en) | Method for forming a titanium nitride layer | |
| KR20010004276A (ko) | 캐패시터의 하부전극 형성 방법 | |
| KR100365935B1 (ko) | 반도체소자의저장전극형성방법 | |
| KR100550636B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100230355B1 (ko) | 실리사이드막을 전극으로 이용한 커패시터 및 그 제조방법 | |
| KR100351011B1 (ko) | 다이나믹 램 캐패시터 형성 방법 및 다이나믹 램 셀 | |
| US20060231878A1 (en) | Semiconductor device and method for manufacturing same | |
| KR0175006B1 (ko) | 반도체 장치의 커패시터 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |